JPH10190054A - 半導体発光素子 - Google Patents

半導体発光素子

Info

Publication number
JPH10190054A
JPH10190054A JP34294096A JP34294096A JPH10190054A JP H10190054 A JPH10190054 A JP H10190054A JP 34294096 A JP34294096 A JP 34294096A JP 34294096 A JP34294096 A JP 34294096A JP H10190054 A JPH10190054 A JP H10190054A
Authority
JP
Japan
Prior art keywords
substrate
light
layer
semiconductor
reflection film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34294096A
Other languages
English (en)
Other versions
JP3706452B2 (ja
Inventor
Takeshi Tsutsui
毅 筒井
Shunji Nakada
俊次 中田
Yukio Shakuda
幸男 尺田
Masayuki Sonobe
雅之 園部
Norikazu Ito
範和 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP34294096A priority Critical patent/JP3706452B2/ja
Priority to US08/993,091 priority patent/US5939735A/en
Publication of JPH10190054A publication Critical patent/JPH10190054A/ja
Application granted granted Critical
Publication of JP3706452B2 publication Critical patent/JP3706452B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0083Periodic patterns for optical field-shaping in or on the semiconductor body or semiconductor body package, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 基板の裏面に光反射膜が設けられながら、基
板表面側に積層された半導体層のチップのパターンを基
板の裏面側から認識することができ、容易に各チップに
分割することができる半導体発光素子を提供する。 【解決手段】 発光層で発光する光を透過させる基板1
と、該基板上に積層され前記発光層を含む半導体層2〜
5と、前記基板の裏面に設けられる光反射膜1aとから
なり、該光反射膜が部分的に設けられている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は発光層で発光する光
を透過する基板の裏面に反射膜が設けられ、基板の表面
に積層される半導体層の表面側から発光させる半導体発
光素子に関する。さらに詳しくは、ウェハの状態で基板
の裏面をスライシング(ダイヤモンドカッタで線を入れ
る)してチップに切断分離する場合に、そのスライシン
グの位置決めを容易に行うことができる半導体発光素子
に関する。
【0002】
【従来の技術】半導体発光素子で、発光する光を基板が
透過させる場合、その基板の裏面側に光反射膜を設けて
裏面側に進んだ光も効率よく反射させて利用し、表面側
の外部発光効率を向上させる方法が用いられている。た
とえば青色系(紫外線から黄色)の発光素子用のチッ化
ガリウム系化合物半導体層は、青色系の光を透過させる
サファイア(Al2 3 単結晶)基板上にエピタキシャ
ル成長される。
【0003】このチッ化ガリウム系化合物半導体結晶層
を用いた青色系の半導体発光素子の基本構造は、たとえ
ば図4に示されるような構造になっている。すなわち、
サファイア基板21上にたとえばGaNからなる低温バ
ッファ層22と、高温でn形のGaNがエピタキシャル
成長されたn形層(クラッド層)23と、バンドギャッ
プエネルギーがクラッド層のそれよりも小さくなる材
料、たとえばInGaN系(InとGaの比率が種々変
わり得ることを意味する、以下同じ)化合物半導体から
なる活性層24と、p形のGaNからなるp形層(クラ
ッド層)25とからなり、その表面にp側(上部)電極
28が設けられ、積層された半導体層の一部がエッチン
グされて露出したn形層23の表面にn側(下部)電極
29が設けられることにより形成されている。この構造
で、積層された半導体層の表面、すなわちp側電極28
側からの光を利用する場合、基板21側に進んだ光を有
効に利用するため、基板21の裏面全面にAl薄膜など
からなる光反射膜21aが設けられる。
【0004】一方、この種の半導体発光素子チップ(た
とえば360μm×360μm程度の大きさ)は、たと
えば2インチ程度の円形のウェハにマトリクス状に多数
のチップがウェハプロセスで形成され、最終的に各チッ
プに切断分離されて製造される。この各チップに切断分
離される場合、サファイア基板上にチッ化ガリウム系化
合物半導体が積層される発光素子のように、基板をダイ
シングすることができないとき、基板21の裏面にダイ
ヤモンドペンによりスライシングをして割ることにより
各チップに分割されている。
【0005】
【発明が解決しようとする課題】前述のように、ウェハ
の裏面にスライシングをして各チップに分割する半導体
発光素子において、基板の裏面の全面に光反射膜が設け
られていると、基板の裏面側からは表面側の積層された
半導体層に形成されているチップのパターンを認識する
ことができない。そのため、スライシングの位置決めを
するのが困難であるという問題がある。
【0006】本発明は、このような問題を解決するため
になされたもので、基板の裏面に光反射膜が設けられな
がら、基板表面側に積層された半導体層のチップのパタ
ーンを基板の裏面側から認識することができ、容易に各
チップに分割することができる半導体発光素子を提供す
ることを目的とする。
【0007】
【課題を解決するための手段】本発明による半導体発光
素子は、発光層で発光する光を透過させる基板と、該基
板上に積層され前記発光層を含む半導体層と、前記基板
の裏面に設けられる光反射膜とからなり、該光反射膜が
部分的に設けられている。
【0008】ここに光反射膜が部分的に設けられると
は、円形もしくは矩形形状などの任意の形状で、規則的
にまたは不規則的に不連続に点在して光反射膜が設けら
れたり、格子状もしくは網目状に光反射膜が設けられる
ことにより、光反射膜のない部分がとびとびに点在する
ように設けられることを意味する。
【0009】この構造にすることにより、光反射膜が設
けられている部分で光を反射して表面側での外部発光効
率を向上させ、光反射膜のない部分で基板を通して半導
体層に形成されたチップパターンを認識することができ
る。そのため、スライシングの位置を容易に認識するこ
とができ、ウェハから各チップへの分割作業が非常に容
易になる。
【0010】前記基板の裏面に設けられる光反射膜の全
面積が、前記基板の裏面面積に対して50〜90%であ
れば、光の反射効率を余り下げることなく、基板の裏面
から半導体層に形成されたチップパターンを認識するこ
とができるため好ましい。
【0011】
【発明の実施の形態】つぎに、図面を参照しながら本発
明の半導体発光素子について説明をする。図1には、た
とえば青色系の発光に適したチッ化ガリウム系化合物半
導体層がサファイア基板上に積層される本発明の半導体
発光素子の断面説明図およびそのウェハ状態の底面図が
示されている。
【0012】ここにチッ化ガリウム系化合物半導体と
は、III 族元素のGaとV族元素のNとの化合物または
III 族元素のGaの一部がAl、Inなどの他のIII 族
元素と置換したものおよび/またはV族元素のNの一部
がP、Asなどの他のV族元素と置換した化合物からな
る半導体をいう。
【0013】本発明の半導体発光素子は、図1に示され
るように、たとえばサファイア(Al2 3 単結晶)な
どからなる基板1の表面に発光層を形成する半導体層2
〜5が積層されて、その表面側の半導体層には拡散メタ
ル層7を介してp側電極(上部電極)8が形成されてい
る。また、積層された半導体層3〜5の一部が除去され
て露出したn形層3にn側電極(下部電極)9が形成さ
れている。また、基板1の裏面には、光反射膜1aが点
在するように部分的に設けられている。
【0014】基板1上に積層される半導体層は、たとえ
ばGaNからなる低温バッファ層2が0.01〜0.2μ
m程度堆積され、ついでクラッド層となるn形層3が1
〜5μm程度堆積され、さらに、バンドギャップエネル
ギーがクラッド層のそれよりも小さくなる材料、たとえ
ばInGaN系化合物半導体からなる活性層4が0.0
05〜0.3μm程度、p形のAlGaN系(AlとG
aの比率が種々変わり得ることを意味する、以下同じ)
化合物半導体層5aおよびGaN層5bからなるp形層
(クラッド層)5が0.2〜1μm程度、それぞれ順次
積層されることにより構成されている。
【0015】なお、p形層5はAlGaN系化合物半導
体層5aとGaN層5bとの複層になっているが、キャ
リアの閉じ込め効果の点からAlを含む層が設けられる
ことが好ましいためで、GaN層だけでもよい。また、
n形層3にもAlGaN系化合物半導体層を設けて複層
にしてもよく、またこれらを他のチッ化ガリウム系化合
物半導体層で形成することもできる。さらに、この例で
は、n形層とp形層とで活性層が挟持されたダブルヘテ
ロ接合構造であるが、n形層とp形層とが直接接合する
pn接合構造のものでもよい。
【0016】本発明の半導体発光素子では、基板1の裏
面に光反射膜1aが設けられており、活性層4で発光し
て基板1側に進んだ光を反射させて積層された半導体層
の表面側から放射させる構造になっている。この光反射
膜1aは、たとえばアルミニウムや銀などの光反射率の
高い金属を真空蒸着などにより付着させたり、酸化マグ
ネシウム、酸化チタン、硫酸バリウム、酸化アルミニウ
ムなどの光反射率の高い金属酸化物やセラミックスをス
パッタリングなどにより付着することにより設けられ
る。その厚さは、0.1〜1μm程度設けられれば充分
に光を反射する。本発明では、この光反射膜1aが全面
に設けられないで、たとえば図1(b)にウェハの底面
図が示されるように、水玉状に点在して、部分的に設け
られていることに特徴がある。
【0017】このように、光反射膜1aが部分的に設け
られるようにするには、前述の真空蒸着やスパッタリン
グなどにより全面に成膜をした後に、レジスト膜などを
設けてパターニングをし、エッチングをすることにより
形成されたり、光反射膜が設けられない部分に予めレジ
スト膜をパターニングして設けておき、全面に前述の光
反射膜を成膜した後にレジスト膜を除去するリフトオフ
法により設けられる。金属酸化物やセラミックスなどは
エッチングをし難いため、リフトオフ法の方が便利であ
る。
【0018】前述の部分的に設けられる光反射膜1aの
それぞれの大きさは、たとえば水玉の円形の直径D(図
1(c)参照)が100〜150μm程度で、そのピッ
チP1(図1(c)参照)は100〜150μm程度に
形成される。この水玉状の光反射膜1aのそれぞれの大
きさおよびピッチは、基板1の表面の半導体層のチップ
パターンの大きさ、および所望の光反射率との関係から
定められる。基板表面のチップパターンは、たとえば図
3にウェハの一部の平面拡大図が示されるように、マト
リクス状に各チップ11が形成され、その境界部のスラ
イシング線Sで分割される。したがって、基板の裏面か
らこのスライシング線Sの位置を認識することができる
ように、光反射膜のパターンが設けられれば、光反射膜
の面積が大きいほど光反射率が高くなるため好ましい。
なお、図3で8、9はそれぞれp側電極、n側電極を示
し、図1に示されるように積層された半導体層が一部エ
ッチングされて凹んだ部分にn形層3が露出しており、
p形層5を含むメサ状に高く残った部分が拡散メタル層
7として示されている。
【0019】以上のように本発明によれば、ウェハの基
板の裏面に設けられる光反射膜が部分的に設けられて、
光反射膜のある部分とない部分とが交互に繰り返されて
いるため、その光反射膜の隙間部から基板の表面側の積
層された半導体層のチップのパターンを認識することが
できる。そのため、基板の裏面側からでもチップ間の境
界位置を正確に認識することができ、基板の裏面側から
正確に、かつ、容易に各チップへの分割をすることがで
きる。一方、基板の裏面にはその隙間部以外の大部分の
面積に光反射膜が設けられているため、発光層で発光し
て基板側に進んだ光もその光反射膜により反射して表面
側に放射する。その結果、発光層で発光して積層された
半導体層の表面側から外部に取り出される光の割合(外
部発光効率)を高く維持することができる。
【0020】本発明の部分的に設けられる光反射膜は、
基板の裏面側から積層された半導体層のパターンを認識
できるように設けられるものであるため、チップ11の
大きさ(通常、一辺Tが300〜400μm程度の正方
形)に対して、光反射膜1aのパターンのピッチはその
隙間部とスライシング線Sとが一致するように、チップ
の一辺より小さいことが望ましい。なお、光反射率に関
しては、光反射膜1aのない部分でも全然光が反射しな
いわけではなく、リードなどにチップ11をダイボンデ
ィングする接着剤またはリードのダイパッド部分によっ
ても反射し、種々検討を重ねた結果、全体の面積に対し
て、設けられる光反射膜の面積が50〜90%程度であ
れば、光の取出し効率が高く、ウェハへのスライシング
のための各チップパターンの認識を容易に行うことがで
きた。
【0021】部分的に設けられる光反射膜1aのパター
ン形状は、前述のような円形状であれば、光反射膜の間
隙部に必ずスライシング線Sが現れやすくて好ましい。
しかし、円形状でなくても図2(a)〜(b)に示され
るように、矩形状や格子状など他の形状で部分的に設け
られてもよい。図2(a)に示されるように矩形状に設
けられる場合は、たとえばその一辺Aが100〜150
μm程度、ピッチP2が150〜200μm程度に設け
られる。また、図2(b)に示されるように格子状(網
目状)に設けられる場合は、たとえば光反射膜1aの幅
Cが50〜80μm程度、そのピッチP3が80〜10
0μm程度に設けられる。
【0022】前述の各例では光反射膜のパターンが規則
的に設けられているが、規則的に設けられることによ
り、積層された半導体のチップのパターンと光反射膜の
パターンとを同じピッチにすることができる。そうする
ことにより、光反射膜のパターンにより分割位置を認識
することができ、スライシングをするダイヤモンドペン
の位置合わせが一層容易となる。しかし、光反射膜は隙
間を有するように部分的に設けられておれば、ランダム
なパターンでもよい。
【0023】つぎに、このような半導体発光素子の製法
について説明をする。前述のように、たとえば2インチ
程度のサファイア基板からなるウェハに通常の方法で発
光層を形成するように半導体層を積層し、各電極を形成
する。その後、半導体の積層装置からウェハを取り出
し、ウェハを裏向きにして真空蒸着装置に入れてAlを
基板の裏面に0.1〜1μm程度蒸着する。その後、A
lの蒸着面にレジスト膜を設け、パターニングをして露
出したAlを、たとえば希塩酸または酢酸とリン酸の混
合溶液または水酸化ナトリウム水溶液などによりエッチ
ングすることにより、図1(b)に示されるような水玉
状の光反射膜1aを形成することができる。なお、蒸着
前にサファイア基板をある程度薄くするためにラッピン
グすることが、後の各チップへの分割のときに分割し易
くて好ましい。さらに、ラッピングと同時に裏面を鏡面
化することが反射効率を向上させることができるため好
ましい。
【0024】その後、ウェハを裏向きにしてスライシン
グ装置に載せ、装置に取付けの顕微鏡により、光反射膜
の除去されている部分から、基板の反対側の半導体層の
メサ形状を観察し、チップの境界線のスライシングの位
置を認識する。その位置がスライシングを入れる場所に
なるようにウェハの位置合せをして一定間隔でスライシ
ングをする。90゜ずらせた横方向についても同様にス
ライシングをし、スライシングの位置でウェハを順次割
ることにより、各チップに分割する。その結果、図1に
示されるような半導体発光素子チップが得られる。
【0025】
【発明の効果】本発明によれば、ウェハから各チップに
分割するためスライシングをするときに、光反射膜が付
着していない部分から、表面側の半導体層のチップパタ
ーンを認識することができるため、その位置決め作業が
非常に容易となり、作業効率が向上する。さらに、正確
な位置でスライシングをすることができるため、歩留り
も向上する。しかも裏面に光反射膜が設けられており、
外部発光効率が向上した半導体発光素子が得られる。
【図面の簡単な説明】
【図1】本発明の半導体発光素子の一実施形態の説明図
である。
【図2】基板裏面に設けられる光反射膜のパターンの他
の例を示す図である。
【図3】ウェハに設けられるチップパターンの例を示す
図である。
【図4】従来の半導体発光素子の一例の斜視説明図であ
る。
【符号の説明】
1 絶縁基板 1a 光反射膜 3 n形層 4 活性層 5 p形層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 園部 雅之 京都市右京区西院溝崎町21番地 ローム株 式会社内 (72)発明者 伊藤 範和 京都市右京区西院溝崎町21番地 ローム株 式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 発光層で発光する光を透過させる基板
    と、該基板上に積層され前記発光層を含む半導体層と、
    前記基板の裏面に設けられる光反射膜とからなり、該光
    反射膜が部分的に設けられてなる半導体発光素子。
  2. 【請求項2】 前記基板の裏面に設けられる光反射膜の
    全面積が、前記基板の裏面面積に対して50〜90%で
    ある請求項1記載の半導体発光素子。
JP34294096A 1996-12-24 1996-12-24 半導体発光素子 Expired - Fee Related JP3706452B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34294096A JP3706452B2 (ja) 1996-12-24 1996-12-24 半導体発光素子
US08/993,091 US5939735A (en) 1996-12-24 1997-12-18 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34294096A JP3706452B2 (ja) 1996-12-24 1996-12-24 半導体発光素子

Publications (2)

Publication Number Publication Date
JPH10190054A true JPH10190054A (ja) 1998-07-21
JP3706452B2 JP3706452B2 (ja) 2005-10-12

Family

ID=18357701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34294096A Expired - Fee Related JP3706452B2 (ja) 1996-12-24 1996-12-24 半導体発光素子

Country Status (2)

Country Link
US (1) US5939735A (ja)
JP (1) JP3706452B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235141B1 (en) 1996-09-27 2001-05-22 Digital Optics Corporation Method of mass producing and packaging integrated optical subsystems
JPH10209506A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 半導体発光素子の製法
JPH10275936A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
JP2001338886A (ja) * 2000-03-24 2001-12-07 Ngk Insulators Ltd 半導体デバイス、その製造方法、及びそれに用いる半導体デバイス用基板
US6570186B1 (en) 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
AT410266B (de) * 2000-12-28 2003-03-25 Tridonic Optoelectronics Gmbh Lichtquelle mit einem lichtemittierenden element
US6787435B2 (en) 2001-07-05 2004-09-07 Gelcore Llc GaN LED with solderable backside metal
US7067849B2 (en) 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US6949395B2 (en) * 2001-10-22 2005-09-27 Oriol, Inc. Method of making diode having reflective layer
US7148520B2 (en) 2001-10-26 2006-12-12 Lg Electronics Inc. Diode having vertical structure and method of manufacturing the same
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US20070110361A1 (en) * 2003-08-26 2007-05-17 Digital Optics Corporation Wafer level integration of multiple optical elements
US7402837B2 (en) * 2003-11-12 2008-07-22 Cree, Inc. Light emitting devices with self aligned ohmic contacts
KR100581831B1 (ko) * 2004-02-05 2006-05-23 엘지전자 주식회사 발광 다이오드
JP4525309B2 (ja) * 2004-11-19 2010-08-18 日立電線株式会社 Iii−v族窒化物系半導体基板の評価方法
US20110177638A1 (en) * 2010-01-15 2011-07-21 Koninklijke Philips Electronics N.V. Semiconductor light emitting device with curvature control layer
CN102148324B (zh) * 2011-01-24 2012-11-21 中微光电子(潍坊)有限公司 一种带有衬底聚光反射镜的led芯片及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985990A (ja) * 1972-12-19 1974-08-17
JPS5372482U (ja) * 1977-10-20 1978-06-17
JPH05129658A (ja) * 1991-10-30 1993-05-25 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH0832116A (ja) * 1994-07-19 1996-02-02 Toyoda Gosei Co Ltd 発光素子
JPH08102549A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL79186A (en) * 1985-07-25 1991-08-16 Hughes Aircraft Co Reflective matrix mirror visible to infrated converter light valve
EP0430041B1 (en) * 1989-11-22 1996-02-07 Daido Tokushuko Kabushiki Kaisha Light-emitting diode having light reflecting layer
JP2898347B2 (ja) * 1990-04-23 1999-05-31 イーストマン・コダックジャパン株式会社 発光ダイオードアレイ
US5384649A (en) * 1991-12-26 1995-01-24 Matsushita Electric Industrial Co., Ltd. Liquid crystal spatial light modulator with electrically isolated reflecting films connected to electrically isolated pixel portions of photo conductor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4985990A (ja) * 1972-12-19 1974-08-17
JPS5372482U (ja) * 1977-10-20 1978-06-17
JPH05129658A (ja) * 1991-10-30 1993-05-25 Toyoda Gosei Co Ltd 窒化ガリウム系化合物半導体発光素子
JPH0832116A (ja) * 1994-07-19 1996-02-02 Toyoda Gosei Co Ltd 発光素子
JPH08102549A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
JP3706452B2 (ja) 2005-10-12
US5939735A (en) 1999-08-17

Similar Documents

Publication Publication Date Title
JP3706452B2 (ja) 半導体発光素子
JP3326545B2 (ja) 半導体発光素子
US6967117B2 (en) Method for producing high brightness LED
JP6077201B2 (ja) 発光ダイオードおよびその製造方法
JP2007294566A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2011243875A (ja) サファイアウェーハの分割方法
JP2010098068A (ja) 発光ダイオード及びその製造方法、並びにランプ
TW564556B (en) Semiconductor light-emitting element, image display device as well as illuminator and its manufacturing method
JP5729328B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
JP2016025213A (ja) 半導体発光素子の製造方法
KR101229834B1 (ko) 수직형 발광 다이오드 및 그 제조방법
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
JP2008277323A (ja) 半導体発光素子およびウエハ
US20040169185A1 (en) High luminescent light emitting diode
KR20130098760A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
KR100889569B1 (ko) 질화물계 발광소자 및 그 제조방법
KR100315140B1 (ko) 발광다이오드의 제조방법
JP5277066B2 (ja) 半導体発光素子およびその製造方法
TW201414004A (zh) 發光二極體的製作方法
KR20120001434A (ko) 발광 다이오드 및 그것을 제조하는 방법
KR100889568B1 (ko) 질화물계 발광소자 및 그 제조방법
JPH10209506A (ja) 半導体発光素子の製法
WO2012005185A1 (ja) 発光ダイオードの製造方法、切断方法及び発光ダイオード
JP2005347700A (ja) 発光素子およびその製造方法
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050329

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050729

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110805

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120805

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130805

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees