JP2016025213A - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JP2016025213A
JP2016025213A JP2014148289A JP2014148289A JP2016025213A JP 2016025213 A JP2016025213 A JP 2016025213A JP 2014148289 A JP2014148289 A JP 2014148289A JP 2014148289 A JP2014148289 A JP 2014148289A JP 2016025213 A JP2016025213 A JP 2016025213A
Authority
JP
Japan
Prior art keywords
light
film
electrode
semiconductor
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014148289A
Other languages
English (en)
Other versions
JP6256235B2 (ja
Inventor
俊 北濱
Shun Kitahama
俊 北濱
恵滋 榎村
Keiji Enomura
恵滋 榎村
真一 大黒
Shinichi Oguro
真一 大黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2014148289A priority Critical patent/JP6256235B2/ja
Priority to US14/802,985 priority patent/US9356196B2/en
Publication of JP2016025213A publication Critical patent/JP2016025213A/ja
Priority to US15/141,164 priority patent/US9608170B2/en
Application granted granted Critical
Publication of JP6256235B2 publication Critical patent/JP6256235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0025Processes relating to coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】パッド電極による半導体積層体からの光の吸収を軽減した半導体発光素子を、良好な生産性で製造できる方法を提供する。【解決手段】半導体積層体12上に形成された絶縁膜16上に、パッド電極であるp側電極15の延伸部15bの延伸方向に断続的に開口部14aを有する透光性の透光性電極14を形成した後に、開口部14a及び延伸方向の透光性電極14の両端上に延在するように光反射膜17pを形成し、更に、成長基板11の主面側に保護膜18を形成する。次に、延伸方向に垂直な方向における光反射膜17pの両端部上を覆うようにp側電極15が形成される領域上以外の保護膜18の上面にマスクを形成し、マスクから露出した保護膜18をウェットエッチングにより除去して開口部を形成する。そして、保護膜18の開口部にp側電極15を形成する。【選択図】図2

Description

本発明は、半導体発光素子の製造方法に関する。
窒化物半導体を用いた発光素子は、そのワイドバンドギャップ特性から、近紫外から赤色域で発光が得られるため、種々の研究が成されている。窒化物半導体発光素子の一般的な基本構造は、基板上に、n型半導体層、活性層、p型半導体層を積層した構造で、p型半導体層と、一部がp型半導体層及び活性層から露出したn型半導体層とに各電極が設けられた構造となる。電極構造を含む半導体発光素子構造について研究がなされ、特に、その高出力化を目的として、様々な半導体発光素子構造、並びに電極構造が提案されている。
半導体層が積層された面を光取り出し面とするフェイスアップ型の実装に適した半導体発光素子においては、p型半導体層上の略全面に、ITO(インジウム・スズ酸化物)などの透光性を有する導電性材料を用いて透光性電極を形成し、当該透光性電極上の一部に金属からなるp側のパッド電極を設ける構成が取られる。また、p型半導体層への電流拡散性を向上させるために、より電気抵抗の小さな金属材料を用いて、p側パッド電極の外部接続部から更に透光性電極上の広範囲に延伸する延伸部が設けられる。このような構造の半導体発光素子において、例えば、特許文献1では、透光性電極(全面電極)及びp側パッド電極による光吸収を低減するために、p側パッド電極の直下領域において、透光性電極とp型半導体層との間に、透光性電極よりも屈折率が低いSiOなどからなる絶縁膜を設ける半導体発光素子構造が提案されている。
また、特許文献2では、パッド電極においてAuなどからなるボンディング層による光吸収を低減するために、ボンディング層の下面側に光反射性の高いAg、Alなどからなる金属反射層を設けた電極構造が提案されている。
一方、半導体発光素子の表面は、外部接続部となるパッド電極の上面を除き、透光性を有する絶縁材料からなる保護膜で被覆される。半導体発光素子の製造には多数の工程を要するため、工程数の低減が望まれている。
そこで、保護膜で被覆される半導体発光素子の製造工程を簡略化する製造方法が、例えば、特許文献3で提案されている。特許文献3によれば、透光性電極(全面電極)上を含む半導体発光素子の表面全体を保護膜で被覆した後に、パッド電極を形成する領域に開口部を有するレジストパターンをフォトリソグラフィ法により形成し、当該レジストパターンの開口部内の保護膜をエッチングにより除去することでパターニングされた保護膜が形成される。次に、パッド電極となる金属膜を形成し、その後に前記したレジストパターンを除去することで金属膜がパターニングされる。これによって、パッド電極が形成される。この方法によれば、保護膜を形成するためのレジストパターンと、金属膜を形成するためのレジストパターンとを共用できるため、製造工程を簡略化することができる。
特開2008−192710号公報 特開2010−62425号公報 特開2012−238823号公報
本発明は、パッド電極による半導体積層体からの光の吸収を軽減した半導体発光素子を、良好な生産性で製造できる製造方法を提供することを課題とする。
前記した課題を解決するために、本発明の実施形態に係る半導体発光素子の製造方法は、基板の主面に、半導体積層体と、前記半導体積層体上に設けられる透光性電極と、前記透光性電極と電気的に接続され、外部と電気的に接続するための外部接続部及び当該外部接続部から延伸するように設けられる延伸部を有するパッド電極と、前記半導体積層体及び前記透光性電極を被覆する保護膜と、を備える半導体発光素子の製造方法であって、前記半導体積層体を準備する半導体積層体準備工程と、前記半導体積層体上の一部の領域であって、平面視で前記パッド電極が形成される領域の少なくとも一部が重複する領域に、透光性材料からなる絶縁膜を形成する絶縁膜形成工程と、前記半導体積層体の上面及び前記絶縁膜の上面を被覆し、前記絶縁膜上であって平面視で前記延伸部が配置される領域と少なくとも一部が重複する領域に、前記延伸部の延伸方向に断続的に開口部を有するように、前記透光性電極を形成する透光性電極形成工程と、前記透光性電極の開口部、及び当該開口部から前記延伸方向にある前記透光性電極の両端上に延在するように、金属材料からなる光反射膜を形成する光反射膜形成工程と、前記基板の主面側に、透光性材料からなる前記保護膜を形成する保護膜形成工程と、平面視で、前記延伸方向と直交する方向における前記光反射膜の両端部上を覆うように、前記パッド電極が形成される領域上以外の前記保護膜の上面にマスクを形成するマスク形成工程と、前記マスクから露出した前記保護膜をウェットエッチングにより除去して、前記保護膜に開口部を形成する保護膜エッチング工程と、前記保護膜の開口部に、前記パッド電極を形成するパッド電極形成工程と、を含む。
本発明の実施形態に係る半導体発光素子の製造方法によれば、透光性電極の開口部を光反射膜とマスクとで被覆して保護膜をエッチングするため、透光性電極の開口部からエッチング液が流入することを抑制して、絶縁膜がエッチング液に浸食されることなく保護膜にパッド電極を形成するための開口部を形成することができる。その結果、良好な生産性で、パッド電極による半導体積層体からの光の吸収を軽減した半導体発光素子を製造することができる。
本発明の実施形態に係る半導体発光素子の構成を示す模式図であり、(a)は平面図、(b)は(a)のI−I線における断面図である。 本発明の実施形態に係る半導体発光素子の構成を示す模式図であり、(a)は図1(a)の領域Aの拡大平面図であり、(b)は(a)のII−II線における断面図である。 本発明の実施形態に係る半導体発光素子の構成を示す模式図であり、(a)は図2(a)のIII−III線における断面図であり、(b)は図2(a)のIV−IV線における断面図である。 本発明の実施形態に係る半導体発光素子の構成を示す模式図であり、図1(a)の領域Bの拡大平面図である。 本発明の実施形態に係る半導体発光素子の層構造を示す模式的平面図であり、(a)はp型半導体層の配置領域を示し、(b)は絶縁膜の配置領域を示す。 本発明の実施形態に係る半導体発光素子の層構造を示す模式的平面図であり、(a)は透光性電極の配置領域を示し、(b)は光反射膜の配置領域を示す。 本発明の実施形態に係る半導体発光素子の層構造を示す模式的平面図であり、(a)はn側電極及びp側電極の配置領域を示し、(b)は保護膜の配置領域を示す。 本発明の実施形態に係る半導体発光素子の光取り出しを説明するための模式的断面図である。 本発明の実施形態に係る半導体発光素子の製造方法の流れを示すフローチャートである。 本発明の実施形態に係る半導体発光素子の製造方法における半導体積層工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法におけるn型半導体層露出工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における絶縁膜形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における透光性電極形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第1レジストパターン形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における透光性電極エッチング工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第1レジストパターン除去工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第2レジストパターン形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第1金属膜形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第2レジストパターン除去工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における保護膜形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第3レジストパターン形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における保護膜エッチング工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第2金属膜形成工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。 本発明の実施形態に係る半導体発光素子の製造方法における第3レジストパターン除去工程を示す模式的断面図であり、(a)は図1(a)のI−I線に相当する箇所、(b)は図2(a)のII−II線に相当する箇所、(c)は図2(a)のIII−III線に相当する箇所の断面を示す。
以下、本発明の実施形態に係る半導体発光素子の製造方法について説明する。
なお、以下の説明において参照する図面は、本発明の実施形態を概略的に示したものであるため、各部材のスケールや間隔、位置関係などが誇張、あるいは、部材の一部の図示が省略されている場合がある。また、平面図とその断面図において、各部材のスケールや間隔が一致しない場合もある。また、以下の説明では、同一の名称及び符号については原則として同一又は同質の部材を示しており、詳細な説明を適宜省略することとする。
また、本発明の各実施形態に係る半導体発光素子において、「上」、「下」、「左」及び「右」などは、状況に応じて入れ替わるものである。本明細書において、「上」、「下」などは、説明のために参照する図面において構成要素間の相対的な位置を示すものであって、特に断らない限り絶対的な位置を示すことを意図したものではない。
<実施形態>
[半導体発光素子の構成]
図1〜図7を参照して、本発明の実施形態に係る半導体発光素子の構成について説明する。なお、図5〜図7において、ハッチングは特定の部材の平面視での配置領域を示すものであり、断面を示すものではない。
本実施形態に係る半導体発光素子1(以下、適宜に「発光素子」と呼ぶ)は、図1に示すように、平面視で横長の矩形状に形成され、成長基板11と、半導体積層体12と、n側電極13と、透光性電極14と、p側電極15と、絶縁膜16と、光反射膜17n,17pと、保護膜18とを備えて構成されている。また、本実施形態に係る発光素子1は、成長基板11上に、LED(発光ダイオード)構造を有する半導体積層体12と、半導体積層体12の一方の面側にn側電極13、透光性電極14及びp側電極15とを備え、フェイスアップ型の実装に適した構造を有している。
成長基板(基板)11は、半導体積層体12をエピタキシャル成長させるための基板である。成長基板11としては、例えば、半導体積層体12をGaN(窒化ガリウム)などの窒化物半導体を用いて形成する場合には、C面、R面、A面の何れかを主面とするサファイアやスピネル(MgAl24)のような絶縁性基板、また炭化ケイ素(SiC)、ZnS、ZnO、Si、GaAs、ダイヤモンド、及び窒化物半導体と格子接合するニオブ酸リチウム、ガリウム酸ネオジム等の酸化物基板が挙げられる。
半導体積層体12は、成長基板11の上面である一方の主面上に、n型半導体層12n及びp型半導体層12pが積層されてなり、n側電極13及びp側電極15間に電流を通電することにより発光するようになっている。図1(b)に示すように、n型半導体層12nとp型半導体層12pとの間に活性層12aを備えることが好ましい。
図1及び図5(a)に示すように、半導体積層体12には、p型半導体層12p及び活性層12aが部分的に存在しない領域、すなわちp型半導体層12pの表面から凹んでn型半導体層12nが露出した領域(この領域を「第1露出部12b」と呼ぶ)が形成されている。図5(a)にハッチングを施して示した領域が、p型半導体層12pを有する領域である。半導体積層体12は、平面視でH字形状をした第1露出部12bが設けられている。第1露出部12bの底面はn型半導体層12nで構成されており、第1露出部12bの底面の一部に設けられた保護膜18の開口部18nで、n型半導体層12nとn側電極13とが電気的に接続されている。
また、半導体積層体12の外周に沿って、p型半導体層12p及び活性層12aが存在せず、n型半導体層12nが露出した領域である第2露出部12cが設けられている。第2露出部12cは、ウエハ状態の発光素子1を個々に区画する境界線に沿った領域である境界領域(ダイシングストリート)に設けられている。
なお、第1露出部12b及び第2露出部12cは、完成した発光素子1においては、保護膜18又はn側電極13によって被覆されているが、便宜的に「露出部」と呼ぶ。
また、図6(a)にハッチングを施して示すように、p型半導体層12pの上面の略全面には、透光性電極14が設けられている。また、図5(b)にハッチングを施して示すように透光性電極14の上面の一部にp側電極15が設けられているとともに、平面視でp側電極15が配置された領域の直下領域及びその近傍領域において、p型半導体層12pと透光性電極14との間に絶縁膜16が設けられている。
また、図7(b)にハッチングを施して示すように、発光素子1のパッド電極であるn側電極13及びp側電極15の表面を除き、半導体積層体12及び透光性電極14の表面は、透光性及び絶縁性を有する保護膜18で被覆されている。
半導体積層体12は、GaN、GaAs、AlGaN、InGaN、AlInGaP、GaP、SiC、ZnOのように、半導体発光素子に適した材料を用いることができる。
また、発光素子1が発光する光の一部を、蛍光体層を設けて、異なる波長の光に変換する場合には、発光波長の短い青色や紫色に発光する半導体積層体12が好適である。
n型半導体層12n、活性層12a及びp型半導体層12pは、InAlGa1−X−YN(0≦X、0≦Y、X+Y<1)等のGaN系化合物半導体が好適に用いられる。また、これらの半導体層は、それぞれ単層構造でもよいが、組成及び膜厚等の異なる層の積層構造、超格子構造等であってもよい。特に、活性層12aは、量子効果が生ずる薄膜を積層した単一量子井戸又は多重量子井戸構造であることが好ましい。
半導体積層体12としてGaN系化合物半導体を用いる場合は、半導体層を結晶成長させるのに適した成長基板11上に、例えば、MOCVD法(有機金属気相成長法)、HVPE法(ハイドライド気相成長法)、MBE法(分子線エピタキシャル成長法)等の公知の技術により形成することができる。また、半導体層の膜厚は特に限定されるものではなく、種々の膜厚のものを適用することができる。
透光性電極14は、図6(a)にハッチングを施して示すように、p型半導体層12pの上面の略全面を覆うように設けられ、p側電極15を介して外部から供給される電流を、p型半導体層12pの全面に拡散させるための電流拡散層としての機能を有するものである。また、半導体積層体12が発光した光は、透光性電極14を介して外部に取り出される。このため、透光性電極14は、半導体積層体12が発する光の波長に対して良好な透光性を有することが好ましい。
また、透光性電極14は、図2〜図4に示すように、絶縁膜16が配置された領域上であって、p側電極15の外部接続部15aが配置された領域の直下領域の略全体と、延伸部15bが配置された領域の直下領域及びその近傍領域とに、開口部14aが設けられている。また、延伸部15bの直下領域及びその近傍領域において、開口部14aは、延伸部15bの延伸方向に断続的に設けられている。
透光性電極14は、導電性金属酸化物から形成される。導電性金属酸化物としては、Zn(亜鉛)、In(インジウム)、Sn(スズ)、Ga(ガリウム)及びTi(チタン)からなる群から選択された少なくとも1種の元素を含む酸化物が挙げられる。具体的には、ZnO、AZO(AlドープZnO)、IZO(InドープZnO)、GZO(GaドープZnO)、In、ITO(SnドープIn)、IFO(FドープIn)、SnO、ATO(SbドープSnO)、FTO(FドープSnO)、CTO(CdドープSnO)、TiOなどの導電性金属酸化物がある。
なかでも、ITOは、可視光(可視領域)において高い透光性を有し、導電率の高い材料であることから、p型半導体層12p上の上面の略全面を覆うのに好適な材料である。
n側電極13は、図1に示すように、半導体積層体12の第1露出部12bの底面に、光反射膜17nを介して設けられている。n側電極13は当該第1露出部12bの底面においてn型半導体層12nと金属からなる光反射膜17nを介して電気的に接続されており、発光素子1に外部からの電流を供給するための負極側のパッド電極である。そのため、n側電極13は、ワイヤボンディングなどによる外部との接続に適するように、例えば、Cu、Au又はこれらの何れかの金属を主成分とする合金を用いることができる。
また、n側電極13は、図1(b)に、また図7(a)において右下がり斜線のハッチングを施して示すように、第1露出部12bの形状に倣って、平面視でH字形状に設けられている。n側電極13は、当該H字形状の右辺の中央部近傍に円形状に形成された外部接続部13aと、外部接続部13aからH字形状に延伸する延伸部13bとから構成されている。外部接続部13aは、外部と接続するための領域であり、延伸部13bは、外部接続部13aを介して供給される電流を、n型半導体層12nの全領域に効率的に拡散させるための機能を有する。
p側電極(パッド電極)15は、発光素子1に外部からの電流を供給するための正極側のパッド電極であり、透光性電極14の上面の一部に設けられている。p側電極15は、透光性電極14を介してp型半導体層12pと電気的に接続されており、p側電極15は、図7(a)に右上がり斜線のハッチングを施して示すように、平面視で略円形状に形成され、外部と接続するための領域である外部接続部15aと、外部接続部15aから延伸し、平面視で第1露出部12bを囲むように配置された延伸部15bとから構成されている。延伸部15bは、延伸部13bに向かって延伸する複数の延伸部を備え、平面視で櫛状に設けられている。
また、図1〜図4に示すように、平面視でp側電極15が配置された領域の直下領域及びその近傍領域において、p型半導体層12pと透光性電極14の間に絶縁膜16が設けられている。また、絶縁膜16上に設けられた透光性電極14は、延伸部15bの延伸方向について断続的に開口部14aが設けられ、当該開口部14a内には、光反射膜17pが設けられている。そして、p側電極15は、絶縁膜16上に交互に配置された透光性電極14上及び光反射膜17p上に連続して設けられている。
p側電極15は、外部接続部15aが、前記したn側電極13の外部接続部13aと同様に、ワイヤボンディングなどによる外部との接続に適するように、例えば、Cu、Au又はこれらの何れかの金属を主成分とする合金を用いることができる。
なお、p側電極15は、外部接続部15a及び延伸部15bが、ともに同じ材料で構成されている。
絶縁膜16は、p型半導体層12p上であって、p側電極15が配置された領域の直下領域及びその近傍領域に、図5(b)にハッチングを施して示すように、平面視でp側電極15を包含するように設けられている。絶縁膜16は、透光性を有する材料で構成され、透光性電極14よりも屈折率が低いことが好ましい。絶縁膜16をp型半導体層12p上に設けることにより、p型半導体層12pと絶縁膜16との界面で、半導体積層体12内を上方に伝播する光をスネルの法則に基づいて全反射させることができる。従って、絶縁膜16をp側電極15の直下領域及びその近傍領域に設け、p側電極15に向かう光を手前で効率的に反射させることにより、p側電極15による光吸収を低減させることができる。
また、絶縁膜16は、p型半導体層12pと透光性電極14との間に設けられることにより、p側電極15の直下領域のp型半導体層12pに流れる電流を抑制し、当該領域での発光を抑制させることができる。そして、p側電極15に向かって伝播する光量を低減させることでp側電極15によって吸収される光量を低減し、その結果として、半導体積層体12全体としての発光量を増加させることができる。
絶縁膜16としては、例えば、SiO、TiO、Alなどの酸化物、SiNなどの窒化物、MgFなどのフッ化物を好適に用いることができる。これらの中で、屈折率が低いSiOをより好適に用いることができる。
光反射膜17pは、図2〜図4に示すように、また、図6(b)に右上がり斜線のハッチングを施して示すように、絶縁膜16上であって、透光性電極14の開口部14a内に設けられている。光反射膜17pは、p型半導体層12pと絶縁膜16との界面で反射されずに、絶縁膜16内を伝播してくる光を反射させて半導体積層体12に戻すための膜である。光反射膜17pは、p側電極15の外部接続部15aの直下領域の略全体、及びp側電極15の延伸部15bの直下領域及びその近傍領域において延伸部15bの延伸方向に断続的に設けられている。
光反射膜17nは、図2に示すように、また、図6(b)に右下がり斜線のハッチングを施して示すように、n型半導体層12nに接するように第1露出部12bの底面に沿って、平面視でH字形状に設けられている。
光反射膜17nは、n型半導体層12n内をn側電極13に向かって上方に伝播する光線を、n側電極13で反射させるよりも効率的に反射させるための膜である。このため、光反射膜17nは、平面視で、n側電極13が配置される領域を包含するように設けられている。また、光反射膜17nは、n側電極13から供給される電流を、n型半導体層12nに伝達するために、導電性を有する材料で構成される。
光反射膜17p及び光反射膜17nは、半導体積層体12が発する波長の光に対して、少なくとも、それぞれp側電極15の下面及びn側電極13の下面よりも良好な光反射性を有するものが好ましく、例えば、Al、Ru、Ag、Ti、Ni又はこれらの何れかの金属を主成分とする合金を有するものを挙げることができる。また、光反射膜17p及び光反射膜17nは、多層膜構成としてもよく、その場合は、少なくとも最下層に、前記した光反射性の良好な金属材料を用いることが好ましい。
また、光反射膜17p及び光反射膜17nは、同じ材料を用いて、同じ製造工程で形成することができる。
ここで、透光性電極14は、前記したようにp側電極15を介して供給される電流を、p型半導体層12pに拡散させるためのものであるが、p側電極15の直下領域は絶縁膜16が設けられている。p側電極15から供給される電流は、光反射膜17pではなく、主として透光性電極14を介してp型半導体層12pに流される。また、光反射膜17pとして好適に用いられるAlは、透光性電極14との間の接触抵抗が大きいため、Vf(順方向電圧)を悪化させてしまう。従って、p側電極15下に光反射膜17pを配置する場合は、Vfが悪化し過ぎない範囲で、広く配置することが好ましい。
保護膜18は、透光性及び絶縁性を有し、図1に示すように、また、図7(b)にハッチングを施して示すように、成長基板11の側面及び下面を除き、発光素子1の上面及び側面の略全体を被覆する膜である。また、図1〜図3及び図7(b)に示すように、保護膜18は、第1露出部12bの底面の一部に開口部18nを有し、当該開口部18n内に、n側電極13が設けられているとともに、絶縁膜16が配置された領域上の一部に開口部18pを有し、当該開口部18p内に、p側電極15が設けられている。従って、保護膜18は、n側電極13、p側電極15が設けられた領域、成長基板11、及び半導体積層体12の外周の下部側面(n型半導体層12nの外周側面)を除き、発光素子1の上面及び側面を被覆している。すなわち、保護膜18は、透光性電極14の表面全体、光反射膜17pの表面全体、及び半導体積層体12の第1露出部12b及び第2露出部12cにおけるp型半導体層12p及び活性層12aの側面が被覆されている。更に、図3(a)に示すように、透光性電極14の開口部14aにおいて、透光性電極14と光反射膜17pとの隙間から露出する絶縁膜16の上面も保護膜18によって被覆されている。
保護膜18としては、前記した絶縁膜16と同様の材料を用いることができ、例えば、SiOを好適に用いることができる。
[発光素子の動作]
次に、図1を参照して、実施形態に係る発光素子1の動作について説明する。
発光素子1は、実装基板やボンディング用のワイヤを介して外部接続部13a及び外部接続部15a間に外部電源が接続されると、n型半導体層12n及びp型半導体層12p間に電流が供給されて活性層12aが発光する。
発光素子1の活性層12aが発した光は、半導体積層体12内を伝播して、主として発光素子1の上面から外部に取り出される。
ここで、図8を参照して、半導体積層体12内を伝播して、p側電極15の延伸部15bに向かって伝播する光の経路について説明する。
図8に示すように、半導体積層体12内を伝播して、延伸部15bの直下領域の透光性電極14に向かう光線(L1)は、一部はp型半導体層12pと絶縁膜16の界面で反射され(L2)、一部は絶縁膜16と透光性電極14の界面で反射され(L3)、一部はp側電極15の延伸部15bの下面で反射される(L4)。これらの光線は、絶縁膜16、透光性電極14及び延伸部15bによって一部が吸収されて光量が低下する。
また、半導体積層体12内を伝播して、延伸部15bの直下領域の光反射膜17pに向かう光線(L5)は、一部はp型半導体層12pと絶縁膜16の界面で反射され(L6)、一部は光反射膜17pの下面で反射される(L7)。これらの光線も、絶縁膜16及び光反射膜17pによって一部が吸収されるが、透光性電極14による吸収がなく、更に光反射膜17pによって延伸部15bよりも効率的に反射されるため、光吸収量を低減することができる。その結果として、発光素子1の外部への光取り出し効率を向上させることができる。
[発光素子の製造方法]
次に、図9を参照して、図1に示した発光素子1の製造方法について説明する。
図9に示すように、発光素子1の製造方法は、半導体積層工程S101と、n型半導体層露出工程S102と、絶縁膜形成工程S103と、透光性電極形成工程S104と、第1レジストパターン形成工程S105と、透光性電極エッチング工程S106と、第1レジストパターン除去工程S107と、第2レジストパターン形成工程S108と、第1金属膜形成工程S109と、第2レジストパターン除去工程S110と、保護膜形成工程S111と、第3レジストパターン形成工程S112と、保護膜エッチング工程S113と、第2金属膜形成工程S114と、第3レジストパターン除去工程S115と、個片化工程S116と、を含み、この順で各工程が行われる。
以下、図10〜図24を参照(適宜図1〜図4及び図9参照)して、各工程について詳細に説明する。なお、図10〜図24の各図において、上段に示した図(図10(a)、図11(a)など)は、図1(a)のI−I線に相当する箇所における断面を示し、中段に示した図(図10(b)、図11(b)など)は、図2(a)のII−II線に相当する箇所における断面を示し、下段に示した図(図10(c)、図11(c)など)は、図2(a)のIII−III線に相当する箇所における断面を示す。また、上段に示すI−I線に相当する箇所における断面図(図10(a)、図11(a)など)は、コンパクトに分かり易く示すために、図1(b)に示した断面図に対して、水平方向のスケールを部分的に縮小又は伸長して示している。図1(b)の下部に示した位置A1〜A6と、図24(a)の下部に示した位置A1〜A6とが、それぞれ対応する位置であることを示している。また、図10〜図24の各図において、第1レジストパターン20、第2レジストパターン21、第3レジストパターン22及び第2金属膜32は、下層部の凹凸形状に応じて上面に凹凸が生じることがあるが、このような凹凸の記載は省略している。
また、その他の各部材についても、形状、サイズ、位置関係を適宜に簡略化したり、誇張したりしている場合がある。
(半導体積層体準備工程)
まず、半導体積層体準備工程において、第1露出部12b及び第2露出部12cを有する半導体積層体12を準備する。この工程には、サブ工程として、半導体積層工程S101とn型半導体層露出工程S102とが含まれる。
まず、半導体積層工程S101において、図10に示すように、サファイアなどからなる成長基板11の上面(一方の主面)上に、窒化物半導体などの前記した半導体材を用いて、MOCVD法などによりn型半導体層12n、活性層12a及びp型半導体層12pを順次に積層することで、半導体積層体12を形成する。
なお、この工程から、第3レジストパターン除去工程S115までの工程は、1枚の成長基板11のウエハ上に、複数の発光素子1が形成されるウエハレベルプロセスで行われる。すなわち、成長基板11上に複数の発光素子1が2次元配列するように形成される。従って、図10〜図24の各図において上段に示した断面図(図10(a)、図11(a)など)は、1個の発光素子領域についてのみ示しているが、左右方向にも同形状の発光素子1が連続して形成される。
次に、n型半導体層露出工程S102において、図11に示すように、n側電極13を形成するための第1露出部12bと、複数の発光素子1を区画する境界線に沿った領域である境界領域に第2露出部12cを形成する。第2露出部12cは、後記する個片化工程S116において発光素子1を切断する際の境界領域(ダイシングストリート)である。
第1露出部12b及び第2露出部12cは、フォトリソグラフィ法により、第1露出部12b及び第2露出部12cを形成する領域に開口部を有するレジストパターンを形成した後、当該レジストパターンをエッチングマスクとして、半導体積層体12を上面側からn型半導体層12nが露出するまでエッチングすることで形成される。
(絶縁膜形成工程)
次に、絶縁膜形成工程S103において、図12に示すように、p型半導体層12p上の、p側電極15が配置される領域及びその近傍領域に、絶縁膜16を形成する。この工程は、特許文献1などに記載された方法と同様に行うことができる。
すなわち、絶縁膜形成工程S103において、まず、半導体積層体12の表面全体に、SiOなどの絶縁性及び透光性を有する材料を用いて、スパッタリング法などにより絶縁膜16を形成する。次に、フォトリソグラフィ法により、完成時に絶縁膜16が配置される領域を被覆するようにレジストパターンを形成する。次に、このレジストパターンをエッチングマスクとして、絶縁膜16をエッチングすることで、所定形状にパターニングする。その後に、レジストパターンを除去する。
(透光性電極を形成する工程)
次に、透光性電極を形成する工程において、p型半導体層12p上及び絶縁膜16上の略全面を被覆するように透光性電極14を形成する。この工程には、サブ工程として、透光性電極形成工程S104、第1レジストパターン形成工程S105、透光性電極エッチング工程S106及び第1レジストパターン除去工程S107が含まれる。
まず、透光性電極形成工程S104において、図13に示すように、半導体積層体12及び絶縁膜16の表面全体を被覆するように、ITOなどの透光性を有する導電材料を用いて、スパッタリング法などにより透光性電極14を形成する。
次に、第1レジストパターン形成工程S105において、図14に示すように、p型半導体層12p上に形成された透光性電極14上に、完成時に透光性電極14が配置される領域を被覆するように、フォトリソグラフィ法により第1レジストパターン20を形成する。第1レジストパターン20は、第1露出部12bの全面、第2露出部12cの全面及び絶縁膜16が配置された領域において断続的に、開口部20aを有している。
次に、透光性電極エッチング工程S106において、図15に示すように、第1レジストパターン20をエッチングマスクとして、透光性電極14をエッチングする。これによって、第1露出部12b及び第2露出部12cが再度露出するとともに、p型半導体層12pの配置領域上の略全面が被覆されたままとなるように、透光性電極14がパターニングされる。パターニングされた透光性電極14は、p側電極15の外部接続部15a(図1(b)参照)が配置される領域に開口部14aを有するとともに、延伸部15b(図2(b)及び図3(a)参照)が配置される領域に沿って断続的に開口部14aを有する。この工程により、これらの開口部14a内において絶縁膜16が露出する。
次に、第1レジストパターン除去工程S107において、図16に示すように、適宜な薬剤やアッシング、ドライエッチングの手法などを用いて、第1レジストパターン20を除去する。
(光反射膜形成工程)
次に、光反射膜形成工程において、透光性電極14の開口部14a内に、光反射膜17pを形成する。この工程では、光反射膜17pと同時に、第1露出部12bの底面に、光反射膜17nを形成する。この工程には、サブ工程として、第2レジストパターン形成工程S108、第1金属膜形成工程S109及び第2レジストパターン除去工程S110が含まれる。
まず、第2レジストパターン形成工程(レジストパターン形成工程)S108において、図17に示すように、透光性電極14の開口部14aが設けられ、光反射膜17p(図1(b)参照)を配置する領域に開口部21aを有するように、フォトリソグラフィ法により第2レジストパターン21を形成する。また、第2レジストパターン21は、第1露出部12bの底面の光反射膜17n(図1(b)参照)が配置される領域にも開口部21aが形成される。
なお、これらの開口部21aは、上方ほど(半導体積層体12から離れるほど)開口面積が小さくなるように傾斜して、言い換えれば、開口部21aの側面が上方ほど平面視で外側となるように傾斜して、逆テーパ形状に形成されている。開口部21aを逆テーパ形状に形成することにより、次工程である第1金属膜形成工程S109で形成される第1金属膜31が、第2レジストパターン21の上面と、開口部21a内とで不連続となる。その結果、リフトオフ法による第1金属膜31のパターニングを容易に行えるとともに、開口部21a内に残される第1金属膜31の端部にバリが発生することを抑制することができる。
第2レジストパターン21として、ネガ型フォトレジストを用いることで、開口部21aを逆テーパ形状に形成することができる。これについて説明する。
この工程では、まず、ネガ型フォトレジストを、ウエハ表面全体に塗布する。次に、露光パターンが形成されたフォトマスクを用いて、フォトレジストを除去しない箇所を露光する。このとき、フォトレジストによって光が吸収されるため、フォトレジストの下層部ほど露光量が少なくなる。また、露光される光線は、フォトレジストの表面に垂直な方向に伝播するだけでなく、横方向にも若干の広がりを有する。このため、フォトマスクの開口部の直下領域であって、当該開口部の端部近傍の下層部では、フォトマスクの遮光領域(非開口部)に照射される光線の広がり成分がないため、フォトマスクの開口部の中央付近の下層部と比較して露光量が不足する。
ネガ型のフォトレジストは、露光された箇所が化学反応して現像液に対して不溶性となる性質を有する。従って、フォトマスクの開口部の端部近傍において、フォトレジストの上層部では十分な露光量であっても、下層部では露光量が不足して前記した化学反応が進み難くなる。その結果、フォトレジストを現像後に形成されるレジストパターンの側面は、下層部が上層部よりも内側となるように傾斜した逆テーパ形状に形成される。
次に、第1金属膜形成工程(金属膜形成工程)S109において、図18に示すように、第2レジストパターン21が形成されたウエハ表面全体に、Alなどの光反射性の良好な材料を用いて、スパッタリング法や蒸着法などにより、第1金属膜31を形成する。
ここで、図18(b)に示すように、光反射膜17pは、延伸部15b(図2参照)の延伸方向について、開口部14a(図17(b)参照)内に露出した絶縁膜16の全長に加え、両端が透光性電極14の上面の一部にまで延在するように形成される。
また、図18(c)に示すように、光反射膜17pは、平面視で延伸部15b(図3参照)の延伸方向と直交する方向(幅方向)について、開口部14a(図17(c)参照)内に露出した絶縁膜16の全幅よりも狭い領域に形成される。
なお、幅方向について、光反射膜17pが、透光性電極14の開口部14aの全幅に及ぶように形成してもよいし、更に、延伸方向と同様に、透光性電極14の上面にまで延在するように形成してもよい。
ここで、透光性電極14の一部を除去することで開口部14aを形成し、金属膜である光反射膜17pに置き換える構成において、光反射膜17pの下方に設けられる絶縁膜16と、上方に設けられる保護膜18とは、同種の材料又は異種の材料であっても同じエッチング液で浸食される材料が用いられる。このため、開口部14a内において透光性電極14と光反射膜17pとの間に隙間が生じると、後記する保護膜エッチング工程S113において、保護膜18をエッチングによりパターニングする際に、当該隙間からエッチング液が浸透して絶縁膜16が浸食される。
そこで、前記したように、少なくとも延伸部15bの延伸方向について、光反射膜17pが開口部21aに露出した絶縁膜16を被覆するように設けることで、後記する保護膜エッチング工程S113において、保護膜18をエッチングする際に、絶縁膜16へのエッチング液の浸透が防止される。
なお、図18(a)に示すように、p側電極15の外部接続部15a(図1参照)が配置される領域については、透光性電極14の開口部14aの全面が光反射膜17pによって被覆され、更に、光反射膜17pが透光性電極14の上面にまで延伸するように形成されている。すなわち、当該領域において、絶縁膜16は、透光性電極14と光反射膜17pとによって、上面及び側面が完全に被覆されている。このため、保護膜エッチング工程S113において、保護膜18をエッチングする際に、絶縁膜16へのエッチング液の浸透が防止される。
次に、第2レジストパターン除去工程(レジストパターン除去工程)S110において、図19に示すように、第2レジストパターン21を、上面に形成された第1金属膜31とともに除去(リフトオフ)することにより、第1金属膜31がパターニングされて、光反射膜17p及び光反射膜17nが形成される。
(保護膜を形成する工程)
次に、保護膜を形成する工程において、ウエハ表面の略全体を被覆するように、保護膜18を形成する。保護膜18は、図1に示すように、n側電極13が配置される領域に開口部18nを有し、p側電極15が配置される領域に開口部18pを有する。この工程には、サブ工程として、保護膜形成工程S111、第3レジストパターン形成工程S112及び保護膜エッチング工程S113が含まれる。
まず、保護膜形成工程S111において、図20に示すように、前記したSiOなどの絶縁性及び透光性を有する材料を用いて、スパッタリング法などにより、ウエハの表面全体に保護膜18を形成する。このとき、保護膜18を絶縁膜16と同じ材料を用いることが好ましい。これによって、保護膜18及び絶縁膜16の形成を同じ装置を用いて行えるため、生産性を向上させることができる。
次に、第3レジストパターン形成工程(マスク形成工程)S112において、図21に示すように、フォトリソグラフィ法により、n側電極13及びp側電極15を配置する領域に開口部22aを有する第3レジストパターン22を形成する。
ここで、図21(c)に示すように、p側電極15の延伸部15b(図3参照)の配置領域に対応する開口部22aは、延伸部15bの延伸方向と平面視で直交する方向について、光反射膜17pの直上領域の範囲内に形成される。開口部22aをこのように形成することで、延伸部15bの延伸方向と直交する方向について、透光性電極14と光反射膜17pとの隙間を被覆する保護膜18が第3レジストパターン22で被覆されるため、次工程で当該隙間から絶縁膜16へのエッチング液の浸透が防止される。
また、図21(b)に示すように、延伸部15bの延伸方向については、絶縁膜16は、透光性電極14と光反射膜17pとによって隙間なく被覆されているため、次工程で絶縁膜16へのエッチング液の浸透が防止される。すなわち、透光性電極14の開口部14a(図19参照)から絶縁膜16へのエッチング液の浸透が全方向について防止される。
なお、前記したように、p側電極15の外部接続部15a(図1参照)については、絶縁膜16は透光性電極14と光反射膜17pとによって被覆されているため、絶縁膜16へのエッチング液の浸透が防止される。
次に、保護膜エッチング工程S113において、図22に示すように、第3レジストパターン22をエッチングマスクとして、保護膜18をウェットエッチングすることで、開口部18n及び開口部18pを形成する。ここで、保護膜18として、例えば、SiOを用いた場合は、エッチング液としてBHF(バッファードフッ酸)を用いることができる。
なお、保護膜18と絶縁膜16とは、同じ材料を用いて形成される場合に限らず、異なる材料を用いて形成されるようにしてもよい。例えば、保護膜18がSiOで形成され、エッチング液としてBHFを用いる場合において、絶縁膜16として、TiO,SiNなどのBHFに浸食される材料を用いることもできる。すなわち、透光性電極14の開口部14aを、光反射膜17pと第3レジストパターン22とで被覆することは、保護膜18と絶縁膜16とを、同じ材料を用いて形成する場合に限らず、異なる材料を用いて形成する場合にも有用である。
図22(a)に示すように、保護膜18に開口部18nを形成することで、光反射膜17nが露出する。また、保護膜18に開口部18pを形成することで、p側電極15の外部接続部15a(図1参照)の配置領域に光反射膜17p及び透光性電極14が露出する。更にまた、図22(b)に示すように、延伸部15b(図1参照)の配置領域において、延伸部15bの延伸方向については保護膜18が全て除去され、透光性電極14及び光反射膜17pが露出する。一方、図22(c)に示すように、延伸部15b(図1参照)の配置領域において、延伸部15bの延伸方向と直交する方向ついては、光反射膜17pよりも狭い範囲について保護膜18が全て除去され、光反射膜17pが露出するが、透光性電極14及び絶縁膜16は露出しない。
なお、保護膜エッチング工程S113の後、第3レジストパターン22は除去されずに、次工程であるパッド電極形成工程でも利用される。
(パッド電極形成工程)
次に、パッド電極形成工程において、保護膜18の開口部18n,18p内に、発光素子1のパッド電極であるn側電極13及びp側電極15を形成する。この工程には、サブ工程として、第2金属膜形成工程S114及び第3レジストパターン除去工程S115が含まれる。また、この工程では、前工程である保護膜形成工程で形成した第3レジストパターン22を用いて、リフトオフ法により、パッド電極であるn側電極13及びp側電極15を形成する。
まず、第2金属膜形成工程S114において、図23に示すように、第3レジストパターン22を残したまま、Auなどの前記した金属材料を用いて、スパッタリング法や蒸着法などにより、ウエハ表面の全体にn側電極13及びp側電極15となる第2金属膜32を形成する。第3レジストパターン22の開口部22a内、すなわち保護膜18の開口部18n内に露出した光反射膜17nと、開口部18p内に露出した光反射膜17p及び透光性電極14とに接するように第2金属膜32が形成される。
次に、第3レジストパターン除去工程S115において、第3レジストパターン22を、その上面に形成された第2金属膜32とともに除去(リフトオフ)することにより、第2金属膜32がパターニングされて、図24に示すように、n側電極13の外部接続部13a及び延伸部13bと、p側電極15の外部接続部15a及び延伸部15bとが形成される。
このように、開口部18n,18pを有する保護膜18を先に形成し、当該開口部18n,18p内にパッド電極であるn側電極13及びp側電極15を形成することで、保護膜18のパターニングに用いるためのレジストパターンと、パッド電極をパターニングするためのレジストパターンとを共用することができる。そのため、レジストパターンを形成するための工程数を低減して、生産性を向上させることができる。
(個片化工程)
次に、個片化工程S116において、第2露出部12c(図24(a)参照)上に設定された境界線に沿って、ダイシング法やスクライビング法などにより切断することで、発光素子1を個片化する。
なお、ウエハを切断する前に、成長基板11の裏面を研磨して薄肉化するようにしてもよい。
また、個片化する前に、又は個片化した後で、成長基板11の裏面側に金属やDBR(分布ブラッグ反射鏡)膜などからなる反射層を設けるようにしてもよい。更にまた、発光素子1の光取り出し面側に、蛍光体層を設けるようにしてもよい。
以上の工程により、発光素子1が形成される。
以上、本発明に係る半導体発光素子の製造方法について、発明を実施するための形態により具体的に説明したが、本発明の趣旨はこれらの記載に限定されるものではなく、特許請求の範囲の記載に基づいて広く解釈されなければならない。また、これらの記載に基づいて種々変更、改変などしたものも本発明の趣旨に含まれることはいうまでもない。
1 発光素子(半導体発光素子)
11 成長基板(基板)
12 半導体積層体
12n n型半導体層
12a 活性層
12p p型半導体層
12b 第1露出部
12c 第2露出部
13 n側電極
13a 外部接続部
13b 延伸部
14 透光性電極
14a 開口部
15 p側電極(パッド電極)
15a 外部接続部
15b 延伸部
16 絶縁膜
17n 光反射膜
17p 光反射膜
18 保護膜
18n,18p 開口部
20 第1レジストパターン
20a 開口部
21 第2レジストパターン
21a 開口部
22 第3レジストパターン
22a 開口部
31 第1金属膜
32 第2金属膜

Claims (7)

  1. 基板の主面に、半導体積層体と、前記半導体積層体上に設けられる透光性電極と、前記透光性電極と電気的に接続され、外部と電気的に接続するための外部接続部及び当該外部接続部から延伸するように設けられる延伸部を有するパッド電極と、前記半導体積層体及び前記透光性電極を被覆する保護膜と、を備える半導体発光素子の製造方法であって、
    前記半導体積層体を準備する半導体積層体準備工程と、
    前記半導体積層体上の一部の領域であって、平面視で前記パッド電極が形成される領域の少なくとも一部が重複する領域に、透光性材料からなる絶縁膜を形成する絶縁膜形成工程と、
    前記半導体積層体の上面及び前記絶縁膜の上面を被覆し、前記絶縁膜上であって平面視で前記延伸部が配置される領域と少なくとも一部が重複する領域に、前記延伸部の延伸方向に断続的に開口部を有するように、前記透光性電極を形成する透光性電極形成工程と、
    前記透光性電極の開口部、及び当該開口部から前記延伸方向にある前記透光性電極の両端上に延在するように、金属材料からなる光反射膜を形成する光反射膜形成工程と、
    前記基板の主面側に、透光性材料からなる前記保護膜を形成する保護膜形成工程と、
    平面視で、前記延伸方向と直交する方向における前記光反射膜の両端部上を覆うように、前記パッド電極が形成される領域上以外の前記保護膜の上面にマスクを形成するマスク形成工程と、
    前記マスクから露出した前記保護膜をウェットエッチングにより除去して、前記保護膜に開口部を形成する保護膜エッチング工程と、
    前記保護膜の開口部に、前記パッド電極を形成するパッド電極形成工程と、を含むことを特徴とする半導体発光素子の製造方法。
  2. 前記絶縁膜は、前記半導体積層体が発する光に対する屈折率が、前記透光性電極よりも低い材料で形成され、
    前記光反射膜の下面は、前記半導体積層体が発する光に対する反射率が、前記パッド電極の下面よりも高い材料で形成されることを特徴とする請求項1に記載の半導体発光素子の製造方法。
  3. 前記絶縁膜と前記保護膜とは、同じ材料を用いて形成されることを特徴とする請求項1又は請求項2に記載の半導体発光素子の製造方法。
  4. 前記絶縁膜及び前記保護膜は、SiO、TiO又はAlから選択される酸化物からなることを特徴とする請求項1乃至請求項3の何れか一項に記載の半導体発光素子の製造方法。
  5. 前記光反射膜は、Al、Ru、Ag、Ti、Niから選択される金属又はこれらの何れかの金属を主成分とする合金を有することを特徴とする請求項1乃至請求項4の何れか一項に記載の半導体発光素子の製造方法。
  6. 前記透光性電極は、ITO(インジウム・スズ酸化物)、In、SnO又はZnOから選択される金属酸化物を含有してなることを特徴とする請求項1乃至請求項5の何れか一項に記載の半導体発光素子の製造方法。
  7. 前記光反射膜形成工程は、サブ工程として、
    前記光反射膜が設けられる領域に開口部を有するようにレジストパターンを形成するレジストパターン形成工程と、
    前記レジストパターン上及び当該レジストパターンの開口部上に、前記光反射膜となる金属膜を形成する金属膜形成工程と、
    前記レジストパターン上に形成された前記金属膜とともに除去するレジストパターン除去工程と、をこの順で含み、
    前記レジストパターンは、ネガ型フォトレジストを用いたフォトリソグラフィ法によって形成され、前記レジストパターンの開口部の側面が上方ほど平面視で当該開口部の開口面積が小さくなるように傾斜して形成されることを特徴とする請求項1乃至請求項6の何れか一項に記載の半導体発光素子の製造方法。
JP2014148289A 2014-07-18 2014-07-18 半導体発光素子の製造方法 Active JP6256235B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014148289A JP6256235B2 (ja) 2014-07-18 2014-07-18 半導体発光素子の製造方法
US14/802,985 US9356196B2 (en) 2014-07-18 2015-07-17 Method of manufacturing light emitting element
US15/141,164 US9608170B2 (en) 2014-07-18 2016-04-28 Method of manufacturing light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014148289A JP6256235B2 (ja) 2014-07-18 2014-07-18 半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2016025213A true JP2016025213A (ja) 2016-02-08
JP6256235B2 JP6256235B2 (ja) 2018-01-10

Family

ID=55075290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014148289A Active JP6256235B2 (ja) 2014-07-18 2014-07-18 半導体発光素子の製造方法

Country Status (2)

Country Link
US (2) US9356196B2 (ja)
JP (1) JP6256235B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018113442A (ja) * 2017-01-06 2018-07-19 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 電流遮断層を有する発光素子
JP2019519117A (ja) * 2016-07-08 2019-07-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 放射放出半導体チップ
US11276801B2 (en) 2019-04-02 2022-03-15 Nichia Corporation Light-emitting element

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015074353A1 (zh) * 2013-11-25 2015-05-28 扬州中科半导体照明有限公司 一种半导体发光二极管芯片
USD845920S1 (en) * 2015-08-12 2019-04-16 Epistar Corporation Portion of light-emitting diode unit
TWD190563S (zh) * 2017-06-23 2018-05-21 晶元光電股份有限公司 發光二極體陣列之部分
KR102608987B1 (ko) * 2018-09-07 2023-12-05 삼성디스플레이 주식회사 발광 소자, 그의 제조 방법, 및 발광 소자를 구비한 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120098009A1 (en) * 2010-10-25 2012-04-26 Jae Yoon Kim Semiconductor light emitting device and manufacturing method thereof
JP2012238823A (ja) * 2011-04-27 2012-12-06 Nichia Chem Ind Ltd 窒化物半導体発光素子およびその製造方法
US20130146929A1 (en) * 2010-08-23 2013-06-13 Seoul Opto Device Co., Ltd. Light emitting diode

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5130730B2 (ja) 2007-02-01 2013-01-30 日亜化学工業株式会社 半導体発光素子
JP2010062425A (ja) 2008-09-05 2010-03-18 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP2010153581A (ja) 2008-12-25 2010-07-08 Showa Denko Kk 半導体発光素子及び半導体発光素子の製造方法、ランプ
JP5350833B2 (ja) 2009-02-20 2013-11-27 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
KR20130011767A (ko) 2011-07-22 2013-01-30 삼성전자주식회사 반도체 발광소자
US8969901B2 (en) 2012-05-17 2015-03-03 Samsung Electronics Co., Ltd. Semiconductor light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130146929A1 (en) * 2010-08-23 2013-06-13 Seoul Opto Device Co., Ltd. Light emitting diode
US20120098009A1 (en) * 2010-10-25 2012-04-26 Jae Yoon Kim Semiconductor light emitting device and manufacturing method thereof
JP2012238823A (ja) * 2011-04-27 2012-12-06 Nichia Chem Ind Ltd 窒化物半導体発光素子およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019519117A (ja) * 2016-07-08 2019-07-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 放射放出半導体チップ
US11164994B2 (en) 2016-07-08 2021-11-02 Osram Oled Gmbh Radiation-emitting semiconductor chip
US11631783B2 (en) 2016-07-08 2023-04-18 Osram Oled Gmbh Radiation-emitting semiconductor chip
JP2018113442A (ja) * 2017-01-06 2018-07-19 ソウル バイオシス カンパニー リミテッドSeoul Viosys Co.,Ltd. 電流遮断層を有する発光素子
US11276801B2 (en) 2019-04-02 2022-03-15 Nichia Corporation Light-emitting element

Also Published As

Publication number Publication date
US9608170B2 (en) 2017-03-28
JP6256235B2 (ja) 2018-01-10
US20160240742A1 (en) 2016-08-18
US9356196B2 (en) 2016-05-31
US20160020363A1 (en) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6256235B2 (ja) 半導体発光素子の製造方法
JP5857786B2 (ja) 半導体発光素子の製造方法
JP6221926B2 (ja) 半導体発光素子およびその製造方法
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
JP6485019B2 (ja) 半導体発光素子
JP5776535B2 (ja) Iii族窒化物半導体発光素子
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP2012033898A (ja) 半導体素子及びその製造方法
JP5698633B2 (ja) 半導体発光装置、発光モジュール、および半導体発光装置の製造方法
TW201344991A (zh) 半導體發光裝置及其製造方法
JP2011138820A (ja) 発光素子
TW201344962A (zh) 半導體發光裝置及其製造方法
JP6149878B2 (ja) 発光素子
JP2011176093A (ja) 発光素子用基板および発光素子
JP6519464B2 (ja) 発光素子及びその製造方法
WO2015141166A1 (ja) 半導体発光装置とその製造方法
JP2015225915A (ja) 発光素子
JP6911111B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
JP2013168547A (ja) Iii族窒化物半導体発光素子およびその製造方法
KR101769072B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
JP2005086137A (ja) GaN系発光ダイオード
JP6380011B2 (ja) 発光素子及びその製造方法
JP2016100489A (ja) 半導体発光素子の製造方法
JP5286641B2 (ja) 半導体発光素子及び半導体発光装置
US8803179B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170119

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171031

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6256235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250