JP2019519117A - 放射放出半導体チップ - Google Patents

放射放出半導体チップ Download PDF

Info

Publication number
JP2019519117A
JP2019519117A JP2018566919A JP2018566919A JP2019519117A JP 2019519117 A JP2019519117 A JP 2019519117A JP 2018566919 A JP2018566919 A JP 2018566919A JP 2018566919 A JP2018566919 A JP 2018566919A JP 2019519117 A JP2019519117 A JP 2019519117A
Authority
JP
Japan
Prior art keywords
layer
contact
semiconductor chip
radiation emitting
emitting semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018566919A
Other languages
English (en)
Other versions
JP6715962B2 (ja
Inventor
ファビアン コップ
ファビアン コップ
アッティラ モルナー
アッティラ モルナー
ビョルン ムエーマン
ビョルン ムエーマン
フランツ エーベルハルト
フランツ エーベルハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019519117A publication Critical patent/JP2019519117A/ja
Application granted granted Critical
Publication of JP6715962B2 publication Critical patent/JP6715962B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本発明は、放射生成用に設けられた活性領域（２０）を有する半導体本体（２）と、半導体チップ（１）との外部電気接触用の第１のコンタクトエリア（３１）および第１のコンタクトエリアに接続された第１のコンタクトフィンガ構造（３５）を有する第１のコンタクト層（３）と、半導体チップ（１）との外部電気接触用の第２のコンタクトエリア（４１）および第２のコンタクトエリアに接続され、半導体チップ（１）の平面視で第１のコンタクトフィンガ構造（３５）と部分的に重なる第２のコンタクトフィンガ構造（４５）を有する第２のコンタクト層（４）と、第１のコンタクト層（３）に導電接続された電流分布層（５１）と、電流分布層（５１）を介して第１のコンタクト層（３）に導電接続された接続層（５２）と、誘電体材料を含み、接続層（５２）と電流分布層（５１）との間に配置された絶縁層（６）とを備える放射放出半導体チップ（１）に関する。
【選択図】図１Ａ

Description

本発明は、放射放出半導体チップに関する。
例えば発光ダイオード半導体チップ等の放射放出半導体装置の効率的な動作には、横方向の効率的な電流分布が望ましい。このため、例えば金属コンタクト構造または透明導電層を使用可能である。ただし、これにより吸収損失が生じて、半導体チップの効率が低下する可能性がある。
そこで、高効率および低吸収損失を特徴とする放射放出半導体チップを提供することを目的とする。
上記目的はとりわけ、請求項１に係る放射放出半導体チップによって達成される。その他の実施形態および機能が従属請求項の主題である。
半導体本体を備えた放射放出半導体チップが提供される。半導体本体は、放射を生成するための活性領域を有する。例えば、活性領域は、紫外、可視、または赤外スペクトル領域の放射を生成するためのものである。特に、活性領域は、第１の半導体層と第２の半導体層との間に配置されており、第１の半導体層および第２の半導体層がそれぞれの導電型に関して少なくとも部分的に相違しているため、活性領域がｐｎ接合部に位置付けられている。第１の半導体層、第２の半導体層および活性領域はそれぞれ、１つまたは複数の層に形成されていてもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、この半導体チップは、第１のコンタクト層を有する。特に、第１のコンタクト層は、半導体チップとの外部電気接触用の第１のコンタクトエリアを有する。例えば、第１のコンタクトエリアは、第１の半導体層に電気接触するように形成されている。さらに、第１のコンタクト層は、第１のコンタクトエリアに接続された第１のコンタクトフィンガ構造を有していてもよい。第１のコンタクトフィンガ構造は、放射放出半導体チップの動作中に第１のコンタクトエリア上で注入される電荷キャリアの横方向分布用に形成されている。
横方向は、活性領域の主延長面と平行に延びた方向として規定される。したがって、垂直方向は、活性領域の主延長面と垂直に延びる。
放射放出半導体チップの少なくとも１つの実施形態によれば、この半導体チップは、半導体チップとの外部電気接触用の第２のコンタクトエリアを有する第２のコンタクト層を有する。特に、第２のコンタクト層は、第２の半導体層に電気接触するように形成されている。例えば、第２のコンタクト層は、第２のコンタクトエリアに接続された第２のコンタクトフィンガ構造を有する。
第１のコンタクト層と第２のコンタクト層とは直接、電気接触していないのが好都合である。特に、第１のコンタクト層と第２のコンタクト層との間には、半導体本体、特に活性領域を通じて電流路が延びている。
放射放出半導体チップの少なくとも１つの実施形態によれば、第１のコンタクトフィンガ構造および第２のコンタクトフィンガ構造は、半導体チップの平面視で少なくとも部分的に重なる。第１のコンタクトフィンガ構造および第２のコンタクトフィンガ構造が重なる領域は、横方向電流分布による第１の半導体層の接触および横方向電流分布による第２の半導体層の接触の両者に用いられるようになっていてもよい。例えば、半導体チップの平面視で、第１のコンタクトフィンガ構造の少なくとも１０％、少なくとも３０％、または少なくとも９０％は、第２のコンタクトフィンガ構造内に位置付けられている。この割合が高くなるほど、第２のコンタクトフィンガ構造のために放射の生成には一切使用できないものの、第１のコンタクトフィンガ構造を介した電荷キャリアの分布には別途使用可能となる半導体チップの面積が大きくなる。第１のコンタクト層および第２のコンタクト層が重ならずに並んで配置された放射放出半導体チップと比較して、コンタクト層が覆う活性領域の面積を抑えることができる。ただし、コンタクト層の一方（例えば、第１のコンタクト層）は、他方（例えば、第２のコンタクト層）と重ならずに形成された少なくとも１つのコンタクトフィンガを有していてもよい。これとは対照的に、第１のコンタクトエリアおよび第２のコンタクトエリアは、重ならずに配置されることで、両コンタクトエリアが外部電気接触用にアクセスできるのが好都合である。
特に、第１のコンタクトフィンガ構造は、第２のコンタクトフィンガ構造のコンタクトフィンガ数以上の多くのコンタクトフィンガを有していてもよい。
コンタクトフィンガ構造は一般的に、少なくとも１つの横方向において、電気接触用に設けられたコンタクトエリアとの比較で相対的に小さな範囲のコンタクト層の領域となることが了解される。
放射放出半導体チップの少なくとも１つの実施形態によれば、この半導体チップは、電流分布層を有する。電流分布層は、第１のコンタクト層に導電接続されている。例えば、電流分布層は、第１のコンタクト層と直接境界を接する。例えば、第１のコンタクト層は、半導体チップの平面視で電流分布層内に全体が配置されている。
放射放出半導体チップの少なくとも１つの実施形態によれば、この半導体チップは、接続層を有する。接続層は、例えば電流分布層を介して、第１のコンタクト層に導電接続されている。特に、接続層は、半導体本体、特に第１の半導体層と直接境界を接する。例えば、接続層は、如何なる箇所においても、第１のコンタクト層とは直接境界を接しない。
放射放出半導体チップの少なくとも１つの実施形態によれば、この半導体チップは、絶縁層を有する。絶縁層は、例えば誘電体材料を含む。誘電体材料は、例えば通例の動作電流では電荷キャリアが大略自由に移動できない弱導電性または非導電性の非金属材料である。絶縁層は、例えば窒化ケイ素、二酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ニオブといった材料のうちの少なくとも１つを含む。
絶縁層は、例えば平面視で半導体チップの総基準面積の少なくとも３０％、少なくとも５０％、少なくとも７０％、または少なくとも９０％を覆っている。一例として、絶縁層は、平面視で半導体チップの総基準面積の最大９９％を覆っている。
例えば、絶縁層は、特に垂直方向において、接続層と電流分布層との間に部分的に配置されている。このため、絶縁層によって、接続層と電流分布層との間の直接的な垂直電流路が少なくとも部分的に阻止されている。
例えば、絶縁層は、垂直方向において、第１のコンタクト層と第２のコンタクト層との間に配置されている。
放射放出半導体チップの少なくとも１つの実施形態において、この放射放出半導体チップは、放射を生成するための活性領域を有する半導体本体を備える。この半導体チップは、半導体チップの電気接触用の第１のコンタクトエリアと、第１のコンタクトエリアに接続された第１のコンタクトフィンガ構造とを有する第１のコンタクト層を備える。この半導体チップは、半導体チップの外部電気接触用の第２のコンタクトエリアと、第２のコンタクトエリアに接続され、半導体チップの平面視で第１のコンタクトフィンガ構造と部分的に重なる第２のコンタクトフィンガ構造とを有する第２のコンタクト層を備える。この半導体チップは、第１のコンタクト層に導電接続された電流分布層を備える。この半導体チップは、電流分布層を介して第１のコンタクト層に導電接続された接続層を備える。この半導体チップは、誘電体材料を含み、接続層と電流分布層との間に部分的に配置された絶縁層を備える。
放射放出半導体チップの少なくとも１つの実施形態によれば、絶縁層は、接続層の面積の少なくとも３０％を覆う。例えば、絶縁層は、接続層の少なくとも５０％、少なくとも７０％、または少なくとも９０％を覆う。このように、絶縁層は、大きな面積にわたって接続層を覆っていてもよい。例えば、絶縁層は、接続層の最大９５％または最大９９％を覆う。
放射放出半導体チップの少なくとも１つの実施形態によれば、絶縁層は、少なくとも１つの開口部を有する。例えば、接続層および電流分布層は、開口部において互いに境界を接する。言い換えると、接続層および電流分布層は、開口部の領域において互いに電気的に接続されている。特に、接続層および電流分布層は、少なくとも１つの開口部においてのみ、互いに境界を接する。例えば、開口部は、その全周を絶縁層の材料で囲まれている。例えば、開口部は、少なくとも領域によって電流分布層の材料で満たされている。
放射放出半導体チップの少なくとも１つの実施形態によれば、絶縁層は、複数の開口部を有する。半導体チップの生産時の開口部の位置により、電流分布層が接続層と境界を接する箇所を調整することができる。例えば、開口部は、半導体チップにおいて均一な横方向電流印加が促進されるように、それぞれの分布密度および／またはサイズに関して形成されていてもよい。２つの隣り合う開口部間の距離は、例えば５μｍ以上６０μｍ以下、おおよそ２０μｍ以上５０μｍ以下である。開口部の直径は、特に０．５μｍ以上２０μｍ以下、例えば２μｍ以上６μｍ以下である。非円形開口部の場合、直径は、最も長い横方向範囲を意味することが了解される。また、開口部の形状および／またはサイズは、互いに異なっていてもよい。例えば、１つまたは複数の開口部が半導体チップの縁部に設けられ、半導体チップの中央の開口部より大きくてもよい。
放射放出半導体チップの少なくとも１つの実施形態によれば、絶縁層は、第１の角度範囲内の入射放射の大部分を透過する一方、第２の角度範囲内の入射放射の大部分を反射するフィルタ層として形成されている。「大部分」は特に、放射の少なくとも６０％を透過または反射することを意味する。
特に、垂直方向に対する第１の角度範囲の角度は、第２の角度範囲の角度よりも小さい。したがって、比較的急峻な角度での絶縁層への放射入射は大部分が透過する一方、比較的平坦な角度での放射入射は大部分が反射される。比較的平坦なプロファイルを有する放射成分は、半導体チップの外側で一切結合し得ないため、すでに絶縁層で保持されている。したがって、絶縁層の下流に配置された層（例えば、電流分布層）における放射吸収損失を低減可能である。
例えば、第１の角度範囲と第２の角度範囲との間の境界は、半導体本体の屈折率および周囲媒体の屈折率から導出可能な全反射の臨界角によって決まる。この場合、第１の角度範囲には、この限界よりも小さな角度を含む。一方、第２の角度範囲には、この限界よりも大きな角度を含む。
特にフィルタ層として形成された絶縁層は、単一の層から成っていてもよい。これは特に、絶縁層が均質に形成され、例えば単一の誘電体材料で構成されることを意味する。誘電体材料は、適応された屈折率を有するのが好都合であり、「適応」は、誘電体材料の屈折率が絶縁層の周りの媒体の屈折率以上であることを意味する。周囲媒体は、半導体本体から進んだ絶縁層の下流に配置されている。周囲媒体には、半導体本体を囲み、特に保護機能を有する要素を含む。例えば、半導体本体は、周囲媒体として、パッシベーション層および／または封止部を有していてもよい。
別の実施形態において、特にフィルタ層として形成された絶縁層は、複数の層に形成され、屈折率が互いに異なる少なくとも２つの副層を有する。フィルタ層は、高屈折率および低屈折率の交互副層から成る積層体を備えるのが好ましい。特に、高屈折率の副層は、低屈折率の副層よりも薄い。
特にフィルタ層として形成された絶縁層は、４００ｎｍ以上８００ｎｍ以下の厚さを有するのが好ましい。絶縁層の厚さを寸法規定する場合、一方では絶縁層が単層構造の場合よりも多層構造の場合に大きくなる生産労力の制限に留意し、他方では単層構造よりも多層構造でより実現可能な所望のフィルタ特性の実現に留意する必要がある。４００ｎｍ以上８００ｎｍ以下の厚さによって、生産労力とフィルタ特性との適当な妥協を実現可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、絶縁層は、接続層および電流分布層と境界を接する。接続層と電流分布層との間に、少なくとも部分的に絶縁層から垂直方向に離れた別の層は存在しない。言い換えると、絶縁層は、接続層と電流分布層との間に少なくとも部分的に配置された唯一の層である。
放射放出半導体チップの少なくとも１つの実施形態によれば、接続層の厚さは、電流分布層よりも小さい。例えば、電流分布層の厚さは、接続層の少なくとも２倍である。例えば、接続層の厚さは、３ｎｍ以上３０ｎｍ以下、おおよそ５ｎｍ以上２５ｎｍ以下である。電流分布層の厚さは、例えば３０ｎｍ以上２００ｎｍ以下、おおよそ５０ｎｍ以上１５０ｎｍ以下である。特に、その大きな厚さにより、電流分布層は、接続層よりも大きな横伝導度を特徴とする。一方、接続層は、その小さな厚さのため、接続層を通過する放射に対する吸収損失が低くなる。
絶縁層が特にフィルタ層として作用することにより、電流分布層における放射吸収損失を低減可能である。言い換えると、接続層と電流分布層、特に、垂直方向で両者間に配置された絶縁層との組み合わせによって、高い横伝導度と同時に、低い吸収損失が実現される。
放射放出半導体チップの少なくとも１つの実施形態によれば、第２のコンタクトフィンガ構造の総面積の少なくとも５０％が第１のコンタクトフィンガ構造に重なる。言い換えると、第２のコンタクトフィンガ構造により覆われた面積の少なくとも半分が第１のコンタクトフィンガ構造を介して電流分布にも使用される。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体本体は、放射出口面から活性領域を通って延びた少なくとも１つの凹部を有する。特に、第２のコンタクト層は、凹部において半導体本体に導電接続されている。例えば、第２のコンタクト層は、半導体本体、特に第２の半導体層と直接境界を接する。例えば、絶縁層の材料および／または電流分布層の材料は、少なくとも部分的に凹部に配置されている。
ただし、凹部は、第２のコンタクト層の材料で全体を満たすことも可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、絶縁層は、第１のコンタクト層と第２のコンタクト層との間に配置されている。また、絶縁層は、第１および第２のコンタクト層間の電気的分離に役立つため、特に、これらのコンタクト層間には直接的な電流路が存在しない。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体チップのいずれの箇所にも、第１のコンタクト層と半導体本体との間に直接的な垂直電流路が存在しない。このため、第１のコンタクト層から半導体本体への電荷キャリアの注入は、第１のコンタクト層の直下では起こらず、横方向のある距離で起こる。これにより、第１のコンタクト層の直下の活性領域で生じる放射の量は抑えられ、第１のコンタクト層から現れなくなる。
放射放出半導体チップの少なくとも１つの実施形態によれば、半導体本体と電流分布層との間の領域に誘電体ミラー層が配置されている。例えば、誘電体ミラー層は、複数の層対を含み、これら層対の各層は、それぞれの屈折率に関して互いに異なる。例えば、誘電体ミラー層は、３つ以上１０個以下の副層を有し、相互に境界を接する副層がそれぞれの屈折率に関して互いに異なる。誘電体ミラー層は、高屈折率および低屈折率の交互副層から成る積層体を備えるのが好ましい。特に、高屈折率の副層は、低屈折率の一部層よりも薄い。
特に、誘電体ミラー層は、吸収損失を回避するため、第１および／または第２のコンタクト層上に形成されている。
誘電体ミラー層は、特に部分的に凹部の側面を覆う。例えば、誘電体ミラー層は、垂直方向において、接続層と電流分布層との間に部分的に配置され、特に、接続層と絶縁層との間に配置されている。これにより、凹部の側面で半導体本体から放射が逃げ、その後、第１のコンタクト層および／または第２のコンタクト層で吸収損失が生じることが防止される。
放射放出半導体チップの少なくとも１つの実施形態によれば、誘電体ミラー層は、半導体チップの平面視で第１のコンタクト層および第２のコンタクト層と部分的に重なる。これにより、第１のコンタクト層および第２のコンタクト層の両者において、放射吸収を回避することも可能であるし、少なくとも低減可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、接続層および／または電流分布層は、ＴＣＯ材料を含む。
透明導電性酸化物（略して「ＴＣＯ」）は、透明な導電性材料であり、一般的には、例えば亜鉛酸化物、スズ酸化物、カドミウム酸化物、チタン酸化物、インジウム酸化物、またはインジウムスズ酸化物（ＩＴＯ）等の金属酸化物である。例えばＺｎＯ、ＳｎＯ２、またはＩｎ２Ｏ３等の二元金属・酸素化合物のほか、例えばＺｎ２ＳｎＯ４、ＣｄＳｎＯ３、ＺｎＳｎＯ３、ＭｇＩｎ２Ｏ４、ＧａＩｎＯ３、Ｚｎ２Ｉｎ２Ｏ５、もしくはＩｎ４Ｓｎ３Ｏ１２等の三元金属・酸素化合物または異なる透明導電性酸化物の混合物がＴＣＯ群に含まれる。さらに、ＴＣＯは、必ずしも化学量論的組成に対応しておらず、ｐまたはｎドープも可能である。
接続層および電流分布層は、同じ材料で形成されていてもよい。あるいは、接続層および電流分布層は、互いに材料組成が異なっていてもよい。例えば、半導体本体に対する良好な接触抵抗に関するコンタクト層の選択および／または活性領域で生じた放射の高透過に関する電流分布層の選択が可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、誘電体ミラー層は、半導体本体と第２のコンタクト層との間に部分的に配置されている。例えば、誘電体ミラー層は、第２のコンタクト層が半導体本体と直接境界を接する凹部を有する。誘電体ミラー層により、活性領域で生じた放射が第２のコンタクト層により吸収されることを少なくとも部分的に回避可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、第２のコンタクト層は、ミラー層を有する。例えば、ミラー層には、銀またはアルミニウムが適している。銀により、可視スペクトル領域において特に高い反射率を実現可能である。例えば、ミラー層の厚さは、３００ｎｍ以上２μｍ以下である。
放射放出半導体チップの少なくとも１つの実施形態によれば、第２のコンタクト層は、接触層を有する。接触層は、半導体本体、特に第２の半導体層に対する良好なオーミック接触を与えるように形成されている。例えば、接触層の厚さは、３ｎｍ以上１００ｎｍ以下である。接触層は、特にミラー層と第２の半導体層との間に配置されている。ｎ導電型窒化物化合物半導体材料に対する銀等、半導体本体に対する接触が比較的不十分な材料であっても、ミラー層に適している。例えば、接触層は、ＩＴＯまたはＺｎＯ等のＴＣＯ材料を含む。特に、高反射率と同時に第２の半導体層との良好な電気的接触を特徴とするコンタクト層の実現には、接触層に対してＴＣＯ材料、ミラー層に対して銀を使用することも可能である。
放射放出半導体チップの少なくとも１つの実施形態によれば、第２のコンタクト層は、バリア層を有する。特に、ミラー層は、接触層とバリア層との間に配置されている。例えば、Ｔｉ、Ｐｔ、Ｃｕ、もしくはＡｕ等の金属またはＩＴＯもしくはＺｎＯ等のＴＣＯ材料がバリア層として適している。例えば、バリア層の厚さは、３０ｎｍ以上４００ｎｍ以下である。ミラー層は、バリア層で封止可能である。したがって、例えば水分による泳動のリスクがある場合にも、材料がミラー層に適している。
これらの材料ならびに／または上記層のうちの少なくとも１つもしくは全部は、第１のコンタクト層にも使用可能である。
上記放射放出半導体チップによって、特に以下の効果を実現可能である。
第１のコンタクト層または第２のコンタクト層等の金属層が半導体チップと直接隣り合う領域が小さくなる。その結果、同じ動作電流で放射放出半導体チップの輝度が高くなる。
特に電流分布層においては、絶縁層により吸収損失が少なくなる。高い横伝導度に関して、比較的厚い電流分布層が用いられる場合であっても、絶縁層により吸収損失が少なくなる。特に、絶縁層は、角度選択フィルタ層の機能を果たすことができる。
半導体チップの動作時に電流密度が最も高くなる領域は、絶縁層の少なくとも１つの開口部によって調整可能である。特に、これらの領域は、第１のコンタクト層から横方向に離間し得る。例えば、電流密度が最も高くなる領域は、第１のコンタクトフィンガ構造からも横方向に離間し得る。
その結果、活性領域で生じる光の量が増え、大きな動作電流における効率の損失（「ドループ」とも称する）が抑えられる。また、半導体チップの放射出口面上の高電流密度分布および関連する均質光分布によって、下流に配置された放射変換材料の効率が高くなるため、このような放射放出半導体チップを備えたコンポーネントの輝度がさらに高くなる。
さらに、例えば誘電体ミラー層によって、第２のコンタクト層における吸収損失も回避可能である。半導体チップの側面（例えば、凹部の側面）への誘電体ミラー層の配置により、第２のコンタクト層上での吸収損失をさらに回避することも可能であるし、少なくとも低減可能である。
第２のコンタクト層自体は、特に低い吸収損失、特に、接触層およびミラー層を備えた多層構造を特徴とすることができる。バリア層によって泳動効果を抑えられるため、ミラー層の材料の選択自由度が高くなる。
その他の実施形態および機能については、図面と併せた例示的な実施形態に関する以下の説明から明らかとなる。
放射放出半導体チップの第１の例示的な実施形態を示した模式断面図である。 放射放出半導体チップの第１の例示的な実施形態を一断面の模式表示にて示した模式断面図である。 放射放出半導体チップの第１の例示的な実施形態を図１Ｂの断面図の一断面の拡大表示にて示した図である。 本発明に係る放射放出半導体チップの電流密度分布のシミュレーション結果を示した図である。 比較構造の放射放出半導体チップの電流密度分布のシミュレーション結果を示した図である。 比較構造の放射放出半導体チップの電流密度分布のシミュレーション結果を示した図である。 放射放出半導体チップの第２の例示的な実施形態を示した模式断面図である。 放射放出半導体チップの第３の例示的な実施形態を示した模式断面図である。
図中、同一、同様、または類似作用の要素には、同じ参照記号を付与する。
図示の要素の形状および比率については、縮尺通りと考えないものとする。むしろ、個々の要素は、表示および／または理解の容易化のため、拡大している場合がある。
図１Ａは、放射放出半導体チップ１の第１の例示的な実施形態を示しており、図１Ｂは、半導体チップの一断面を示した断面図である。平面視において、放射放出半導体チップは、例えば図２Ａに示すように形成可能である。
放射放出半導体チップ１は、半導体積層体を備えた半導体本体２を有する。半導体本体２は特に、第１の導電型（例えば、ｐ導電型）の第１の半導体層２１と、第１の導電型と異なる第２の導電型（例えば、ｎ導電型）の第２の半導体層２２との間に配置された放射生成のための活性領域２０を備える。半導体本体２、特に活性領域２０は、ＩＩＩ−Ｖ族化合物半導体材料、特に窒化物化合物半導体材料に基づくのが好ましい。
本文脈における「窒化物化合物半導体材料に基づく」は、半導体領域の少なくとも１つの層が窒化物ＩＩＩ／Ｖ族化合物半導体材料、好ましくはＡｌｎＧａｍＩｎ１−ｎ−ｍＮ（ただし、０≦ｎ≦１、０≦ｍ≦１、およびｎ＋ｍ≦１）を含むことを意味する。この場合、材料は、上式に係る数学的に正確な組成を必ずしも有していなくてもよい。むしろ、ＡｌｎＧａｍＩｎ１−ｎ−ｍＮ材料の特徴的な物性を実質的に変化させない１つまたは複数のドーパントおよび付加的な構成物質を有していてもよい。ただし、簡素化のため、上式には、結晶格子の本質的な構成物質（Ａｌ、Ｇａ、Ｉｎ、Ｎ）のみを含むものの、これらは、少量の他の物質で部分的に置き換えられるようになっていてもよい。
半導体本体２は、担体２９上に配置されている。特に、担体は、半導体本体の半導体積層体の成長基板である。窒化物化合物半導体材料に基づく半導体本体の場合は、サファイア、炭化ケイ素、または窒化ガリウムが成長基板として適している。
第１のコンタクト層３および第２のコンタクト層４が、担体２９と反対を向く放射出口面２８上に配置されている。第１のコンタクト層３は、第１の半導体層２１の外部電気接触用の第１のコンタクトエリア３１を有する。第２のコンタクト層４は、第２の半導体層２２の外部電気接触用の第２のコンタクトエリア４１を有する。
第１のコンタクト層３は、第１のコンタクトエリア３１に接続された第１のコンタクトフィンガ構造３５をさらに有する。したがって、第２のコンタクト層４は、第２のコンタクトエリア４１に導電接続された第２のコンタクトフィンガ構造４５を有する。
図２Ａに示す例示的な実施形態において、コンタクトフィンガ構造３５、４５はそれぞれ、各コンタクトエリア３１、４１から延びた２つのコンタクトフィンガを備える。コンタクトフィンガはそれぞれ、ねじれを有するため、２つのコンタクトフィンガが一体的に枠状構造を構成する。ただし、それとは別に、例えば部分的に湾曲したコンタクトフィンガ、くし型の一実施形態、または葉脈に類似するコンタクトフィンガ構造の一実施形態等、他の構造も考えられる。また、コンタクトフィンガの数についても、広範に変更可能である。また、第１のコンタクトフィンガ構造３５および第２のコンタクトフィンガ構造４５のコンタクトフィンガの数は、互い異ならせることも可能である。例えば、第１のコンタクトフィンガ構造のコンタクトフィンガの数は、第２のコンタクトフィンガ構造のコンタクトフィンガの数よりも多い。
第１のコンタクトフィンガ構造３５および第２のコンタクトフィンガ構造４５は、放射放出半導体チップ１の平面視で重なる。このように、第２のコンタクトフィンガ構造４５の形成のために活性領域２０が完全に除去された半導体チップ１のエリアは、電流分布による第１の半導体層２１との電気的接触にも使用可能である。
上記例示的な実施形態とは別に、第１のコンタクトフィンガ構造３５および第２のコンタクトフィンガ構造４５は、より小さな割合だけ重なることも可能である。例えば、第１のコンタクトフィンガ構造３５は、その主延長軸の少なくとも半分にわたって第２のコンタクトフィンガ構造４５と重ならない少なくとも１つのコンタクトフィンガを有していてもよい。
第２のコンタクト層４、特に第２のコンタクトフィンガ構造４５は、半導体本体２の凹部２５において、第２の半導体層２２と境界を接する。この凹部２５によって、第１の半導体層２１により覆われた第２の半導体層２２は、部分的に露出して第２のコンタクト層４と接触する。
垂直方向において、第１のコンタクト層３と第２のコンタクト層４との間には、絶縁層６が配置されている。絶縁層６は、領域によって半導体本体２の放射出口面２８を覆っている。図示の例示的な実施形態において、絶縁層６は、凹部２５の側面２５０も覆っている。
さらに、半導体チップ１は、第１のコンタクト層３に導電接続された電流分布層５１を備える。さらに、放射放出半導体チップ１は、接続層５２を備える。接続層５２は、電流分布層５１を介して、第１のコンタクト層に導電接続されている。絶縁層６は、特に垂直方向において、電流分布層５１と接続層５２との間に部分的に配置されている。
絶縁層６は、電流分布層５１および接続層５２が互いに境界を接する複数の開口部６０を有する。放射放出半導体チップの動作において、半導体チップに印加された電流密度は、開口部６０の垂直方向下方の領域において最も高くなる。したがって、絶縁層６の開口部６０は、電流密度が最高となる領域を規定するのに使用可能である。これに対して、電流分布層５１と接続層５２との間に絶縁層がなければ、第１のコンタクト層３周りの領域において、電流密度が最高となる。ただし、コンタクト層３からさらに離れた横方向領域では、比較的小さな電荷キャリアの注入しか起こらない。
開口部６０は、横方向において均質な電流密度分布が可能な限り実現されるように、横方向に配置されるのが好都合である。特に、放射出口面２８上の開口部の配置についても、可能な限り均質な電流密度分布が実現されるように、電流分布層５１および接続層５２の各材料パラメータに基づいて選択される。
例えば、放射出口面２８の縁部領域には、放射出口面の中央領域よりも多くの開口部を設けることができる。開口部間の距離としては、２０μｍ以上５０μｍ以下が可能である。開口部の適当な直径は、特に１μｍ以上１５μｍ以下、例えば２μｍ以上６μｍ以下である。
開口部６０があるにも関わらず、絶縁層６は、半導体チップの平面視で、例えば接続層５２の面積の少なくとも３０％、少なくとも５０％、または少なくとも７０％等、大きな面積にわたって接続層５２を覆うことができる。例えば、絶縁層６は、最大９０％または最大９５％の接続層５２を覆う。
接続層５２は、電流分布層５１よりも薄い。電流分布層５１とは対照的に、接続層５２は、高い横伝導度を有していなくてもよい。接続層５２が比較的薄いことから、接続層５２における吸収損失を低減可能である。
活性領域２０に見られるように、絶縁層６は、少なくとも部分的に電流分布層５１の前に配置されている。絶縁層６は特に、フィルタ層の機能を果たすことができるが、フィルタ層は、活性領域２０の主延長面の法線に対して比較的大きな角度で延びる放射に関して、法線に対して比較的小さな角度で衝突する放射よりも高い反射率を有する。その結果、全反射のために半導体チップ１からまったく逃げられない放射成分は、絶縁層６において、大きな損失なくすでに反射可能である。このため、電流分布層５１における吸収損失を低減可能である。絶縁層は、例えば平面視で半導体チップの総基準面積の少なくとも５０％、おおよそ少なくとも７０％、または少なくとも９０％を覆うことができる。このように、絶縁層６によって、吸収損失を特に効率的に回避することができる。
特に、第１の角度範囲の放射に関して、従来の半導体チップよりも透過を増大させることができる。ここで、第１の角度範囲は、角度α（０°≦α≦αｔｏｔ）を表し、αｔｏｔは、全反射の臨界角を示す。臨界角αｔｏｔよりも大きな角度αすなわちαｔｏｔ＜α≦９０°の第２の角度範囲において、上記半導体チップの吸収は、従来の半導体チップよりも大幅に低下する。第１の角度範囲は、主軸が垂直方向に平行な円錐領域を表す。全反射の臨界角αｔｏｔは、半導体本体２の屈折率および周囲媒体の屈折率によって決まるが、例えば、屈折率ｎ＝２．５のＧａＮおよび屈折率ｎ＝１．５５の周囲媒体で形成された半導体本体２は、臨界角αｔｏｔ＝ａｒｃｓｉｎ（１．５５／２．５）＝３８．３°となる。
低屈折率層および高屈折率層の交互配置を伴う絶縁層の多層構造によって、特に効率的なフィルタ効果が得られる。ただし、単層の絶縁層であっても、フィルタ効果はすでに実現可能である。
担体２９の反対側において、放射放出半導体チップ１は、領域によってパッシベーション層７により閉塞可能である。パッシベーション層７は特に、水分、塵埃、または機械的応力等の外部ストレスに対して半導体本体２を保護するのに役立つ。
電流分布層５１および接続層５２はそれぞれ、同じ材料を有することも可能であるし、互いに異なる材料を有することも可能である。電流分布層５１および接続層５２は、ＴＣＯ材料（例えば、ＩＴＯ）を含むのが好ましい。
第１のコンタクト層３および第２のコンタクト層４またはその少なくとも部分的な層はそれぞれ、金属とすることができる。これにより、半導体チップ１の外部電気接触が簡素化される。
図１Ｃに、第２のコンタクト層４の考え得る多層構造を模式的に示す。
第２のコンタクト層は、接触層４２、ミラー層４３、およびバリア層４４を備える。
例えば、ミラー層４３には、銀またはアルミニウムが適している。銀により、可視スペクトル領域において特に高い反射率を実現可能である。例えば、ミラー層４３の厚さは、３００ｎｍ以上２μｍ以下である。
特に、ｎ導電型窒化物化合物半導体材料に対する銀等、半導体本体２との接触が比較的不十分となってしまう材料をミラー層４３に使用する場合は、接触層４２によって、半導体本体２との良好なオーミック接触を形成可能である。例えば、接触層４２の厚さは、３ｎｍ以上１００ｎｍ以下である。接触層４２は、特にミラー層４３と第２の半導体層２２との間に配置されている。例えば、接触層４２は、ＩＴＯまたはＺｎＯ等のＴＣＯ材料を含む。特に、接触層４２に対するＴＣＯ材料およびミラー層４３に対する銀によって、第２のコンタクト層４は、高反射率と同時に第２の半導体層２２との良好な電気的接触を特徴とすることも可能である。
Ｔｉ、Ｐｔ、Ｃｕ、もしくはＡｕ等の金属またはＩＴＯもしくはＺｎＯ等のＴＣＯ材料がバリア層４４に適している。例えば、バリア層４４の厚さは、３０ｎｍ以上４００ｎｍ以下である。ミラー層４３は、バリア層４４によって封止可能である。したがって、例えば水分による泳動のリスクがある場合にも、材料（特に、銀）がミラー層４３に適している。
また、第１のコンタクト層３は、多層構造を有するとともに、第２のコンタクト層４に関して説明した材料のうちの少なくとも１つを有することができる。
上述の放射放出半導体チップ１の横方向電流密度分布のシミュレーション結果を図２Ａに示す。半導体本体２の高電流密度の領域が明るく表示され、低電流密度の領域が暗く表示されている。接続層５２を介した半導体本体２への直接的な電荷キャリア注入をコンタクトフィンガ構造３５の位置から横方向に分離することにより、横方向における電荷キャリア密度の均質性を大幅に向上可能である。
これは、図２Ｂおよび図２Ｃに示す比較構造のシミュレーション結果により表される。図２Ｃに示す半導体チップの場合は、第１のコンタクト構造９１および第２のコンタクト構造９２が重ならずに並んで配置されている。その結果、コンタクト構造９１、９２の総面積が大きいため、放射生成に関して、半導体チップ１の比較的大きな面積が失われる。
図２Ｂに示す例示的な実施形態において、第１のコンタクト構造９１および第２のコンタクト構造９２は、半導体チップの平面視で重なっている。金属に覆われた面積が小さいため、吸収損失も小さくなっている。ただし、上下に配置されたコンタクトバーのすぐ近くでは、電流密度が大幅に高くなっている。電荷キャリアがコンタクトバー間で最短の電流路を選ぶことから、本発明とは対照的に、半導体チップの構造では、上記に対する措置がなされないためである。したがって、電流が横方向に均質に印加されることはない。
上記放射放出半導体チップにより、最新の技術と比較して、吸収損失を大幅に最小化可能であるとともに、さらに、横方向の電流密度分布の均質性を向上可能である。
図３に示す第２の例示的な実施形態は実質的に、図１Ａ、図１Ｂ、および図１Ｃに関する第１の例示的な実施形態に対応する。
これとは対照的に、放射放出半導体チップ１は、誘電体ミラー層６５を追加で有する。誘電体ミラー層６５は、半導体本体２と第１のコンタクト層３との間の領域に配置されている。特に、誘電体ミラー層６５は、第１のコンタクト層３および第２のコンタクト層４と重なっている。誘電体ミラー層６５は、第２のコンタクト層４が半導体本体２、特に第２の半導体層２２と境界を接する凹部６５０を有する。誘電体ミラー層６５は、例えば複数の層対を有し、これら層対の各層は、互いに異なる屈折率を有する。誘電体ミラー層には、本明細書の広範囲で絶縁層に関して特定した材料が特に適する。誘電体ミラー層６５の個々の副層については、表示の簡素化のため、図中に明示していない。
誘電体ミラー層６５により、第２のコンタクト層４上の放射吸収を回避可能である。このことは、誘電体ミラー層６５で反射された放射を示す矢印８によって表される。さらに、誘電体ミラー層６５は、凹部２５の側面２５０も覆っている。これにより、側面２５０から逃げた放射が第１のコンタクト層３または第２のコンタクト層４で吸収されることはない。
誘電体ミラー層６５は、特に絶縁層６と半導体本体２との間の領域に配置されている。さらに、誘電体ミラー層６５は、垂直方向に見て、電流分布層５１と接続層５２との間の領域に延びている。これに対して、誘電体ミラー層６５および接続層５２は、互いに重ならずに配置することも可能である。電流分布層５１は、半導体チップ１の平面視で、誘電体ミラー層６５全体を覆うことができる。
図４に示す第３の例示的な実施形態は実質的に、図３に関して説明した第２の例示的な実施形態に対応する。
これとは対照的に、凹部２５は、誘電体ミラー層６５および第２のコンタクト層４の材料で完全または少なくともほぼ完全に満たされている。例示的な本実施形態において、第２の半導体層２２の電気的接触は、互いに隣り合って配置された誘電体ミラー層６５の凹部６５０により実行される。
また、凹部６５０の横方向範囲は、第２のコンタクトフィンガ構造４５の関連するコンタクトフィンガの横方向主延長方向に沿って制限されているのが好ましい。これにより、凹部６５０は、誘電体ミラー層６５の材料によって全周を囲まれる。言い換えると、第２のコンタクトフィンガ構造４５は、関連するコンタクトフィンガの主延長方向に対する横断方向で、コンタクトフィンガの主延長方向に沿って少なくとも場所により誘電体ミラー層６５の材料で完全に下支え可能である。このため、第２のコンタクト層４における放射吸収損失をさらに低減可能である。
さらに、図４は、担体２９と反対を向く半導体本体２の面上に形成されたパッシベーション層７を示している。図３に示す例示的な実施形態においても、このパッシベーション層７を使用可能である。
横方向において、凹部２５と重なる第１のコンタクトフィンガ構造３５のコンタクトフィンガは、第２のコンタクトフィンガ構造４５の関連するコンタクトフィンガよりも横方向範囲が狭い。このため、第２のコンタクトフィンガ構造４５上の吸収損失をさらに低減可能である。
独国特許出願第１０２０１６１１２５８７．３号の優先権を主張し、その開示内容を本明細書において明示的に援用する。
本発明は、例示的な実施形態に基づく説明によってこれら例示的な実施形態に限定されるものではない。むしろ、本発明は、特許請求の範囲または例示的な実施形態にて明示的に示されていなくても、特に特許請求の範囲の特徴の各組み合わせを含む新たな特徴および特徴の組み合わせをそれぞれ含む。
１ 放射放出半導体チップ
２ 半導体本体
３ 第１のコンタクト層
４ 第２のコンタクト層
６ 絶縁層
７ パッシベーション層
８ 矢印
２０ 活性領域
２１ 第１の半導体層
２２ 第２の半導体層
２５ 凹部
２８ 放射出口面
２９ 担体
３１ 第１のコンタクトエリア
３５ 第１のコンタクトフィンガ構造
４１ 第２のコンタクトエリア
４２ 接触層
４３ ミラー層
４４ バリア層
４５ 第２のコンタクトフィンガ構造
５１ 電流分布層
５２ 接続層
６０ 開口部
６５ 誘電体ミラー層
９１ 第１のコンタクト構造
９２ 第２のコンタクト構造
２５０ 側面
６５０ 凹部

Claims (20)

  1. 放射放出半導体チップ（１）であって、
    放射を生成する活性領域（２０）を有する半導体本体（２）と、
    前記半導体チップ（１）との外部電気接触用の第１のコンタクトエリア（３１）と、前記第１のコンタクトエリア（３１）に接続された第１のコンタクトフィンガ構造（３５）とを有する第１のコンタクト層（３）と、
    前記半導体チップ（１）との外部電気接触用の第２のコンタクトエリア（４１）と、前記第２のコンタクトエリア（４１）に接続され、前記半導体チップ（１）の平面視で前記第１のコンタクトフィンガ構造（３５）と部分的に重なる第２のコンタクトフィンガ構造（４５）とを有する第２のコンタクト層（４）と、
    前記第１のコンタクト層（３）に導電接続された電流分布層（５１）と、
    前記電流分布層（５１）を介して前記第１のコンタクト層（３）に導電接続された接続層（５２）と、
    誘電体材料を含み、前記接続層（５２）と前記電流分布層（５１）との間に部分的に配置された絶縁層（６）と、
    を備える放射放出半導体チップ（１）。
  2. 前記絶縁層（６）は、前記接続層（５２）の面積の少なくとも３０％を覆う、
    請求項１に記載の放射放出半導体チップ（１）。
  3. 前記絶縁層（６）は、前記接続層（５２）と前記電流分布層（５１）とが互いに境界を接する少なくとも１つの開口部（６０）を有する、
    請求項１または２に記載の放射放出半導体チップ（１）。
  4. 前記開口部（６０）の直径は、１μｍ以上２０μｍ以下である、
    請求項３に記載の放射放出半導体チップ（１）。
  5. 前記開口部（６０）の直径は、２μｍ以上６μｍ以下である、
    請求項３に記載の放射放出半導体チップ（１）。
  6. 前記絶縁層（６）は、第１の角度範囲内の入射放射の大部分を透過する一方、第２の角度範囲内の入射放射の大部分を反射するフィルタ層として形成されている、
    請求項１〜５のいずれか一項に記載の放射放出半導体チップ（１）。
  7. 前記絶縁層（６）は、前記接続層（５２）および前記電流分布層（５１）と境界を接する、
    請求項１〜６のいずれか一項に記載の放射放出半導体チップ（１）。
  8. 前記接続層（６）の厚さは、前記電流分布層（５１）より小さい、
    請求項１〜７のいずれか一項に記載の放射放出半導体チップ（１）。
  9. 前記第１のコンタクトエリア（３１）および前記第２のコンタクトエリア（４１）は、前記半導体本体（２）の放射出口面（２８）から外部電気接触用にアクセス可能である、
    請求項１〜８のいずれか一項に記載の放射放出半導体チップ（１）。
  10. 前記第２のコンタクトフィンガ構造（４５）の総面積の少なくとも５０％は、前記第１のコンタクトフィンガ構造（３５）と重なる、
    請求項１〜９のいずれか一項に記載の放射放出半導体チップ（１）。
  11. 前記半導体本体（２）は、前記放射出口面（２８）から前記活性領域（２０）を通って延びた少なくとも１つの凹部（２５）を有し、
    前記凹部（２５）中の前記第２のコンタクト層（４）は、前記半導体本体（２）に導電接続されている、
    請求項１〜１０のいずれか一項に記載の放射放出半導体チップ（１）。
  12. 前記絶縁層（６）は、前記第１のコンタクト層（３）と前記第２のコンタクト層（４）との間に配置されている、
    請求項１〜１１のいずれか一項に記載の放射放出半導体チップ（１）。
  13. 前記半導体チップ（１）のいずれの箇所にも、前記第１のコンタクト層（３）と前記半導体本体（２）との間に直接的な垂直電流路が存在しない、
    請求項１〜１２のいずれか一項に記載の放射放出半導体チップ（１）。
  14. 前記半導体本体（２）と前記電流分布層（５１）との間の領域に誘電体ミラー層（６５）が配置されている、
    請求項１〜１３のいずれか一項に記載の放射放出半導体チップ（１）。
  15. 前記誘電体ミラー層（６５）は、前記半導体チップ（１）の平面視で前記第１のコンタクト層（３）および前記第２のコンタクト層（４）と部分的に重なる、
    請求項１４に記載の放射放出半導体チップ（１）。
  16. 前記誘電体ミラー層（６５）は、前記半導体本体（２）と前記第２のコンタクト層（４）との間に部分的に配置されている、
    請求項１４または１５に記載の放射放出半導体チップ（１）。
  17. 前記誘電体ミラー層（６５）は、高屈折率および低屈折率の交互副層で構成された積層体を備える、
    請求項１４〜１６のいずれか一項に記載の放射放出半導体チップ（１）。
  18. 前記接続層（５２）および／または前記電流分布層（５１）は、ＴＣＯ材料を含む、
    請求項１〜１７のいずれか一項に記載の放射放出半導体チップ（１）。
  19. 前記第２のコンタクト層（４）は、接触層（４２）と、バリア層（４４）と、前記接触層（４２）と前記バリア層（４４）との間に配置された前記ミラー層（４３）とを備える、
    請求項１〜１８のいずれか一項に記載の放射放出半導体チップ（１）。
  20. 前記接触層（４２）は、ＴＣＯ材料を含み、
    前記ミラー層（４３）は、銀を含む、
    請求項１９に記載の放射放出半導体チップ（１）。
JP2018566919A 2016-07-08 2017-06-26 放射放出半導体チップ Active JP6715962B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016112587.3 2016-07-08
DE102016112587.3A DE102016112587A1 (de) 2016-07-08 2016-07-08 Strahlungsemittierender Halbleiterchip
PCT/EP2017/065715 WO2018007186A1 (de) 2016-07-08 2017-06-26 Strahlungsemittierender halbleiterchip

Publications (2)

Publication Number Publication Date
JP2019519117A true JP2019519117A (ja) 2019-07-04
JP6715962B2 JP6715962B2 (ja) 2020-07-01

Family

ID=59215790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018566919A Active JP6715962B2 (ja) 2016-07-08 2017-06-26 放射放出半導体チップ

Country Status (6)

Country Link
US (3) US11164994B2 (ja)
JP (1) JP6715962B2 (ja)
KR (1) KR102182509B1 (ja)
CN (1) CN109478585B (ja)
DE (2) DE102016112587A1 (ja)
WO (1) WO2018007186A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022511600A (ja) * 2018-10-02 2022-02-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 拡大された活性領域を有する構成素子および製造方法
JP2022521061A (ja) * 2019-02-13 2022-04-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102017117645A1 (de) 2017-08-03 2019-02-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102017119881A1 (de) 2017-08-30 2019-02-28 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102017129783A1 (de) 2017-12-13 2019-06-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102018101393A1 (de) 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
DE102018119438A1 (de) * 2018-08-09 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102019100799A1 (de) 2019-01-14 2020-07-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einem schichtstapel mit anisotroper leitfähigkeit und verfahren zur herstellung des optoelektronischen halbleiterbauelements
DE102019113119A1 (de) * 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102019120444A1 (de) * 2019-07-29 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
TWD219684S (zh) * 2021-07-09 2022-07-01 晶元光電股份有限公司 發光二極體之部分

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056195A (ja) * 2008-08-27 2010-03-11 Nichia Corp 半導体発光素子
JP2012114343A (ja) * 2010-11-26 2012-06-14 Toyoda Gosei Co Ltd 半導体発光素子
JP2014179586A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光装置
JP2016025213A (ja) * 2014-07-18 2016-02-08 日亜化学工業株式会社 半導体発光素子の製造方法

Family Cites Families (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3693468B2 (ja) * 1997-07-23 2005-09-07 シャープ株式会社 半導体発光素子
KR100891403B1 (ko) * 2002-08-01 2009-04-02 니치아 카가쿠 고교 가부시키가이샤 반도체 발광 소자 및 그 제조 방법과 그것을 이용한 발광장치
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
KR100631969B1 (ko) * 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광소자
KR100833309B1 (ko) * 2006-04-04 2008-05-28 삼성전기주식회사 질화물계 반도체 발광소자
JP5044986B2 (ja) 2006-05-17 2012-10-10 サンケン電気株式会社 半導体発光装置
CN102779918B (zh) * 2007-02-01 2015-09-02 日亚化学工业株式会社 半导体发光元件
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8872204B2 (en) * 2007-11-23 2014-10-28 Epistar Corporation Light-emitting device having a trench in a semiconductor layer
KR100930195B1 (ko) * 2007-12-20 2009-12-07 삼성전기주식회사 전극 패턴을 구비한 질화물 반도체 발광소자
KR101020910B1 (ko) * 2008-12-24 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8692280B2 (en) * 2009-11-25 2014-04-08 Epistar Corporation Optoelectronic semiconductor device
KR101625125B1 (ko) * 2009-12-29 2016-05-27 서울바이오시스 주식회사 전극 연장부들을 갖는 발광 다이오드
US10205059B2 (en) * 2010-02-09 2019-02-12 Epistar Corporation Optoelectronic device and the manufacturing method thereof
JP5793292B2 (ja) 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
JP5494005B2 (ja) * 2010-02-26 2014-05-14 豊田合成株式会社 半導体発光素子
US8772805B2 (en) * 2010-03-31 2014-07-08 Seoul Viosys Co., Ltd. High efficiency light emitting diode and method for fabricating the same
CN102244188A (zh) * 2010-05-13 2011-11-16 展晶科技(深圳)有限公司 发光二极管芯片的电极结构
US8426844B2 (en) * 2010-08-04 2013-04-23 Lg Innotek Co., Ltd. Light emitting device, light emitting device package, and display device therewith
TWI433357B (zh) * 2010-08-26 2014-04-01 Huga Optotech Inc 高亮度發光二極體結構
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
TW201216517A (en) * 2010-10-06 2012-04-16 Chi Mei Lighting Tech Corp Light-emitting diode device and manufacturing method thereof
KR101707532B1 (ko) * 2010-10-29 2017-02-16 엘지이노텍 주식회사 발광 소자
CN105742447B (zh) * 2010-11-18 2019-03-26 首尔伟傲世有限公司 具有电极焊盘的发光二极管
KR101274651B1 (ko) * 2010-11-30 2013-06-12 엘지디스플레이 주식회사 발광 다이오드 및 이의 제조 방법
KR101973207B1 (ko) * 2011-06-23 2019-04-29 삼성디스플레이 주식회사 금속 산화물이 함유된 양극 및 상기 양극을 포함하는 유기발광소자
KR20130019276A (ko) * 2011-08-16 2013-02-26 엘지이노텍 주식회사 발광소자
TWI479694B (zh) * 2012-01-11 2015-04-01 Formosa Epitaxy Inc Light emitting diode wafers
KR102022659B1 (ko) * 2012-02-20 2019-11-04 서울바이오시스 주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
WO2014025195A1 (ko) * 2012-08-07 2014-02-13 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US9318529B2 (en) * 2012-09-07 2016-04-19 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
KR101977278B1 (ko) * 2012-10-29 2019-09-10 엘지이노텍 주식회사 발광 소자
KR102013363B1 (ko) * 2012-11-09 2019-08-22 서울바이오시스 주식회사 발광 소자 및 그것을 제조하는 방법
US9536924B2 (en) * 2012-12-06 2017-01-03 Seoul Viosys Co., Ltd. Light-emitting diode and application therefor
CN105074941B (zh) * 2012-12-06 2019-10-08 首尔伟傲世有限公司 发光二极管、照明模块、照明设备和背光单元
KR102037865B1 (ko) * 2013-02-01 2019-10-30 삼성전자주식회사 반도체 발광소자 및 반도체 발광소자 제조방법
KR102075983B1 (ko) * 2013-06-18 2020-02-11 삼성전자주식회사 반도체 발광소자
US9761774B2 (en) * 2014-12-16 2017-09-12 Epistar Corporation Light-emitting element with protective cushioning
KR101546929B1 (ko) * 2013-09-24 2015-08-25 서울바이오시스 주식회사 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
JP6458463B2 (ja) 2013-12-09 2019-01-30 日亜化学工業株式会社 発光素子
JP6485019B2 (ja) 2013-12-19 2019-03-20 日亜化学工業株式会社 半導体発光素子
DE102014114674A1 (de) * 2014-10-09 2016-04-14 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
DE102015102043A1 (de) 2015-02-12 2016-08-18 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US20180130926A1 (en) * 2015-02-17 2018-05-10 Genesis Photonics Inc. Light emitting diode
US20160276541A1 (en) * 2015-03-16 2016-09-22 Toshiba Corporation Light Emitting Diodes With Current Injection Enhancement From The Periphery
KR20170028082A (ko) * 2015-09-03 2017-03-13 삼성전자주식회사 반도체 발광소자 및 제조방법
US10497835B2 (en) * 2015-09-25 2019-12-03 Lg Innotek Co., Ltd. Light emitting device, light emitting element package, and light emitting device
US10199542B2 (en) * 2015-12-22 2019-02-05 Epistar Corporation Light-emitting device
DE102016101612A1 (de) 2016-01-29 2017-08-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
KR102443694B1 (ko) * 2016-03-11 2022-09-15 삼성전자주식회사 전류 확산 특성 및 광 추출 효율을 향상시킬 수 있는 발광 소자
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
WO2017183944A1 (ko) * 2016-04-22 2017-10-26 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
USD795822S1 (en) * 2016-07-29 2017-08-29 Enraytek Optoelectronics Co., Ltd. LED chip
US10950756B2 (en) * 2016-12-06 2021-03-16 Lg Innotek Co., Ltd. Light emitting device including a passivation layer on a light emitting structure
KR102382037B1 (ko) * 2017-05-04 2022-04-04 서울바이오시스 주식회사 고 신뢰성의 발광 다이오드
KR20190022326A (ko) * 2017-08-24 2019-03-06 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드
US20230075707A1 (en) * 2021-09-03 2023-03-09 Lumileds Llc Metal stacks for light emitting diodes for bonding and/or ohmic contact-reflective material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056195A (ja) * 2008-08-27 2010-03-11 Nichia Corp 半導体発光素子
JP2012114343A (ja) * 2010-11-26 2012-06-14 Toyoda Gosei Co Ltd 半導体発光素子
JP2014179586A (ja) * 2013-02-12 2014-09-25 Nichia Chem Ind Ltd 発光装置
JP2016025213A (ja) * 2014-07-18 2016-02-08 日亜化学工業株式会社 半導体発光素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022511600A (ja) * 2018-10-02 2022-02-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 拡大された活性領域を有する構成素子および製造方法
JP7280354B2 (ja) 2018-10-02 2023-05-23 エイエムエス－オスラム インターナショナル ゲーエムベーハー 拡大された活性領域を有する構成素子および製造方法
JP2022521061A (ja) * 2019-02-13 2022-04-05 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法
JP7203992B2 (ja) 2019-02-13 2023-01-13 エイエムエス－オスラム インターナショナル ゲーエムベーハー 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法

Also Published As

Publication number Publication date
WO2018007186A1 (de) 2018-01-11
KR102182509B1 (ko) 2020-11-25
US11631783B2 (en) 2023-04-18
US20220005974A1 (en) 2022-01-06
KR20190015549A (ko) 2019-02-13
CN109478585A (zh) 2019-03-15
DE102016112587A1 (de) 2018-01-11
US20230231080A1 (en) 2023-07-20
DE112017003450A5 (de) 2019-03-28
CN109478585B (zh) 2021-08-17
US12080827B2 (en) 2024-09-03
US11164994B2 (en) 2021-11-02
JP6715962B2 (ja) 2020-07-01
US20190326471A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
US11631783B2 (en) Radiation-emitting semiconductor chip
US10043958B2 (en) Light emitting diode chip
US8581280B2 (en) Optoelectronic semiconductor chip
JP6780083B1 (ja) 半導体発光素子
TW200816519A (en) Semiconductor light emitting device and its manufacturing method
JP2006100500A (ja) 半導体発光素子及びその製造方法
US10629780B2 (en) Light emitting diode chip with a reflective layer sequence
JP2012124306A (ja) 半導体発光素子
US20140283903A1 (en) Photovoltaic Semiconductor Chip
KR20080005314A (ko) 방사선 방출 반도체 소자
KR102455387B1 (ko) 광전자 반도체 칩
JP6651023B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
US20200227588A1 (en) Radiation-emitting semiconductor chip
JP6109311B2 (ja) オプトエレクトロニクスコンポーネント用の反射性コンタクト層システムおよびオプトエレクトロニクスコンポーネント用の反射性コンタクト層システムの製造方法
US11367808B2 (en) Radiation-emitting semiconductor chip with overlapping contact layers
TW202013764A (zh) 發光二極體結構
TWI648873B (zh) 發光二極體結構
CN107851691B (zh) 光电子半导体芯片
KR20120079329A (ko) 테두리 영역에 형성된 광 추출층을 포함하는 발광 다이오드 및 발광 다이오드 패키지
TWI584497B (zh) 發光二極體結構

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190723

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200609

R150 Certificate of patent or registration of utility model

Ref document number: 6715962

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250