JP2022521061A - 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 - Google Patents

導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 Download PDF

Info

Publication number
JP2022521061A
JP2022521061A JP2021547232A JP2021547232A JP2022521061A JP 2022521061 A JP2022521061 A JP 2022521061A JP 2021547232 A JP2021547232 A JP 2021547232A JP 2021547232 A JP2021547232 A JP 2021547232A JP 2022521061 A JP2022521061 A JP 2022521061A
Authority
JP
Japan
Prior art keywords
layer
contact
conductive
semiconductor
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021547232A
Other languages
English (en)
Other versions
JP7203992B2 (ja
Inventor
エーバーハート フランツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2022521061A publication Critical patent/JP2022521061A/ja
Application granted granted Critical
Publication of JP7203992B2 publication Critical patent/JP7203992B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

オプトエレクトロニクス半導体構成素子(10)は、第1の導電型の第1の半導体層(110)および第2の導電型の第2の半導体層(120)と、第1のコンタクト構造体(105)と、コンタクト層(109)と、分離層(108)とを含む。分離層(108)内には、コンタクト孔(123)が配置されている。オプトエレクトロニクス半導体構成素子は、分離層(108)の、コンタクト層(109)とは反対側を向いた側に配置されている導電層(107)のセクション(104)をさらに含む。導電層(107)のセクション(104)は、それぞれコンタクト孔(123)内の導電性材料に接続されている。第1のコンタクト構造体(105)は、導電層(107)のセクション(104)と、コンタクト孔(123)内の導電性材料とを介してコンタクト層(109)に接続されている。セクション(104)の長さは、それぞれセクション(104)の最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション(104)同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直に測定されている。

Description

本願は、独国特許出願公開第102019103638号明細書の優先権を主張し、その開示内容を参照により本明細書に援用するものとする。
発光ダイオード(LED)は、半導体材料をベースにした発光デバイスである。例えば、LEDは、pn接合を含む。例えば、対応する電圧が印加されたために電子と正孔とがpn接合の領域において互いに再結合すると、電磁放射が生成される。
一般に、半導体層への電流供給を改善することができる概念が研究されている。
本発明の基礎となる課題は、改善されたオプトエレクトロニクス半導体構成素子と、オプトエレクトロニクス半導体構成素子を製造するための改善された方法とを提供することである。
本発明によれば、上記の課題は、独立請求項の対象および方法によって解決される。有利な発展形態は、従属請求項において規定されている。
概要
オプトエレクトロニクス半導体構成素子は、第1の導電型の第1の半導体層および第2の導電型の第2の半導体層を含み、第1の半導体層と第2の半導体層とは、互いに上下に積み重ねられている。さらに、当該オプトエレクトロニクス半導体構成素子は、第1のコンタクト構造体を含み、当該オプトエレクトロニクス半導体構成素子は、コンタクト層を含み、コンタクト層は、第1の半導体層の、第2の半導体層とは反対側を向いた側に配置されていて、かつ第1の半導体層に接続されており、当該オプトエレクトロニクス半導体構成素子は、コンタクト層の、第1の半導体層とは反対側を向いた側に配置されている分離層を含み、当該オプトエレクトロニクス半導体構成素子は、分離層内に配置されているコンタクト孔を含む。さらに、当該オプトエレクトロニクス半導体構成素子は、分離層の、コンタクト層とは反対側を向いた側に配置されている導電層のセクションを含む。導電層のセクションは、それぞれコンタクト孔内の導電性材料に接続されている。第1のコンタクト構造体は、導電層のセクションと、コンタクト孔内の導電性材料とを介してコンタクト層に接続されている。セクションの長さは、それぞれセクションの最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直な水平方向に測定されている。この導電性材料は、例えば、第1のコンタクト構造体の一部または導電層の一部であり得る。第1のコンタクト構造体までそれぞれ異なる距離を伴ってコンタクト孔を第1のコンタクト構造体に接続する少なくとも2つのセクションは、互いにそれぞれ異なる幅を有する。
実施形態によれば、導電層のセクションの大部分は、それぞれ厳密に1つのコンタクト孔に電気的に接続されている。例えば、導電層のセクションのうちの1つのセクションの幅は、それぞれ対応するコンタクト孔と第1のコンタクト構造体との間の距離に依存して選択されている。本開示の文脈における「大部分」という用語は、導電層のセクションの50%超、例えば75%超、または90%超が、それぞれ厳密に1つのコンタクト孔に電気的に接続されていることを意味する。
オプトエレクトロニクス半導体構成素子は、導電層の隣り合うセクション同士の間に、光学的な補償層の一部をさらに有することができる。例えば、光学的な補償層の材料は、SiON、Y、Sc、HfO、ZrO、Ta、TiO、またはNbから選択されている。
さらなる実施形態によれば、オプトエレクトロニクス半導体構成素子は、第1の導電型の第1の半導体層および第2の導電型の第2の半導体層を含み、第1の半導体層と第2の半導体層とは、互いに上下に積み重ねられている。さらに、当該オプトエレクトロニクス半導体構成素子は、第1のコンタクト構造体を含み、当該オプトエレクトロニクス半導体構成素子は、コンタクト層を含み、コンタクト層は、第1の半導体層の、第2の半導体層とは反対側を向いた側に配置されていて、かつ第1の半導体層に接続されており、当該オプトエレクトロニクス半導体構成素子は、コンタクト層の、第1の半導体層とは反対側を向いた側に配置されている分離層を含む。さらに、当該オプトエレクトロニクス半導体構成素子は、分離層の、コンタクト層とは反対側を向いた側に配置されている導電層を含み、導電層内にスリットが形成されており、導電層は、第1のコンタクト構造体に電気的に接続されており、当該オプトエレクトロニクス半導体構成素子は、分離層内に配置されているコンタクト孔を含む。導電層は、コンタクト孔内の導電性材料を介してコンタクト層に接続されている。
例えば、スリットは、それぞれコンタクト孔と第1のコンタクト構造体との間に配置されており、第1のコンタクト構造体とコンタクト孔との間の最短電流経路に交差することができる。スリットは、第1のコンタクト構造体に対して垂直方向に延在することができる。例えば、スリットは、第1のコンタクト構造体に交差または接触する。
オプトエレクトロニクス半導体構成素子を製造するための方法は、第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層とを含む半導体層スタックを形成することと、第1の半導体層が形成された後に、第1の半導体層に接続されているコンタクト層を形成することと、コンタクト層が形成された後に分離層を形成することとを含む。当該方法は、分離層内にコンタクト孔を形成することと、分離層が形成された後に導電層のセクションを形成することとをさらに含む。導電層のセクションは、それぞれコンタクト孔内の導電性材料に接続されている。さらに、導電層のセクションと、コンタクト孔内の導電性材料とを介して第1のコンタクト構造体がコンタクト層に接続されている。セクションの長さは、それぞれセクションの最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直な水平方向に測定されている。この導電性材料は、例えば、第1のコンタクト構造体の一部であり得る。さらなる実施形態によれば、導電性材料は、導電層の一部でもあり得る。第1のコンタクト構造体までそれぞれ異なる距離を伴ってコンタクト孔を第1のコンタクト構造体に接続する少なくとも2つのセクションは、互いにそれぞれ異なる幅を有する。
例えば、コンタクト孔の大部分に関して、導電層の対応するセクションの給電抵抗を、コンタクト孔と第1のコンタクト構造体との間の距離に依存して調整することができる。実施形態によれば、導電層のセクションの水平方向の幅が調整される。
例えば、導電層のセクションを形成することは、導電層を形成することと、次に構造化することとを含むことができる。当該方法は、導電層のセクション同士の間に、補償層を導入することをさらに含むことができる。
導電層は、マスクを使用してエッチングすることによって構造化可能である。当該方法は、エッチングの後にマスクの領域間に補償層を導入することをさらに含むことができる。
当該方法は、導電層内にスリットを画定することをさらに含むことができる。例えば、スリットは、コンタクト孔と第1のコンタクト構造体との間に画定可能である。
図面の簡単な説明
添付図面は、本発明の実施例を理解するために使用される。図面は、実施例を例示し、明細書とともに実施例を説明するために使用される。さらなる実施例および企図された多数の利点は、以下の詳細な説明から直接的に得られる。図面に図示されている要素および構造は、必ずしも相互に縮尺通りに図示されているわけではない。同一の参照記号は、同一のまたは相互に対応する要素および構造を指す。
実施形態によるオプトエレクトロニクス半導体構成素子の概略断面図である。 実施形態によるオプトエレクトロニクス半導体構成素子の概略レイアウトを示す図である。 図1Bのコンポーネントの一部の拡大図である。 図1Bに示されているオプトエレクトロニクス半導体デバイスの一部の概略垂直断面図である。 さらなる実施形態によるオプトエレクトロニクス半導体構成素子の概略レイアウトを示す図である。 図2Aに示されている構造体の断片拡大図である。 オプトエレクトロニクス半導体構成素子の一部の垂直断面図である。 さらなる実施形態によるオプトエレクトロニクス半導体構成素子の概略断面図である。 実施形態によるオプトエレクトロニクス半導体構成素子の一部の拡大図である。 さらなる実施形態によるオプトエレクトロニクス半導体構成素子の一部の拡大図である。 オプトエレクトロニクス半導体構成素子の一部の概略レイアウトを示す図である。 実施形態による方法を要約した図である。 実施形態による方法を実施する際における未完成製品の垂直断面図である。 実施形態によるオプトエレクトロニクス半導体デバイスを示す図である。
詳細な説明
以下の詳細な説明では、本開示の一部を構成している添付図面が参照され、これらの添付図面には、例示する目的で特定の実施例が示されている。これに関連して、「上側」、「底部」、「前側」、「後側」、「上方」、「上」、「前方」、「後方」、「前」、「後ろ」のような方向指示語は、今から説明する図面の方向性に関連して使用される。実施例のコンポーネントは、種々の向きで配置可能であるので、これらの方向指示語は、説明する目的でのみ使用され、決して限定するものではない。
その他の実施例も存在し、特許請求の範囲によって規定される範囲から逸脱することなく構造体的または論理的な変更を加えることもできるので、実施例の説明は、限定するものではない。とりわけ、以下で説明する実施例の要素は、文脈から別段の指示がない限り、記載されている他の実施例の要素と組み合わせ可能である。
以下の説明で使用される「ウェハ」または「半導体基板」という用語は、半導体表面を有する任意の半導体に基づく構造体を含むことができる。ウェハおよび構造体は、ドープされた半導体およびドープされていない半導体と、場合によってはベース基板によって支持されている、エピタキシャル半導体層と、さらなる半導体構造体とを含むと理解されるべきである。例えば、第1の半導体材料からなる層を、第2の半導体材料または絶縁性材料からなる成長基板上に、例えばサファイア基板上に成長させることができる。成長基板の材料に関するさらなる例には、ガラス、二酸化ケイ素、石英、またはセラミックが含まれる。
使用目的に応じて、半導体は、直接的または間接的な半導体材料に基づくことができる。電磁放射を生成するために特に適した半導体材料に関する例には、とりわけ、例えばGaN、InGaN、AlN、AlGaN、AlGaInN、Al-GaInBNのような紫外光、青色光、または長波光を生成することができる窒化物半導体化合物と、例えばGaAsP、AlGaInP、GaP、AlGaPのような緑色光または長波光を生成することができるリン化物半導体化合物と、例えばGaAs、AlGaAs、InGaAs、AlInGaAs、SiC、ZnSe、ZnO、Ga、ダイヤモンド、六方晶窒化ホウ素のようなさらなる半導体材料と、上記の材料の組み合わせとが含まれる。化合物半導体材料の化学量論比は、変更可能である。半導体材料に関するさらなる例には、シリコン、シリコンゲルマニウム、およびゲルマニウムが含まれ得る。本明細書の文脈における「半導体」という用語は、有機半導体材料も含む。
「基板」という用語は、一般に、絶縁性基板、導電性基板、または半導体基板を含む。
本明細書で使用されているような「横方向」および「水平方向」という用語は、基板または半導体本体の第1の表面に対して実質的に平行に延在する向きまたは方向性を説明することを意図している。この第1の表面は、例えば、ウェハまたはチップ(ダイ)の表面であり得る。
水平方向は、例えば、層が成長する際の成長方向に対して垂直な平面内に位置することができる。
本明細書で使用されているような「垂直方向」という用語は、基板または半導体本体の第1の表面に対して実質的に垂直に延在する向きを説明することを意図している。垂直方向は、例えば、層が成長する際の成長方向に相当することができる。
「備える」、「含有する」、「含む」、「有する」などの用語が使用されている場合には、これらの用語は、記載された要素または特徴の存在を示唆しているが、さらなる要素または特徴の存在を除外しているわけではないオープン・タームである。不定冠詞および定冠詞は、文脈から明確に別段の指示がない限り、複数形および単数形の両方を含む。
本明細書の文脈における「電気的に接続された」という用語は、接続された要素同士の間の低オームの電気的な接続を意味する。電気的に接続された要素同士は、必ずしも互いに直接的に接続されていなくてもよい。電気的に接続された要素同士の間にさらなる要素を配置してもよい。
「電気的に接続された」という用語は、接続された要素同士の間のトンネル接触も含む。
図1Aは、実施形態によるオプトエレクトロニクス半導体構成素子の垂直断面図を示す。図1Aに示されているオプトエレクトロニクス半導体構成素子10は、例えば、発光ダイオード(LED)であり得る。第1の半導体層110および第2の半導体層120は、適切な支持体100上に配置されている。例えば、第1の半導体層110は、第1の導電型、例えばp型でドープ可能であり、第2の半導体層120は、第2の導電型、例えばn型であり得る。例えば、第1の半導体層110および第2の半導体層120は、窒化化合物半導体材料に基づく。第1の半導体層110と第2の半導体層120との間には、活性ゾーン115を配置することができる。
活性ゾーンは、例えば、放射を生成するためにpn接合、ダブルヘテロ構造、単一量子井戸構造(SQW:single quantum well)、または多重量子井戸構造(MQW:multi quantum well)を有することができる。
「量子井戸構造」という用語は、本明細書では量子化の次元に関する意味を含まない。したがって、「量子井戸構造」という用語には、とりわけ量子井戸、量子細線、量子ドット、およびこれらの層の任意の組み合わせが含まれる。
例えば、第2の半導体層120は、第1の半導体層110と適切な支持体100との間に配置可能である。例えば、支持体100は、半導体積層体のための成長基板であり得る。成長基板のために適した材料には、例えばサファイア、炭化ケイ素、または窒化ガリウムが含まれ得る。第1の半導体層110上には、導電性材料からなるコンタクト層109を配置することができる。例えば、コンタクト層109は、導電性酸化物、いわゆる「TCO」(「透明導電性酸化物」)から形成可能である。その例には、とりわけITO(インジウムスズ酸化物)、IZO(インジウム亜鉛酸化物)、または他の透明な導電性材料が含まれる。コンタクト層109は、例えば第1の半導体層110に直接的に隣接することができる。
コンタクト層109上には分離層108を配置することができる。例えば、分離層108は、1つまたは複数の絶縁層を含むことができる。分離層108内にはコンタクト孔123を形成することができる。分離層108上には導電層107のセクション104が配置されている。コンタクト孔123内には導電性材料を配置することができる。例えば、コンタクト孔123内の導電性材料は、導電層107の一部であり得る。しかしながら、さらなる実施形態によれば、コンタクト孔123内に導電性のコンタクト材料を配置してもよい。
さらに、図1Aに示されているオプトエレクトロニクス半導体構成素子は、第1のコンタクト構造体105を含み、第1のコンタクト構造体105は、導電層107のセクション104と、コンタクト孔123内の導電性材料とを介してコンタクト層109に接続されている。導電層107は、透明導電性材料、例えばITOまたはIZOのような導電性金属酸化物から形成されている。例えば、導電層107の層厚さを、コンタクト層109の層厚さよりも厚くすることができる。コンタクト層の層厚さは、例えば5~25nmであり得る。導電層の層厚さは、例えば50~150nmであり得る。図1Aに示されているオプトエレクトロニクス半導体構成素子の場合には、電流分配の機能と、電気的コンタクトの機能とが互いに分離される。より正確に言えば、薄いコンタクト層109は、全面的または広範囲に第1の半導体層110に接触するように配置されている。薄いコンタクト層109は、その比較的薄い層厚さに起因して、低減された横方向導電性を有する。逆に、低減された層厚さに起因して、吸収される電磁放射が少なくなる。比較的厚い導電層は、改善された横方向導電性をもたらす。以下に説明するように、例えば分離層108によって放射損失を低減することができる。第1のコンタクト構造体105とコンタクト層109との間の電気的コンタクトは、分離層108内のコンタクト孔123内の導電性材料を介して、導電層107のセクション104を介して引き起こされる。
分離層108は、誘電性材料、例えば窒化ケイ素、酸化ケイ素、酸窒化ケイ素、酸化アルミニウム、酸化チタン、酸化タンタル、酸化ニオブ、およびこれらの材料の組み合わせを含む。実施形態によれば、分離層108は、単一の誘電性材料から形成可能である。例えば、分離層は、適合された屈折率を有することができ、ここでの「適合」とは、誘電性材料の屈折率が、分離層108の周囲の媒体の屈折率以上であることを意味する。周囲の媒体は、放出される電磁放射の出射方向において分離層108の後方に配置されている。周囲の媒体は、半導体本体を取り囲んでいる、とりわけ保護機能を有する要素を含む。例えば、半導体本体は、周囲の媒体としてパッシベーション層および/またはカプセル化部を有することができる。
代替的な実施形態では、分離層108は、多層に構成されており、屈折率が互いに異なる少なくとも2つの部分層を有する。好ましくは、分離層108は、比較的高屈折率を有する部分層と、比較的低屈折率を有する部分層とが交互に配置された積層体を含む。とりわけ、比較的高屈折率を有する部分層の厚さは、比較的低屈折率を有する部分層よりも薄い。
例えば、分離層108は、400nm~800nmの範囲内の厚さを有する。400nm~800nmの範囲内の厚さである場合には、分離層108の製造コストとフィルタ特性との間の適切な妥協点を達成することができる。
実施形態によれば、分離層108は、例えば、分離層108に急角度で当たる放射のみが導電層107に到達するように構成可能である。これに対して、半導体層と周囲の媒体との間の屈折率の差に基づき、光学密度が比較的高い媒体と、光学密度が比較的低い媒体との間の遷移部での全反射に起因して出射することができない平坦な放射成分を、分離層108によって抑制することができる。これにより、比較的厚い導電層107における吸収損失は、実質的に伝搬可能な角度範囲に制限される。例えば、分離層108は、当該分離層に第1の角度範囲内の角度で、すなわち急角度で当たる放射を主として透過させるフィルタ特性を有する。さらに、分離層108に第2の角度範囲内の角度で、すなわち平坦な角度で当たる放射は、主として反射される。
例えば、第1の角度範囲と第2の角度範囲との間の境界は、全反射の臨界角によって決定され、この臨界角は、半導体層の屈折率と、周囲の媒体の屈折率とから導出可能である。第1の角度範囲は、この境界よりも小さい角度を含む。これに対して第2の角度範囲は、この境界よりも大きい角度を含む。
例えば、分離層108は、第1の酸化ニオブ層と、酸化シリコン層と、第2の酸化ニオブ層とを有する層スタックを含むことができる。
例えば、半導体層スタックを、メサ121へと構造化することができる。相応にして、第2の半導体層120の第1の主表面119の一部を露出させることができる。例えば、分離層108の一部を、第2の半導体層120の第1の主表面119に隣接するように配置することができる。さらに、分離層108の一部を、メサ121の側壁122上に配置することができる。例えば、露出している第1の主表面119の領域において、第2の電気的なコンタクト要素126を第2の半導体層120にコンタクトさせることができる。例えば、第2のコンタクト要素126は、導電性材料124を介して第2の半導体層120に接続可能である。第2のコンタクト要素126とその下にある半導体材料120との間には、絶縁性材料129を配置することができる。例えば、第2のコンタクト要素126の左側に配置されている構造体を、第2のコンタクト要素126の右側において繰り返すことができる。
第1のコンタクト構造体105と第2のコンタクト要素126との間に電圧を印加することにより、オプトエレクトロニクス半導体構成素子に電流を印加することができ、これにより、例えば第1の半導体層の第1の主表面102を介して電磁放射20を放出することができる。一般に、電流注入が均一であればあるほど、オプトエレクトロニクス半導体構成素子の効率が増加する。
図1Bは、実施形態によるオプトエレクトロニクス半導体構成素子の概略レイアウトを示す。ここでは、例えば第1のコンタクト構造体105は、コンタクトフィンガーとして形成されている。コンタクトフィンガーは、矩形、リング形、または弓形に形成可能である。しかしながら、このコンタクトフィンガーの任意の他の形状も可能である。コンタクトフィンガーを、例えば櫛形または葉脈に類似した形状に形成してもよい。さらに、第1のコンタクト構造体105は、複数のコンタクトフィンガーを有することができ、これらのコンタクトフィンガーを互いに同一にまたは異なるように形成することができる。第1のコンタクト構造体105は、第1のコンタクト要素106を介して電気的に接続可能である。さらに、オプトエレクトロニクス半導体構成素子10は、第2のコンタクト要素126を含む。
図1Bに示されている実施形態によれば、例えば、第1の半導体層110を電気的にコンタクトさせるための第1のコンタクト構造体105と、第2のコンタクト構造体(図1Bには図示せず)とを垂直方向に上下に重なり合うように形成することができる。このことを、図1Dを参照しながらより詳細に説明する。図1Bに示されているオプトエレクトロニクス半導体構成素子10はさらに、分離層108内に多数のコンタクト孔123を有する。第2のコンタクト要素126は、例えば矩形の角部の位置で、第1のコンタクト要素106の対角線上に配置可能である。例えば、第2の半導体層のコンタクトは、第1の半導体層110によって両側が取り囲まれている箇所において実施可能である。
図1Cは、図1Bの「C」が付されたところの断片の拡大図を示す。図1Cは、第1のコンタクト構造体105と、導電性材料の複数のセクション104とを示す。導電性材料の複数のセクション104同士は、例えば、第1のコンタクト構造体105の下に配置されている導電層107の材料を介して互いに接続可能である。さらに、導電性材料の複数のセクション104同士を、導電層107のうちの、必ずしも第1のコンタクト構造体105の下に配置されていなくてもよい部分を介して接続することもできる。セクション104の長さsは、それぞれセクション104の最大幅dよりも長い。長さsは、対応するコンタクト孔123と、隣り合うセクション104同士の間の導電性材料との間の最短距離を表す。この導電性材料は、例えば、第1のコンタクト構造体105の一部または導電層107の一部であり得る。幅dは、長さsに対して垂直に測定されている。例えば、長さsは、セクション104の幅dの少なくとも2倍もしくは少なくとも3倍、または少なくとも4倍にも相当することができる。例えば、セクション104の長さsを、導電性材料107の長さ延長領域として定義することができ、この長さ延長領域では、隣り合うセクション104同士は、それぞれ互いに直接的に隣接しているのではなく、例えば中間空間によって、または他の材料、例えば絶縁性材料によって互いに離隔されている。
この文脈における「導電性材料のセクション」という用語は、導電性材料の構造化された部分を意味する。隣り合うセクション同士は、例えば導電性材料を介して、または第1のコンタクト構造体105を介しても互いに電気的および物理的に接続可能である。セクションは、例えば少なくとも部分的に矩形の面を有することができる。
例えば、導電層107のそれぞれのセクション104に、厳密に1つのコンタクト孔123を対応付けて接続することができる。さらなる実施形態によれば、導電層107のセクション104の大部分、すなわち例えば、50%超、75%超、またはそれどころか90%超に、それぞれ厳密に1つのコンタクト孔123を対応付けて接続することができる。コンタクト層(109、図1Cには図示せず)とセクション104との間の電気的コンタクトは、このコンタクト孔123を介してのみ実施可能である。例えば、導電層107のそれぞれのセクション104の幅dは、それぞれセクション104の長さsに依存して選択可能である。例えば、最小の距離を有するコンタクト孔123には、それぞれ最小の長さsおよび最小の幅dを有するセクション104を対応付けることができる。相応にして、第1のコンタクト構造体105から最大の距離を有するコンタクト孔123には、それぞれ最大の長さsおよび最大の幅dを有するセクション104を対応付けることができる。第1のコンタクト構造体105からの距離が大きくなればなるほど、対応するセクション104がより幅広に形成される。第1のコンタクト構造体105からの距離が小さくなればなるほど、対応するセクション104がより幅狭に形成される。例えば、複数のセクション104が互いに異なる長さを有する場合には、これらのセクション104は、それぞれ異なる幅を有することができる。このようにして、導電層107の対応するセクション104を介した給電抵抗を、それぞれほぼ同じ値になるように調整することができる。その結果、特に均一な電流分配を実現することが可能となる。
さらなる実施形態によれば、セクション104のそれぞれの幅の寸法設計を、他の基準に従って実施してもよい。例えば、好ましい電流注入は、出射確率の高い領域において実施可能である。個々のセクション104が間欠的に互いに分離されていることにより、オプトエレクトロニクス半導体構成素子のESD(「静電放電」)安定性の改善を達成することができ、これにより、故障の危険性が低減される。さらに、対応するコンタクト孔123に対して比較的短い距離を有するセクション104が不均衡に低減された幅を有するように、セクション104を特別に構成することにより、第1のコンタクト構造体105の近傍に位置するコンタクト孔123に対する給電抵抗は、それぞれ均衡に適合された幅dを有する給電抵抗に比べて増加する。これにより、第1のコンタクト構造体105の周辺の電流密度が低減される。図1Cに示されているように、導電層107のセクション104は、第1のコンタクト構造体105に対してほぼ垂直に延在するか、または電流の流線に対してほぼ平行に延在する。
図1Dは、図1Bに示されているようなオプトエレクトロニクス半導体構成素子のIとI’との間の概略断面図を示す。支持体100の上に、第2の半導体層120と、第1の半導体層110と、場合によっては活性ゾーン115とが配置されている。第1の半導体層110および活性ゾーン115の一部が間欠的に除去されており、これにより、第2の半導体層120の第1の表面119の一部が露出されている。この領域に、第2のコンタクト構造体125が配置されている。第1の半導体層110および第2の半導体層120の一部は、それぞれ第2のコンタクト構造体125の両側に配置されている。第2のコンタクト構造体125の3つの側は、例えば分離層108によって取り囲まれており、これにより、第2のコンタクト構造体125は、導電性材料107の隣接するセクション104から電気的に絶縁されている。例えば、第2のコンタクト構造体125は、1つまたは複数の金属層を含む層スタックを含むか、または導電性酸化物層(TCO:transparent conductive oxide)を含むことができる層スタックを含む。層スタックは、例えば、コンタクト構造体125の電気的機能にとって重要であり得るAg層を含むことができる。第1のコンタクト構造体105は、垂直方向において第2のコンタクト構造体125の上に配置可能である。このようにして、生成された電磁放射の吸収を低減することができる。さらに、第2の半導体層120は、第2のコンタクト構造体125を介して省スペースにコンタクト可能である。第1の半導体層110は、コンタクト層109を介して、かつコンタクト孔123内の導電性材料を介して、導電層107のセクション104と第1のコンタクト構造体105とに電気的に接続されている。
図2Aは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子10の概略レイアウトを示す。図1Bに示されている実施形態とは異なり、第1のコンタクト構造体105は、ここでは弓形に形成されている。例えば、第1のコンタクト構造体105の一部は、第1のコンタクト要素106として形成されている。第2のコンタクト要素126は、第1のコンタクト構造体105から絶縁されており、図示されていない第2のコンタクト構造体125に接続されている。第2のコンタクト構造体は、図示されている図平面の下の平面に配置されている。例えば、第1のコンタクト構造体105によって画定された円または領域の内側および外側の同心円に沿って、複数のコンタクト孔123が配置されている。もちろん、これに代わるコンタクト孔123の配置パターンを実現してもよい。
図2Bは、図2Aで目印が付けられた領域Bの拡大図を示す。図2Bに示されているように、個々のコンタクト孔123は、導電層107のセクション104によってそれぞれ別個に、第1のコンタクト構造体105に接続されている。導電層107のセクション104同士は、それぞれコンタクト構造体105を介して互いに接続可能である。セクション104の幅は、対応するコンタクト孔123とコンタクト構造体105との間の距離に依存して選択されている。コンタクト孔123と第1のコンタクト構造体105との間の距離、またはコンタクト孔123と隣り合うセクション同士の間の導電性材料との間の距離は、それぞれ、第1のコンタクト構造体105の延在状態に対して垂直に測定されているか、または電流の流れの方向に沿って測定されている。セクション104の幅は、それぞれセクション104の延在方向に対して垂直に測定されている。図2Bに示されている実施形態においても、対応するコンタクト孔123と第1のコンタクト構造体105との間の距離が大きくなればなるほど、セクション104の幅がより大きくなる。このようにして、第1のコンタクト構造体105と第1の半導体層110との間の抵抗をほぼ一定に保つことができる。ここでも、互いに異なる長さを有するそれぞれのセクション104は、互いに異なる幅を有する。
実施形態によれば、例えば、導電層107のセクション104は、導電層107を構造化することによって製造可能である。この際、導電層の一部が除去される。導電層107の一部の局所的な除去は、オプトエレクトロニクス半導体構成素子の光学的な挙動、とりわけ透過性に対して悪影響を及ぼす可能性がある。このような影響を補償するために、光学的な補償層118を追加的に設けることができる。
図3は、導電層107の隣り合うセクション104同士の間に配置されている補償層118を有するオプトエレクトロニクス半導体構成素子の一部の断面図を示す。例えば、補償層は、可能な限り非吸光性であり得る。例えば、エッチングされた導電層107と同様の屈折率を有する材料、例えばSiON、Y、Sc、HfO、ZrO、Ta、Nb、またはTiOを選択することができる。層厚さを適合させることにより、屈折率の偏差を部分的に補償することができる。実施形態によれば、補償層は、これらの材料の複数の個別層を有する層スタックを含むことができる。適切な層厚さを有するNb層を堆積させることにより、導電層107の領域を除去する際の、オプトエレクトロニクス半導体構成素子の光学的な特性、例えば透過性の変化を、可能な限り少なくすることが可能である。このようにして、オプトエレクトロニクス半導体構成素子の出射効率をさらに改善することができる。
図4Aは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子の垂直断面図を示す。オプトエレクトロニクス半導体構成素子は、図1Aを参照しながら説明したように、第1の導電型の第1の半導体層110と、第2の導電型の第2の半導体層120とを有する。さらに、オプトエレクトロニクス半導体構成素子は、コンタクト層109、分離層108、および導電層117を含む。コンタクト層109、分離層、および導電層117は、例えば、図1Aを参照しながら説明したように構成されている。導電層117内には、スリット112が形成されている。オプトエレクトロニクス半導体構成素子10はさらに、コンタクト孔123を有し、導電層117は、コンタクト孔123内の導電性材料を介してコンタクト層109に接続されている。
オプトエレクトロニクス半導体構成素子のさらなるコンポーネントは、図1A~図1Dを参照しながら説明したものと同様である。図1A~図1Dとは異なり、導電層117は、導電層にスリットが形成されている層として形成されている。
図4Bは、実施形態によるオプトエレクトロニクス半導体構成素子の一部の断片拡大図を示す。図4Bに示されているセクションは、例えば、図4Dでは「A」が付されている。
実施形態によれば、スリット112は、図4Bに示されているようにコンタクト孔123と第1のコンタクト構造体105との間に配置可能である。例えば、スリット112は、それぞれ第1のコンタクト構造体105に面する側において、電流経路113が、第1のコンタクト構造体105とコンタクト孔123との間の直接的な経路をとることができずスリット112の周りを巡って延在する程度まで、コンタクト孔123を取り囲むことができる。このようにして、スリット112は、コンタクト孔123と第1のコンタクト構造体との間の複数の潜在的な電流経路に交差する。本明細書の文脈における「スリット」という用語は、導電層117が局所的に除去されている領域を意味する。例えば、水平平面において、スリットを、図4Bに示されているように導電層117によって完全に取り囲むことができる。スリットは、弓形または線形に延在することができる。実施形態によれば、スリットは、例えば、図4Cに示されているように第1のコンタクト構造体105まで延在することもできる。例えば、スリットの長さは、スリットの幅の数倍、例えば少なくとも10倍、または少なくとも100倍に相当することができる。スリットの長さおよび幅は、それぞれ水平方向に測定されている。スリットの長さは、例えば、水平方向の大きい方の寸法であり、スリットの幅は、例えば、水平方向の小さい方の寸法である。
このようにして、例えば、第1のコンタクト構造体105と、第1のコンタクト構造体105の近傍に位置するコンタクト孔123との間の電流経路が延長される。相応にして、第1のコンタクト構造体105から比較的近距離に配置されているコンタクト孔123に関して、抵抗が増加する。とりわけ、第1のコンタクト構造体105の直近または近接の近傍に位置しているコンタクト孔のスリット112は、コンタクト構造体105から垂直方向においてコンタクト孔123から離れる方向に延在している延長部分112aを含むことができる。例えば、延長部分112aは、図4Bに示されているように半径方向外向きに延在することができる。延長部分112aの延在方向は、電流の流れ方向に相当することができる。第1のコンタクト構造体105から比較的中距離に配置されているコンタクト孔123は、例えば、延長部分112aを有していないスリット112のみを含み、第1のコンタクト構造体からさらに大きい距離を有するコンタクト孔123は、スリットを含まない。このようにして、第1のコンタクト構造体からの距離に依存して抵抗を増加させることができ、これにより、印加される電流密度の均一性の向上と、ひいては効率の改善とを達成することができる。
図4Cは、さらなる実施形態によるオプトエレクトロニクス半導体構成素子の一部を示す。ここでは、スリット112は、第1のコンタクト構造体105に対してほぼ垂直な方向に配置されている。例えば、スリット112は、電流の流れの方向に沿って延在している。実施形態によれば、コンタクト孔123と第1のコンタクト構造体105との間に配置されている導電層117のセクション同士は、それぞれスリット112によって互いに分離されている。例えば、スリット112は、線形に延在することができ、それぞれ第1のコンタクト構造体105に交差または接触することができる。ここでは、導電層117は、順方向での電流の流れ方向に対して平行に延在する領域において除去されている。相応にして、逆電圧では、個々のコンタクト孔123への電流集中が低減されている。例えば逆電圧が印加されたときに、不均一性に起因して局所的に破壊が発生した場合には、電流の流れは、スリット112に基づいて、個々のコンタクト孔123だけに集中しなくなる。その結果、オプトエレクトロニクス半導体構成素子のESD耐性が増加する。
導電層117のわずかな材料のみが除去され、電流の流線が切断されないので、順方向の電圧(U)への追加的な寄与はわずかである。相応にして、これらのスリット112が存在することにより、放電に対するオプトエレクトロニクス構成素子のロバスト性と、ひいてはESD安定性とを向上させることができる。
図5Aは、実施形態による方法を要約したものである。オプトエレクトロニクス半導体構成素子を製造するための方法は、第1の導電型の第1の半導体層と、第2の導電型の第2の半導体層とを含む半導体層スタックを形成すること(S100)を含む。本方法は、第1の半導体層が形成された後に、第1の半導体層に接続されているコンタクト層を形成すること(S110)をさらに含む。本方法は、コンタクト層が形成された後に分離層を形成すること(S120)と、分離層内にコンタクト孔を形成すること(S130)とをさらに含む。本方法は、分離層が形成された後に導電層のセクションを形成すること(S140)をさらに含み、導電層のセクションは、それぞれコンタクト孔内の導電性材料に接続されている。導電層のセクションと、コンタクト孔内の導電性材料とを介してコンタクト層に第1のコンタクト構造体が電気的に接続される。セクションの長さは、それぞれセクションの最大幅よりも長く、ここで、長さは、対応するコンタクト孔と、隣り合うセクション同士の間の導電性材料との間の最短距離を表し、幅は、長さに対して垂直に測定されている。
例えば、導電層107のセクション104は、導電層を形成することと、次に構造化することとによって製造可能である。構造化は、エッチング方法、例えばウェットエッチング方法によって実施可能である。実施形態によれば、例えばフォトレジスト材料を適切に構造化することができる。その後、このフォトマスクを使用してエッチング方法が実施される。例えば、ウェットエッチング方法を使用する場合には、導電層107の一部をアンダーエッチングすることができる。
実施形態によれば、追加的に補償層118を形成することができる。補償層118を形成するために、例えば、導電層をエッチングするために使用したものと同じフォトマスクを使用することができる。次に、補償層のうちの、フォトマスク上に堆積された材料が、リフトオフ方法によって除去される。
図5Bは、この方法ステップを説明するための概略断面図を示す。導電層107のセクション104上に、構造化されたフォトレジスト層128が被着されている。導電層107を構造化するために使用したマスクを使用して補償層118を堆積させると、導電層107のセクション104同士の間の露出した領域内にのみ補償層118が堆積されることが保証される。補償層118の領域が形成された後、フォトレジストマスク128と、補償層のうちの、フォトレジストマスク128上に堆積された部分とが、例えばリフトオフ方法によって再び除去され、これによって最終的に、図3に示されている構造体が得られる。
図6は、実施形態によるオプトエレクトロニクスデバイス25の図を示す。オプトエレクトロニクスデバイス25は、本明細書で説明されるオプトエレクトロニクス半導体構成素子10または15を含む。例えば、オプトエレクトロニクスデバイス25は、発光ダイオードであり得る。
本明細書では、特定の実施形態について例示および説明してきたが、当業者は、これらの図示および説明された特定の実施形態を、本発明の保護範囲から逸脱することなく種々の代替物および/または均等物によって置き換えてもよいことを認識するであろう。本願は、本明細書で論じられている特定の実施形態の任意の適合形態または変形形態を網羅することを意図している。したがって、本発明は、特許請求の範囲およびそれらの均等物のみによって制限される。
10 オプトエレクトロニクス半導体構成素子
15 オプトエレクトロニクス半導体構成素子
20 放出された電磁放射
25 オプトエレクトロニクスデバイス
100 支持体
102 第1の半導体層の第1の主表面
103 パッシベーション層
104 セクション
105 第1のコンタクト構造体
106 第1のコンタクト要素
107 導電層
108 分離層
109 コンタクト層
110 第1の半導体層
112 スリット
112 延長部分
113 電流経路
115 活性ゾーン
117 導電層
118 補償層
119 第2の半導体層の第1の主表面
120 第2の半導体層
121 メサ
122 メサの側壁
123 コンタクト孔
124 導電性材料
125 第2のコンタクト構造体
126 第2のコンタクト要素
127 側壁絶縁体
128 構造化されたフォトレジスト層
129 絶縁性材料
131 第1の電流分配層
132 絶縁層
133 セクション

Claims (19)

  1. 互いに上下に積み重ねられている、第1の導電型の第1の半導体層(110)および第2の導電型の第2の半導体層(120)と、
    第1のコンタクト構造体(105)と、
    前記第1の半導体層(110)の、前記第2の半導体層(120)とは反対側を向いた側に配置されていて、かつ前記第1の半導体層(110)に接続されている、コンタクト層(109)と、
    前記コンタクト層(109)の、前記第1の半導体層(110)とは反対側を向いた側に配置されている分離層(108)と、
    前記分離層(108)内に配置されているコンタクト孔(123)と、
    前記分離層(108)の、前記コンタクト層(109)とは反対側を向いた側に配置されている導電層(107)のセクション(104)と、を含み、
    前記導電層(107)の前記セクション(104)は、それぞれ前記コンタクト孔(123)内の導電性材料に接続されており、
    前記第1のコンタクト構造体(105)は、前記導電層(107)の前記セクション(104)と、前記コンタクト孔(123)内の前記導電性材料とを介して前記コンタクト層(109)に接続されており、
    前記セクション(104)の長さは、それぞれ前記セクション(104)の最大幅よりも長く、ここで、前記長さは、対応するコンタクト孔と、隣り合うセクション(104)同士の間の導電性材料との間の最短距離を表し、前記幅は、前記長さに対して垂直な水平方向に測定されており、
    前記第1のコンタクト構造体(105)までそれぞれ異なる距離を伴って前記コンタクト孔(123)を前記第1のコンタクト構造体(105)に接続する少なくとも2つのセクション(104)は、互いにそれぞれ異なる幅を有する、
    オプトエレクトロニクス半導体構成素子(10)。
  2. 前記導電層(107)の前記セクション(104)の大部分は、それぞれ厳密に1つのコンタクト孔(123)に電気的に接続されている、
    請求項1記載のオプトエレクトロニクス半導体構成素子(10)。
  3. 前記導電層(107)の前記セクション(104)の大部分の幅は、それぞれ対応する前記コンタクト孔(123)と前記第1のコンタクト構造体(105)との間の距離に依存して選択されている、
    請求項2記載のオプトエレクトロニクス半導体構成素子(10)。
  4. 前記導電層(107)の隣り合うセクション(104)同士の間に、光学的な補償層(118)の一部をさらに有する、
    請求項1から3までのいずれか1項記載のオプトエレクトロニクス半導体構成素子(10)。
  5. 前記光学的な補償層(118)の材料は、SiON、Y、Sc、HfO、ZrO、Ta、TiO、またはNbから選択されている、
    請求項4記載のオプトエレクトロニクス半導体構成素子(10)。
  6. 互いに上下に積み重ねられている、第1の導電型の第1の半導体層(110)および第2の導電型の第2の半導体層(120)と、
    第1のコンタクト構造体(105)と、
    前記第1の半導体層(110)の、前記第2の半導体層(120)とは反対側を向いた側に配置されていて、かつ前記第1の半導体層(110)に接続されている、コンタクト層(109)と、
    前記コンタクト層(109)の、前記第1の半導体層(110)とは反対側を向いた側に配置されている分離層(108)と、
    前記分離層(108)の、前記コンタクト層(109)とは反対側を向いた側に配置されている導電層(117)と、を含み、前記導電層(117)内にスリット(112)が形成されており、前記導電層(117)は、前記第1のコンタクト構造体(105)に電気的に接続されており、
    前記分離層(108)内に配置されているコンタクト孔(123)を含み、前記導電層(117)は、前記コンタクト孔(123)内の導電性材料を介して前記コンタクト層(109)に接続されている、
    オプトエレクトロニクス半導体構成素子(10)。
  7. 前記スリット(112)は、それぞれ前記コンタクト孔(123)と前記第1のコンタクト構造体(105)との間に配置されており、前記第1のコンタクト構造体(105)と前記コンタクト孔(123)との間の最短電流経路に交差する、
    請求項6記載のオプトエレクトロニクス半導体構成素子(10)。
  8. 前記スリット(112)は、前記第1のコンタクト構造体(105)に対して主に垂直方向に延在している、
    請求項6または7記載のオプトエレクトロニクス半導体構成素子(10)。
  9. 前記スリット(112)は、前記第1のコンタクト構造体(105)に交差または接触する、
    請求項6から8までのいずれか1項記載のオプトエレクトロニクス半導体構成素子(10)。
  10. 前記スリット(112)は、水平平面において、前記導電層(117)によって完全に取り囲まれている、
    請求項6または7記載のオプトエレクトロニクス半導体構成素子(10)。
  11. 前記スリットの長さは、前記スリットの幅の10倍よりも長い、
    請求項6から10までのいずれか1項記載のオプトエレクトロニクス半導体構成素子(10)。
  12. オプトエレクトロニクス半導体構成素子を製造するための方法であって、
    当該方法は、
    第1の導電型の第1の半導体層(110)と、第2の導電型の第2の半導体層(120)とを含む半導体層スタックを形成すること(S100)と、
    前記第1の半導体層(110)が形成された後に、前記第1の半導体層(110)に接続されているコンタクト層(109)を形成すること(S110)と、
    前記コンタクト層が形成された後に分離層(108)を形成すること(S120)と、
    前記分離層内にコンタクト孔(123)を形成すること(S130)と、
    前記分離層(108)が形成された後に導電層(107)のセクション(104)を形成すること(S140)と
    を含み、
    前記導電層(107)の前記セクション(104)は、それぞれ前記コンタクト孔(123)内の導電性材料に接続されており、
    前記導電層(107)の前記セクションと、前記コンタクト孔(123)内の前記導電性材料とを介して前記コンタクト層(109)に第1のコンタクト構造体(105)が接続されており、
    前記セクション(104)の長さは、それぞれ前記セクション(104)の最大幅よりも長く、ここで、前記長さは、対応するコンタクト孔と、隣り合うセクション(104)同士の間の導電性材料との間の最短距離を表し、前記幅は、前記長さに対して垂直な水平方向に測定されており、
    前記第1のコンタクト構造体(105)までそれぞれ異なる距離を伴って前記コンタクト孔(123)を前記第1のコンタクト構造体(105)に接続する少なくとも2つのセクション(104)は、互いにそれぞれ異なる幅を有する、
    方法。
  13. 前記コンタクト孔(123)の大部分に関して、前記導電層(107)の対応するセクション(104)の給電抵抗は、前記コンタクト孔(123)と前記第1のコンタクト構造体(105)との間の距離に依存して調整される、
    請求項12記載の方法。
  14. 前記導電層の前記セクション(104)の水平方向の幅が調整される、
    請求項12または13記載の方法。
  15. 前記導電層の前記セクション(104)を形成することは、前記導電層(107)を形成することと、次に構造化することとを含む、
    請求項12から14までのいずれか1項記載の方法。
  16. 前記導電層の前記セクション同士の間に、補償層(118)を導入することをさらに含む、
    請求項12から15までのいずれか1項記載の方法。
  17. 前記導電層(107)は、マスクを使用してエッチングすることによって構造化され、
    当該方法は、前記エッチングの後に前記マスクの領域間に補償層(118)を導入することをさらに含む、
    請求項15記載の方法。
  18. 前記導電層(107)内にスリット(112)を画定することをさらに含む、
    請求項12から17までのいずれか1項記載の方法。
  19. 前記スリット(112)は、前記コンタクト孔(123)と前記第1のコンタクト構造体(105)との間に画定される、
    請求項18記載の方法。
JP2021547232A 2019-02-13 2020-02-07 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法 Active JP7203992B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102019103638.0A DE102019103638A1 (de) 2019-02-13 2019-02-13 Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102019103638.0 2019-02-13
PCT/EP2020/053076 WO2020165029A1 (de) 2019-02-13 2020-02-07 Optoelektronisches halbleiterbauelement mit abschnitten einer leitfähigen schicht und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Publications (2)

Publication Number Publication Date
JP2022521061A true JP2022521061A (ja) 2022-04-05
JP7203992B2 JP7203992B2 (ja) 2023-01-13

Family

ID=69500762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021547232A Active JP7203992B2 (ja) 2019-02-13 2020-02-07 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法

Country Status (5)

Country Link
US (1) US20220077368A1 (ja)
JP (1) JP7203992B2 (ja)
CN (1) CN113439344A (ja)
DE (2) DE102019103638A1 (ja)
WO (1) WO2020165029A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023184916A1 (zh) * 2022-03-30 2023-10-05 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071655A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 発光素子
JP2011529277A (ja) * 2008-07-28 2011-12-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップ
JP2012028383A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2012114329A (ja) * 2010-11-26 2012-06-14 Toshiba Corp 半導体発光素子及びその製造方法
JP2013026451A (ja) * 2011-07-21 2013-02-04 Stanley Electric Co Ltd 半導体発光素子
JP2014116397A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 発光素子
WO2018007186A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005025416A1 (de) * 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
DE102008011848A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20130050653A1 (en) * 2011-08-23 2013-02-28 Stanley Electric Co., Ltd. Led array capable of reducing uneven brightness distribution
WO2014178651A1 (ko) * 2013-04-30 2014-11-06 주식회사 세미콘라이트 반도체 발광소자
KR101561203B1 (ko) * 2014-03-31 2015-10-20 주식회사 세미콘라이트 반도체 발광소자
CN108400214A (zh) * 2013-10-11 2018-08-14 世迈克琉明有限公司 半导体发光元件
DE102015118234A1 (de) * 2015-10-26 2017-04-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004071655A (ja) * 2002-08-01 2004-03-04 Nichia Chem Ind Ltd 発光素子
JP2011529277A (ja) * 2008-07-28 2011-12-01 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップ
JP2012028383A (ja) * 2010-07-20 2012-02-09 Sharp Corp 半導体発光素子およびその製造方法
JP2012114329A (ja) * 2010-11-26 2012-06-14 Toshiba Corp 半導体発光素子及びその製造方法
JP2013026451A (ja) * 2011-07-21 2013-02-04 Stanley Electric Co Ltd 半導体発光素子
JP2014116397A (ja) * 2012-12-07 2014-06-26 Stanley Electric Co Ltd 発光素子
WO2018007186A1 (de) * 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender halbleiterchip
JP2019519117A (ja) * 2016-07-08 2019-07-04 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 放射放出半導体チップ

Also Published As

Publication number Publication date
CN113439344A (zh) 2021-09-24
US20220077368A1 (en) 2022-03-10
DE112020000795A5 (de) 2021-12-02
JP7203992B2 (ja) 2023-01-13
DE102019103638A1 (de) 2020-08-13
WO2020165029A1 (de) 2020-08-20

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
US10403796B2 (en) Light emitting device and method of fabricating the same
EP2339654B1 (en) Light emitting diode
US10084112B2 (en) Light emitting diode and method of fabricating the same
US20110062480A1 (en) Semi-conductor light-emitting device
US20220231196A1 (en) Semiconductor light-emitting device
JP2008066554A (ja) 半導体発光素子
KR20140028803A (ko) 반사 절연층을 갖는 플립 본딩을 위한 발광다이오드 및 그의 제조방법
US20120241803A1 (en) Semiconductor light emitting device and method for manufacturing same
JP2010141331A (ja) 半導体発光素子及びその製造方法
US20150243706A1 (en) Light emitting diode and method of fabricating the same
JP7203992B2 (ja) 導電層のセクションを有するオプトエレクトロニクス半導体構成素子、およびオプトエレクトロニクス半導体構成素子を製造するための方法
KR101845611B1 (ko) 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법
US9508900B2 (en) Light-emitting device
US11990576B2 (en) Optoelectronic semiconductor device and method for manufacturing the same
US20170352784A1 (en) Light-emitting diode with multiple n contact structure
US11239392B2 (en) Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip
US20150325747A1 (en) Semiconductor light emitting element
KR20220089806A (ko) 발광 소자의 제조 방법, 이를 이용하여 제조된 발광 소자, 및 이를 포함하는 표시 장치
JP7453588B2 (ja) 垂直共振器面発光レーザ素子
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR20150006162A (ko) 발광 다이오드
KR101115538B1 (ko) 발광소자와 그 제조방법
US10069039B2 (en) Light-emitting device
KR102071035B1 (ko) 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210812

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221227

R150 Certificate of patent or registration of utility model

Ref document number: 7203992

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150