KR20190022326A - 분포 브래그 반사기를 가지는 발광 다이오드 - Google Patents

분포 브래그 반사기를 가지는 발광 다이오드 Download PDF

Info

Publication number
KR20190022326A
KR20190022326A KR1020180090328A KR20180090328A KR20190022326A KR 20190022326 A KR20190022326 A KR 20190022326A KR 1020180090328 A KR1020180090328 A KR 1020180090328A KR 20180090328 A KR20180090328 A KR 20180090328A KR 20190022326 A KR20190022326 A KR 20190022326A
Authority
KR
South Korea
Prior art keywords
layer
material layers
dbr
light emitting
region
Prior art date
Application number
KR1020180090328A
Other languages
English (en)
Inventor
허민찬
김경완
김예슬
류용우
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020180090328A priority Critical patent/KR20190022326A/ko
Priority to EP18847133.8A priority patent/EP3490013B1/en
Priority to PCT/KR2018/008899 priority patent/WO2019039769A1/ko
Priority to CN201810966461.2A priority patent/CN109427936A/zh
Publication of KR20190022326A publication Critical patent/KR20190022326A/ko
Priority to US16/354,815 priority patent/US10734554B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예에 따르면, 활성층을 포함하는 발광 구조체; 발광 구조체에서 방출된 광을 반사하도록 발광 구조체의 일측에 배치된 분포 브래그 반사기(DBR); 발광 구조체와 분포 브래그 반사기 사이에 배치된 계면층을 포함하되, DBR은 서로 교대로 적층된 저굴절률을 갖는 제1 재료층들 및 고굴절률을 갖는 제2 재료층들을 포함하며, 계면층은 제1 재료층들보다 더 낮은 굴절률을 가지며, 또한, 제1 재료층들 및 제2 재료층들의 각 층의 두께보다 더 큰 두께를 가지고, 제2 재료층이 제1 재료층등보다 상기 계면층에 더 가깝게 배치되되, 제1 재료층들보다 계면층에 더 가깝게 배치된 제2 재료층은 밀도가 상대적으로 낮은 제1 서브층과 밀도가 상대적으로 높은 제2 서브층을 포함한다. 굴절률이 낮은 계면층을 채택함으로써 내부 전반사를 이용한 반사율을 높여 발광 효율을 높일 수 있으며, 제1 및 제2 서브층들을 사용함으로써 계면층과 DBR의 접착 특성을 개선하여 구조적으로 안정한 발광 다이오드를 제공할 수 있다.

Description

분포 브래그 반사기를 가지는 발광 다이오드{LIGHT EMITTING DIODE HAVING DISTRIBUTED BRAGG REFLECTOR}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 광 추출 효율을 개선하기 위해 분포 브래그 반사기를 가지는 발광 다이오드에 관한 것이다.
청색 또는 자외선을 방출하는 질화갈륨 계열의 발광 다이오드가 다양한 응용에 적용되고 있으며, 특히, 백라이트 유닛 또는 일반 조명 등에 요구되는 혼색광, 예컨대 백색광을 방출하는 다양한 종류의 발광 다이오드 패키지가 시판되고 있다.
발광 다이오드 패키지의 광 출력은 주로 발광 다이오드 칩의 광 효율에 의존하기 때문에 발광 다이오드 칩의 광 효율을 개선하려는 노력이 계속되고 있다. 예컨대, 광 방출면에 거친 표면을 형성하거나, 에피층의 형상 또는 투명 기판의 형상을 조절하여 광 추출 효율을 개선하려는 노력이 있어 왔다.
한편, 광 방출면의 반대쪽에 Al과 같은 금속 반사기를 설치하여 칩 실장 면측으로 진행하는 광을 반사시킴으로써 광 효율을 개선하는 방법이 있다. 금속 반사기를 이용하여 광을 반사시킴으로써 광 손실을 줄여 발광 효율을 개선할 수 있다. 그러나, 반사성 금속은 일반적으로 산화되어 반사율이 떨어지기 쉽고 또한 금속 반사기의 반사율은 상대적으로 높지 않다.
이에 따라, 굴절률이 서로 다른 재료를 교대로 적층한 분포 브래그 반사기(Distributed Bragg Reflector: DBR)를 이용하여 높은 반사율을 달성함과 아울러 상대적으로 안정한 반사 특성을 달성하고 있다.
DBR은 일반적으로 굴절률이 서로 다른 고굴절 물질층과 저굴절 물질층을 교대로 적층하여 형성된다. 특히, 각각 중심 파장에 대해 대략 λ/4의 광학 두께(실제 두께×굴절률)를 갖는 고굴절 물질층과 저굴절 물질층을 교대로 적층함으로써 중심 파장을 포함하는 일정 범위의 스펙트럼 영역, 즉 스탑 밴드에서 반사율이 높은 DBR을 제공할 수 있다.
그러나 DBR은 그것이 형성되는 층에 대한 접착 특성이 나쁠 수 있으며, 이를 보완하기 위해 광 투과성의 계면층이 사용될 필요가 있다. 이러한 계면층은 안정한 접착을 위해 DBR의 각 층의 두께보다 상대적으로 두껍게 형성된다. 이에 따라, DBR 뿐만아니라 계면층에서도 광 흡수가 발생하여 발광 효율을 떨어뜨릴 수 있다.
본 발명이 해결하고자 하는 과제는, 개선된 반사 구조를 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 구조적으로 안정하며 광 흡수에 의한 손실을 줄여 발광 효율을 개선할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따르면, 활성층을 포함하는 발광 구조체; 상기 발광 구조체에서 방출된 광을 반사하도록 상기 발광 구조체의 일측에 배치된 분포 브래그 반사기(DBR); 상기 발광 구조체와 상기 분포 브래그 반사기 사이에 배치된 계면층을 포함하되, 상기 DBR은 서로 교대로 적층된 저굴절률을 갖는 제1 재료층들 및 고굴절률을 갖는 제2 재료층들을 포함하며, 상기 계면층은 상기 제1 재료층들보다 더 낮은 굴절률을 가지며, 또한, 상기 제1 재료층들 및 제2 재료층들의 각 층의 두께보다 더 큰 두께를 가지고, 상기 제2 재료층들 중 상기 계면층에 가장 가까운 제2 재료층은 밀도가 상대적으로 낮은 제1 서브층과 밀도가 상대적으로 높은 제2 서브층을 포함하는 발광 다이오드가 제공된다.
본 발명의 실시예들에 따르면, 굴절률이 상대적으로 낮은 계면층을 채택함으로써 계면층으로 입사되는 광의 임계각을 줄일 수 있으며, 이에 따라, 입사각이 상대적으로 크게 입사되는 광을 내부 전반사를 이용하여 반사시킴으로써 반사 효율을 증가시켜 발광 효율을 개선할 수 있다. 특히, 계면층 및 DBR 내부로 진입되는 광량을 줄일 수 있어 계면층이나 DBR에서 광 흡수에 의해 손실되는 것을 줄일 수 있다. 나아가, DBR은 일반적으로 입사각이 큰 광에 대한 반사율이 좋지 않은데, 입사각이 상대적으로 큰 광을 내부 전반사를 이용하여 반사시키므로, DBR 설계의 여유도를 증가시킬 수 있다.
본 발명의 실시예들에 따른 다른 장점 및 특징들이 또한 이하에서 상세하게 설명되거나 상세한 설명을 통해 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드(100)를 설명하기 위한 단면도이다.
도 2는 기판에서 계면층으로 입사되는 광의 임계각을 설명하기 위한 개략도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드(100)의 부분 확대 단면도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드(200)를 설명하기 위한 단면도이다.
도 5a 및 도 5b는 본 발명의 또 다른 실시예에 따른 발광 다이오드(300)를 설명하기 위한 평면도 및 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드(400)를 설명하기 위한 평면도 및 단면도이다.
도 7은 본 발명의 일 실시예에 따른 DBR 구조를 설명하기 위해 TiO2/SiO2 페어들의 위치별 광학 두께를 나타내는 그래프이다.
도 8은 종래 기술 및 본 발명의 일 실시예에 따라 설계된 DBR들의 입사각에 따른 반사율 변화를 보여주는 시뮬레이션 그래프이다.
도 9는 계면층의 두께에 따른 발광 다이오드의 광도 변화를 보여주는 그래프이다.
도 10은 DBR의 첫번째 층의 구조에 따라 DBR이 부분적으로 박리되어 불량이 발생된 것을 보여주는 광학 사진(a) 및 DBR 박리 발생이 없는 것을 보여주는 광학 사진(b)이다.
도 11은 본 발명의 일 실시예에 따른 DBR의 첫번째 층의 구조를 보여주는 투과전자현미경 사진이다.
도 12는 본 발명의 일 실시예에 따른 발광 소자(발광 다이오드)을 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 소자를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 소자(발광 다이오드)를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 소자(발광 다이오드)를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 활성층을 포함하는 발광 구조체; 상기 발광 구조체에서 방출된 광을 반사하도록 상기 발광 구조체의 일측에 배치된 분포 브래그 반사기(DBR); 상기 발광 구조체와 상기 분포 브래그 반사기 사이에 배치된 계면층을 포함하되, 상기 DBR은 서로 교대로 적층된 저굴절률을 갖는 제1 재료층들 및 고굴절률을 갖는 제2 재료층들을 포함하며, 상기 계면층은 상기 제1 재료층들보다 더 낮은 굴절률을 가지며, 또한, 상기 제1 재료층들 및 제2 재료층들의 각 층의 두께보다 더 큰 두께를 가지고, 상기 제2 재료층들 중 상기 계면층에 가장 가까운 제2 재료층은 밀도가 상대적으로 낮은 제1 서브층과 밀도가 상대적으로 높은 제2 서브층을 포함한다.
상기 계면층은 상기 기판 바닥면의 거친 표면이 기판 바닥면에 형성되는 DBR에 영향을 미치는 것을 감소시킨다. 나아가, 제1 재료층보다 굴절률이 낮은 재료층을 계면층으로 사용함으로써 내부 전반사를 이용하여 광 손실을 줄일 수 있다. 또한, 계면층에 가장 가까운 제2 재료층이 밀도가 다른 제1 서브층과 제2 서브층을 포함하기 때문에, 계면층과 제2 재료층의 응력 차이를 줄일 수 있어 DBR이 박리되는 것을 방지할 수 있다.
상기 계면층은 MgF2층이고, 상기 제1 재료층들은 SiO2층이며, 제2 재료층들은 TiO2층일 수 있다.
또한, 상기 계면층은 인장 응력을 받고, 상기 제1 서브층은 인장 응력을 받으며, 상기 제2 서브층은 압축 응력을 받을 수 있다.
나아가, 상기 제1 서브층이 상기 제2 서브층보다 상기 계면층에 더 가깝게 위치할 수 있다. 인장 응력을 받는 계면층에 인장응력을 받는 제1 서브층을 가깝게 배치함으로써 제1 재료층과 계면층 사이에 응력이 집중되는 것을 방지할 수 있다.
몇몇 실시예들에 있어서, 상기 계면층에 가장 가까운 제2 재료층 이외의 다른 제2 재료층들은 상기 제1 서브층보다 상대적으로 더 높은 밀도를 가질 수 있다. 제2 재료층들이 상대적으로 높은 밀도를 가짐으로써 수분 등이 DBR에 침투하는 것을 방지하여 안정된 반사 파장 대역을 유지할 수 있다.
상기 계면층에 가장 가까운 제2 재료층은 상기 계면층에 접촉할 수 있다.
한편, 상기 발광 다이오드는 기판을 더 포함할 수 있으며, 상기 발광 구조체는 상기 기판 상에 위치할 수 있다.
일 실시예에 있어서, 상기 계면층은 상기 발광 구조체에 대향하여 상기 기판에 접촉할 수 있다. 나아가, 상기 발광 다이오드는 상기 발광 구조체 상에 위치하는 또 다른 DBR을 더 포함할 수 있다. 상기 또 다른 DBR은 상기 활성층의 상부 영역 내에 한정되어 위치할 수 있다. 나아가, 상기 발광 다이오드는 상기 또 다른 DBR을 덮는 투명 전극층을 더 포함할 수 있다.
다른 실시예에 있어서, 상기 발광 구조체는 상기 기판과 상기 계면층 사이에 위치할 수 있다. 또한, 상기 DBR은 상기 발광 구조체의 상면 및 측면을 덮을 수 있다. 나아가, 상기 발광 다이오드는 상기 DBR과 상기 발광 구조체 사이에 위치하는 또 다른 DBR을 더 포함할 수 있다. 상기 또 다른 DBR은 상기 활성층의 상부 영역 내에 한정되어 위치할 수 있다. 나아가, 상기 발광 다이오드는 상기 DBR과 상기 또 다른 DBR 사이에 위치하며, 상기 또 다른 DBR을 덮는 투명 전극층을 더 포함할 수 있다.
또 다른 실시예에 있어서, 상기 DBR은 상기 활성층의 상부 영역 내에 한정되어 위치할 수 있다.
한편, 상기 발광 다이오드는, 상기 계면층에 대향하여 상기 DBR의 마지막 층 상에 위치하되, 상기 DBR 내의 제1 재료층들과 동일한 재료로 형성되고, 상기 제1 재료층들보다 상대적으로 더 두꺼운 표면층을 더 포함할 수 있다. 상기 표면층은 상기 발광 다이오드를 실장할 때, 발광 다이오드가 실장되는 면의 거친 표면에 의해 DBR이 손상되는 것을 방지한다.
몇몇 실시예들에 있어서, 상기 DBR은, 가시 영역의 중심 파장(λ:554㎚)에 대해, 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제1 재료층들과, 0.25λ+10%보다 작고 0.25λ-10%보다 큰 광학 두께를 가지는 제2군의 제1 재료층들이 서로 교대로 배치된 제1 영역; 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제1 재료층들을 포함하는 제2 영역; 및 상기 제1 영역과 제2 영역 사이에 위치하고, 0.25λ-10%보다 작은 광학 두께를 가지는 제1 재료층, 및 0.25λ보다 큰 광학 두께를 가지는 제1 재료층을 포함하는 제3 영역을 포함하고, 상기 제1 영역이 상기 제2 영역보다 상기 발광 구조체에 더 가깝게 위치할 수 있다.
제1 영역 내의 제1 재료층들을 0.25λ+10%보다 큰 광학 두께를 가지는 제1군과 0.25λ 부근의 광학 두께를 가지는 제2군으로 분리하고, 이들을 서로 교대로 배치함으로써, 중심 파장(λ) 근처 및 중심파장보다 장파장인 스펙트럼 영역에서의 DBR의 반사특성을 강화시킬 수 있다.
또한, 제1 영역과 제2 영역 사이에 제3 영역을 배치함으로써, 스펙트럼 영역에서 중심 영역 근처에서 리플이 발생되는 것을 방지할 수 있다.
한편, 단파장의 광이 장파장의 광보다 DBR 내로 더 깊게 침투하기 때문에 제1 영역을 제2 영역보다 발광 구조체에 가깝게 배치하는 것이 넓은 스펙트럼 영역에 걸쳐 입사되는 광의 반사 효율을 증가시킬 수 있다.
나아가, 상기 제1군의 제1 재료층들은 0.3λ+10%보다 작은 광학 두께를 가지는 제1 재료층들을 포함하고, 상기 제3군의 제1 재료층들은 0.2λ-10%보다 큰 광학 두께를 가질 수 있다. 상기 제1군의 제1 재료층들은 대체로 0.3λ 근처의 광학 두께를 가지며, 상기 제3군의 제1 재료층들은 대체로 0.2λ 근처의 광학 두께를 갖는다. 따라서, 상기 제1군의 제1 재료층들은 중심파장보다 장파장 영역에서 반사율을 높이고, 상기 제3군의 제1 재료층들은 중심파장보다 단파장 영역에서의 반사율을 높인다.
본 발명의 실시예들에 따르면, 상기 제1 영역 내의 제1 재료층들의 광학 두께 편차가 상기 제2 영역 내의 제1 재료층들의 광학 두께 편차보다 크다. 제1 영역 내의 제1 재료층들의 광학 두께 편차는 제1 군의 제1 재료층들과 제2 군의 제1 재료층들의 광학 두께를 뚜렷하게 분리함으로써 증가된다.
한편, 상기 제1 영역 내의 제2 재료층들은, 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제2 재료층들 및 0.25λ-10%보다 크고, 0.25λ+10%보다 작은 광학 두께를 가지는 제2군의 제2 재료층들을 포함하고, 상기 제2 영역 내의 제2 재료층들은 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제2 재료층들을 포함하고, 상기 제3 영역 내의 제2 재료층들은, 0.25λ-10%보다 작은 제2 재료층, 및 0.25λ보다 크고 0.25λ+10%보다 작은 광학 두께를 가지는 제2 재료층을 포함한다.
상기 제1 영역 내에서 제2 재료층들 또한 제1 재료층들과 유사하게 두 개의 군으로 구분될 수 있다. 제2 재료층들 또한 대체로 제1군의 제2 재료층들과 제2군의 제2 재료층들이 교대로 배치될 수 있다.
나아가, 상기 제1군의 제2 재료층들은 0.25λ+20%보다 작은 광학 두께를 가질 수 있다. 또한, 상기 제1군의 제2 재료층들의 광학 두께의 평균값은 상기 제1군의 제1 재료층들의 광학 두께의 평균값보다 작다.
일반적으로 고굴절률을 가지는 재료층들은 저굴절률을 가지는 재료층들에 비해 흡수율이 높은 특성을 갖는다. 따라서, 고굴절률을 가지는 제2 재료층들의 광학 두께를 저굴절률을 가지는 제1 재료층들의 광학 두께보다 작게 제어하는 것이 광 흡수에 의한 손실을 줄일 수 있다. 특히, 광학 두께가 상대적으로 두꺼운 제1 영역에서 제2 재료층들의 두께를 상대적으로 작게 함으로써 효과적으로 광 흡수에 의한 손실을 줄일 수 있다.
한편, 상기 제1 영역 내의 제2 재료층들의 광학 두께 편차가 상기 제2 영역 내의 제2 재료층들의 광학 두께 편차보다 크다. 제1 영역 내의 제2 재료층들은 제1 재료층들과 유사하게 광학 두께가 서로 다른 두 개의 군들로 구분될 수 있다. 이에 반해, 제2 영역 내의 제2 재료층들은 대체로 유사한 광학 두께를 가지므로 두께 편차가 상대적으로 작다.
몇몇 실시예들에 있어서, 상기 제3 영역 내의 제2 재료층들은, 0.25λ+10%보다 큰 광학 두께를 가지는 제2 재료층을 더 포함할 수 있다. 나아가, 상기 DBR은 상기 제3 영역 내에 위치하고, 0.25λ-10%보다 크고 0.25λ보다 작은 광학 두께를 가지는 제1 재료층을 더 포함할 수 있다.
제1 영역 및 제2 영역에 비해 제3 영역 내에 상대적으로 적은 층들이 포함된다. 그러나 제3 영역 내에 포함되는 층들은 제1 영역이나 제2 영역에 비해 상대적으로 다양한 광학 두께들을 가질 수 있다.
본 발명의 실시예들에 있어서, 상기 발광 다이오드는 수평형, 수직형 또는 플립칩형 등 다양할 수 있으며, 특정 발광 다이오드 구조에 한정되지 않는다.
또한, 본 발명의 실시예들에 있어서, 상기 활성층은 예컨대 청색광을 생성할 수 있다. 특히, 상기 활성층은 425 내지 475㎚ 범위 내의 파장을 가지는 광을 방출할 수 있으며, 특히, 중심파장(554㎚)에 비해 약 100㎚ 짧은 파장의 청색광을 방출할 수 있다.
본 명세서에서 "저굴절률을 갖는 제1 재료층" 및 "고굴절를 갖는 제2 재료층"은 제1 재료층과 제2 재료층을 상대적으로 대비하여 굴절률의 차이를 나타낸 것으로, 저굴절률의 제1 재료층은 고굴절률의 제2 재료층에 비해 낮은 굴절률을 갖는다. 일 실시예에서, 상기 제1 재료층들은 SiO2층이고, 상기 제2 재료층들은 TiO2층일 수 있다. 예컨대, SiO2층은 약 1.47의 굴절률을 가지며, TiO2층은 약 2.41의 굴절률을 가질 수 있다. 그러나 상기 제1 재료층 및 제2 재료층이 SiO2층 및 TiO2층에 한정되는 것은 아니다. 제1 재료층 및 제2 재료층이 서로 다른 굴절률을 가지며 광 투과성인 한, 절연층 뿐만 아니라 반도체층이 제1 재료층 및 제2 재료층으로 사용될 수 있다. 다만, SiO2층 및 TiO2층과 같은 유전층은 광 투과율이 높고 증착이 용이하며, 굴절률 차이가 상대적으로 크기 때문에 더욱 적합하다.
이하, 본 발명의 실시예들을 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드(100)를 설명하기 위한 단면도이다.
도 1을 참조하면, 발광 다이오드(100)는 기판(21), 발광 구조체(30), 계면층(41) 및 DBR(43)을 포함한다. 또한, 발광 다이오드(100)는 버퍼층(23), 투명 전극(31), 제1 전극 패드(33), 제2 전극 패드(35), 전류 차단층(39), 및 표면층(45)을 포함할 수 있다.
기판(21)은 투명 기판이면 특별히 한정되지 않으며, 예컨대 사파이어 기판, 질화갈륨 기판 또는 SiC 기판일 수 있다. 기판(21)은 질화갈륨 계열의 화합물 반도체층들을 성장시키기에 적합한 성장기판일 수 있다. 예컨대, 기판(21)은 패터닝된 사파이어 기판(PSS)과 같이, 상부면에 소정의 패턴을 가질 수 있다.
발광 구조체(30)는 기판(21) 상부에 배치된다. 발광 구조체(30)는 제1 도전형 반도체층(25), 제2 도전형 반도체층(29) 및 상기 제1 및 제2 도전형 반도체층들(25, 29) 사이에 개재된 활성층(27)을 포함한다. 여기서, 제1 도전형과 제2 도전형은 서로 반대의 도전형으로, 제1 도전형이 n형이고, 제2 도전형이 p형일 수 있으며, 또는 그 반대일 수 있다.
상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 질화갈륨 계열의 화합물 반도체 물질, 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(27)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다. 상기 제1 도전형 반도체층(25) 및/또는 제2 도전형 반도체층(29)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(27)은 단일 양자웰 또는 다중 양자웰 구조로 형성될 수 있다. 또한, 상기 기판(21)과 제1 도전형 반도체층(25) 사이에 버퍼층(23)이 개재될 수 있다.
상기 반도체층들(25, 27, 29)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있으며, 사진 및 식각 공정을 사용하여 상기 제1 도전형 반도체층(25)의 일부 영역이 노출되도록 패터닝될 수 있다.
한편, 투명전극층(31)이 제2 도전형 반도체층(29) 상에, 예컨대, ITO, ZnO 또는 Ni/Au로 형성될 수 있다. 투명전극층(31)은 제2 도전형 반도체층(29)에 비해 비저항이 낮아 전류를 분산시킨다. 제1 도전형 반도체층(25) 상에 제1 전극 패드(33), 예컨대 n-전극 패드(33)가 형성되고, 투명전극층(31) 상에 제2 전극 패드(35), 예컨대 p-전극 패드(35)가 형성된다. p-전극 패드(35)는 도시한 바와 같이, 투명전극층(31)을 통해 제2 도전형 반도체층(29)에 전기적으로 접속될 수 있다.
전류 차단층(39)은 전극 패드(35)와 제2 도전형 반도체층(29) 사이에 위치한다. 상기 전류 차단층(39)은 투명 전극(39) 아래에 위치할 수 있으나, 이에 한정되는 것은 아니며, 투명 전극(39) 상에 위치할 수도 있다. 전류 차단층(39)이 투명 전극(39)과 전극 패드(35) 사이에 위치하는 경우, 전극 패드(35)는 연장부(도시하지 않음)를 통해 투명 전극(39)에 전기적으로 접속할 수 있다.
상기 전류 차단층(39)은 활성층(27)에서 생성되어 전극 패드(35) 측으로 진행하는 광을 반사시킨다. 이러한 전류 차단층(39)은 활성층(27)에서 생성된 광에 대해 높은 반사율을 갖도록 형성될 수 있으며, 예컨대 TiO2와 SiO2와 같은 굴절률이 서로 다른 유전층들을 교대로 적층한 분포 브래그 반사기(DBR)로 형성될 수 있다. 이에 따라, 상기 전극 패드(35)에 의해 광이 흡수되어 손실되는 것을 방지함으로써 발광 효율을 개선할 수 있다.
DBR(43)은 기판(21)의 하부에 위치한다. 즉, 발광 구조체(30)와 DBR(43) 사이에 기판(21)이 배치된다. 상기 DBR(43)은 제1 굴절률(저굴절률)을 갖는 제1 재료층, 예컨대 SiO2(n: 약 1.47)와 제2 굴절률(고굴절률)을 갖는 제2 재료층, 예컨대 TiO2(n: 약 2.41)를 교대로 적층함으로써 형성된다. 제1 재료층들 및 제2 재료층들은 전자빔 증착법 또는 플라즈마 이온 보조 증착 장치를 이용하여 동일 챔버 내에서 형성될 수 있다. 특히, 플라즈마 이온 보조 증착 장치를 이용함으로써 고밀도의 조밀한 층들을 형성할 수 있다. 또한, 플라즈마 이온 보조 증착 장치에서의 제1 재료층들 및 제2 재료층들의 증착률, 챔버의 압력, 기판의 온도, 가스 주입량, 바이어스 전압 등을 조절하여 박막의 특성을 변화시킬 수 있다. 특히, 기판의 가열 및 플라즈마 이온 보조는 TiO2 박막의 미세 구조를 조밀하게 변화시켜 인장응력을 압축응력으로 변화시킬 수 있다. DBR(43)의 구체적인 적층 구조의 일 예에 대해서는 도 7을 참조하여 뒤에서 상세하게 설명된다.
한편, 기판(21)과 DBR(43) 사이에 계면층(41)이 개재될 수 있다. 계면층(41)은 제1 재료층보다 더 낮은 굴절률을 가지는 재료층으로 형성된다. 예컨대, 제1 재료층이 SiO2일 때, 계면층(41)은 MgF2층일 수 있다. MgF2는 약 1.38의 굴절률을 가진다. 계면층(41)은 기판(21) 바닥면에 형성되는 DBR(43)이 기판(21) 바닥면의 표면 상태에 의해 영향을 받는 것을 방지하기 위한 것으로 제1 재료층들보다 상대적으로 두껍게 형성된다. 예를 들어, 계면층(41)은 300 내지 500㎚의 두께 범위로 형성될 수 있으며, 더 구체적으로 400㎚로 형성될 수 있다.
MgF2는 예를 들어 전자빔 증발법 또는 플라즈마 이온 보조 증착법을 이용하여 형성될 수 있다. 일 실시예에서, 플라즈마 이온 보조 증착 장치를 이용하여 MgF2를 증착하는 경우에도, MgF2의 응력을 완화하기 위해 플라즈마 이온 보조를 사용하지 않고 MgF2를 증착할 수도 있다. 나아가, MgF2를 증착하는 동안 증착률, 챔버의 압력, 기판의 온도, 가스 주입량, 바이어스 전압 등을 이용하여 MgF2 박막의 광학적 특성을 변화시킬 수 있다.
나아가, DBR(43)의 마지막 층으로서 표면층(45)이 DBR(43)을 덮을 수 있다. 표면층(45)은 발광 다이오드(100)를 패키징할 때, 발광 다이오드(100)가 실장되는 실장면의 표면 상태에 의해 DBR(43)이 영향을 받는 것을 완화하기 위한 것으로, 계면층(41)과 유사하게 상대적으로 두껍게 형성된다. 예를 들어, 표면층(45)은 SiO2로 300 내지 500㎚의 두께 범위로 형성될 수 있으며, 더 구체적으로 400㎚로 형성될 수 있다.
본 실시예에 있어서, DBR(43)은 기판(21)을 사이에 두고 발광 구조체(30)에 대향하여 배치된다. 활성층(27)에서 생성된 광은 DBR(43)에서 반사되어 발광 다이오드(100)의 상방으로 방출된다.
본 실시예에 따르면, 계면층(41)은 저굴절률의 제1 재료층들보다 더 낮은 굴절률을 가진다. 기판(21)과 계면층(41)은 일반적으로 서로 다른 굴절률을 가지며, 따라서, 이들의 계면에서 내부 전반사가 발생된다.
도 2는 기판에서 계면층으로 입사되는 광의 임계각(θc)을 설명하기 위한 개략도이다.
도 2를 참조하면, 질화갈륨계 반도체층을 성장시키기 위해 사용되는 기판(21)은 대체로 제1 재료층들보다 높은 굴절률을 가진다. 예컨대, 사파이어 기판(21)은 약 1.68의 굴절률을 가지며, SiO2는 약 1.47의 굴절률을 갖는다. SiC 기판이나 질화갈륨 기판은 사파이어 기판보다 더 높은 굴절률을 갖는다.
따라서, 기판(21)으로부터 계면층(41)으로 입사되는 광은 임계각(θc)을 가지며, 임계각 이상의 각도로 입사된 광은 내부 전반사된다. 특히, 기판(21)과 계면층(41)의 굴절률 차이가 클수록 임계각은 작아지며, 따라서 내부 전반사되는 광량이 증가된다. 즉, 계면층(41)을 제1 재료층과 동일한 재료층으로 형성한 것에 비해, 제1 재료층보다 더 낮은 굴절률을 가지는 재료층으로 계면층을 형성할 경우, 내부 전반사를 증가시킬 수 있으며, 이에 따라 계면층(41) 및 DBR(43)에서 광 흡수에 의해 손실되는 광량을 줄일 수 있다. 예를 들어, 사파이어 기판에 SiO2 계면층을 사용할 경우, 임계각은 약 61.7도인데 반해 MgF2 계면층을 사용할 경우, 임계각은 약 55.7도로 SiO2 계면층에 비해 6도 정도 감소된다.
특히, DBR(43)은 일반적으로 수직으로 입사되는 광에 대한 반사율이 상대적으로 높은 특징을 가지며, 입사각이 큰 광에 대해서는 상대적으로 낮은 반사율을 가질 수 있다. 따라서, 입사각이 큰 광은 DBR(43)로 입사되어 손실될 가능성이 높은데, 계면층(41)에서의 내부 전반사를 이용하여 입사각이 큰 광이 DBR(43)에 입사되는 것이 차단됨으로써 광 손실이 감소된다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드(100)의 부분 확대 단면도이다.
도 3을 참조하면, DBR(43)은 저굴절률의 제1 재료층들(43b)과 고굴절률의 제2 재료층들(43a)이 교대로 적층된 구조를 가진다. 한편, 계면층(41)이 기판(21)과 DBR(43) 사이에 배치된다.
본 실시예에 있어서, 상기 계면층(41)은 기판(21)에 의해 인장 응력을 받을 수 있다. 인장 응력을 받는 계면층(41)은 예를 들어 플라즈마 이온 보조 장치에서 플라즈마 이온 보조없이 증착됨으로써 형성될 수 있다. 한편, 일반적으로 형성되는 DBR(43)은 높은 반사율을 유지하기 위해 상대적으로 고밀도로 형성되며, 따라서 기판(21)에 의해 압축 응력을 받게 된다. 계면층(41)과 DBR(43) 사이의 응력 차이는 DBR(43)의 박리를 유발할 수 있다.
본 발명의 실시예들에 있어서, 계면층(41)과 DBR(43) 사이의 박리를 방지하기 위해, DBR(43)의 제2 재료층들(43b) 중 적어도 첫번째층, 즉, 계면층(41)에 가장 가까운 제2 재료층이 상대적으로 밀도가 낮은 제1 서브층(43b-1)과 상대적으로 밀도가 높은 제2 서브층(43b-2)을 포함한다. 예를 들어, 제1 서브층(43b-1)은 플라즈마 이온 보조 장치에서 플라즈마 이온 보조없이 증착될 수 있으며, 제2 서브층(43b-2)은 플라즈마 이온 보조를 이용하여 증착될 수 있다. 또한, 증착률, 챔버의 압력, 기판의 온도, 가스 주입량, 바이어스 전압 등을 조절하여 제1 재료층의 밀도를 조절할 수 있다. 한편, 제1 서브층(43b-1)이 상대적으로 밀도가 낮기 때문에, 상기 첫번째층의 전체 압축 응력을 감소시킬 수 있으며, 이에 따라, DBR(43)이 계면층(41)으로부터 박리되는 것을 방지할 수 있다. 예를 들어, 제2 재료층들(43b)은 TiO2로 형성될 수 있는데, 제1 서브층(43b-1)은 상대적으로 저밀도의 TiO2층으로, 제2 서브층(43b-2)은 상대적으로 고밀도의 TiO2층으로 형성될 수 있다.
반드시 이에 한정되는 것은 아니지만, 제1 서브층(43b-1)이 제2 서브층(43b-2)보다 계면층(41)에 가깝게 위치할 수 있으며, 나아가, 제1 서브층(43b-1)이 계면층(41)에 접촉할 수 있다. 제1 서브층(43b-1)을 제2 서브층(43b-1)과 계면층(41) 사이에 배치함으로써, DBR(43)과 계면층(41) 사이의 응력 차이를 줄여 DBR(43)의 박리를 방지할 수 있다.
제1 서브층(43b-1) 두께 및 제2 서브층(43b-2)의 두께는 DBR(43)의 박리에 크게 영향을 줄 수 있다. 계면층(41)에 접하는 제2 재료층(43b)은 약 50nm의 두께를 가지는데, 제1 서브층(43b-1)을 형성함으로써 박리를 줄일 수 있으나, 충분히 두껍지 않으면, 여전히 DBR 박리가 발생할 수 있다. 제1 서브층(43b-1)을 충분히 두껍게 하기 위해, 그 두께를 제2 재료층(43b)의 1/3 이상으로 할 필요가 있다. 예를 들어, 제1 서브층(43b-1)의 두께는 15nm 이상일 수 있으며, 나아가 약 25nm 이상일 수 있다. 제1 서브층(43b-1)의 두께를 5nm로 한 경우, DBR(43)의 박리가 관찰되었으나, 25nm로 한 경우, 박리가 관찰되지 않았다.
계면층(41)에 접하는 제2 재료층(43b) 이외의 제2 재료층들(43b)은 제2 서브층(43b-1)과 같은 밀도의 단일층으로 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 이들층들 중 일부층은 밀도가 다른 서브층들을 포함할 수도 있다. 다만, 저밀도의 재료층은 발광 다이오드의 동작 중에 수분 등이 도입되어 반사 파장대가 변경될 수 있으므로, 저밀도의 서브층들 사용은 극히 제한된다. 따라서, 예를 들어, 제2 재료층들(43b) 전체 층 수의 1/2 이상은 서브층들 없이 고밀도의 재료층으로 형성된다.
한편, 본 실시예에 있어서, 상기 전류 차단층(39)이 분포 브래그 반사기로 형성될 경우, 분포 브래그 반사기와 제2 도전형 반도체층(29) 사이에 계면층(도시하지 않음)이 배치될 수 있다. 이때, 상기 계면층은 분포 브래그 반사기 내의 저굴절률층보다 더 낮은 굴절률을 가질 수 있으며, 따라서, 분포 브래그 반사기 내의 저굴절률층과 동일한 굴절률을 가지는 계면층을 형성한 경우에 비해 내부 전반사를 증가시켜 광 손실을 줄일 수 있다. 또한, 앞서 설명한 바와 같이, 전류 차단층 내에서 상기 계면층에 접하는 고굴절률의 제2 재료층은 상대적으로 밀도가 낮은 제1 서브층과 상대적으로 밀도가 높은 제2 서브층을 포함할 수 있다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드(200)를 설명하기 위한 개략적인 단면도이다.
도 4를 참조하면, 본 실시예에 있어서, DBR(53)은 DBR(43)과 대체로 유사하나, DBR(53)이 기판(21)에 대향하여 발광 구조체(30) 상에 배치된 점에서 차이가 있다. DBR(53)은 도시된 바와 같이 투명 전극층(31)을 덮을 수 있으며, 제1 도전형 반도체층(25)의 노출면을 덮을 수 있다. DBR(53)은 활성층(27)에서 생성된 광을 기판(21)측으로 반사시킨다. DBR(53)의 구체적인 구조는 앞서 설명한 DBR(43)과 같으며, 계면층(도시하지 않음)이 또한 발광 구조체(30)와 DBR(53) 사이에 배치되고, 표면층(도시하지 않음)이 DBR(53)의 상면에 배치될 수 있다. 계면층 및 표면층은 앞서 설명한 계면층(41) 및 표면층(45)과 동일하므로, 상세한 설명을 생략한다.
상기 발광 다이오드(200)는 예컨대 플립칩형 발광 다이오드일 수 있다. 따라서, 투명 전극층(31), n-전극 패드(33) 및 p-전극 패드(35)의 구체적인 형상 및 위치는 플립칩형 발광 다이오드에 적합하게 변형될 수 있다.
도 5는 본 발명의 또 다른 실시예에 따른 발광 다이오드(300)를 설명하기 위한 것으로, 도 5a는 평면도를 도 5b는 도 5a의 절취선 A-A를 따라 취해진 단면도를 나타낸다.
도 5a 및 도 5b를 참조하면, 상기 발광 다이오드(300)는 기판(121), 제1 도전형 반도체층(123), 활성층(125), 제2 도전형 반도체층(127), 오믹 반사층(131), 하부 절연층(133), 제1 패드 금속층(135a), 제2 패드 금속층(135b)) 및 상부 절연층(137)을 포함한다. 나아가, 상기 발광 다이오드는 예비 절연층(129)을 더 포함할 수 있으며, 제1 범프 패드(139a) 및 제2 범프 패드(139b)를 더 포함할 수 있다.
상기 기판(121)은 도 1을 참조하여 설명한 기판(21)과 동일한 것으로, 예컨대 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(121)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(121)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
제1 도전형 반도체층(123)은 기판(121) 상에 배치된다. 제1 도전형 반도체층(123)은 기판(121) 상에서 성장된 층으로, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(123)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 도 1을 참조하여 설명한 바와 같이 버퍼층(23)이 제1 도전형 반도체층(123)과 기판(121) 사이에 배치될 수 있다.
제1 도전형 반도체층(123) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(123)으로 둘러싸인 영역 내측에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출된다.
메사(M)는 제2 도전형 반도체층(127)과 활성층(125)을 포함한다. 상기 활성층(125)은 제1 도전형 반도체층(123)과 제2 도전형 반도체층(127) 사이에 개재된다. 활성층(125)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(125) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(127)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(123) 및 제2 도전형 반도체층(127)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(123), 활성층(125) 및 제2 도전형 반도체층(127)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)과 같은 공지의 방법을 이용하여 챔버 내에서 기판(121) 상에 성장되어 형성될 수 있다.
한편, 상기 메사(M)에, 도 5a에 도시된 바와 같이, 내부로 침투하는 만입부(130)가 형성될 수 있으며, 만입부(130)에 의해 제1 도전형 반도체층(123)의 상면이 노출될 수 있다. 만입부(130)는 메사(M)의 일측 가장자리로부터 그것에 대향하는 타측 가장자리를 향해 메사(M) 내부로 길게 형성될 수 있다. 만입부(130)의 길이는 특별히 한정되지 않으며, 메사(M) 길이의 1/2 또는 그보다 길 수도 있다. 또한, 도 5a에 두 개의 만입부(130)가 도시되어 있으나, 만입부(130)의 개수는 1개일 수도 있고 세 개 이상일 수도 있다. 만입부(130)의 개수가 증가할수록 후술하는 제1 패드 금속층(135a)의 내부 접촉부(135a2)의 개수가 증가하여 전류 분산 성능이 개선된다.
한편, 만입부(130)는 끝 단부에서 폭이 넓어지면서 라운드 형상을 가진다. 만입부(130)의 끝 단부 형상을 이와 같이 함으로써 하부 절연층(133)을 유사한 형상으로 형성할 수 있다. 특히, 하부 절연층(133)은 분포 브래그 반사기를 포함하며, 이 경우, 도 5a와 같이 끝 단부에서 폭이 넓어지지 않으면 분포 브래그 반사기의 측벽에 심한 이중 단차가 형성되고, 측벽의 경사각이 커지기 때문에 제1 패드 금속층(135a)에 깨짐이 발생하기 쉽다. 따라서, 만입부(130)의 끝 단부 형상 및 하부 절연층(133)의 제1 개구부(133a2)의 끝 단부 형상을 본 실시예와 같이 함으로써 하부 절연층(133)이 완만한 경사각을 갖도록 형성할 수 있어 발광 다이오드의 수율을 개선할 수 있다.
한편, 오믹 반사층(131)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(127)에 콘택한다. 오믹 반사층(131)은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(131)은 메사(M) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
오믹 반사층(131)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(125)에서 생성되어 오믹 반사층(131)으로 진행하는 광을 기판(121) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(131)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 ITO와 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.
한편, 예비 절연층(129)이 상기 오믹 반사층(131) 주변의 메사(M)를 덮을 수 있다. 예비 절연층(129)은 예컨대 SiO2로 형성될 수 있으며, 메사(M)의 측면을 덮고 나아가 제1 도전형 반도체층(123)의 일부 영역을 덮을 수 있다. 다른 실시예에서, 예비 절연층(129)은 단지 메사(M) 상부에서 오믹 반사층(131) 주변에만 배치될 수도 있다.
하부 절연층(133)은 메사(M) 및 오믹 반사층(131)을 덮는다. 하부 절연층(133)은 또한 메사(M) 둘레를 따라 제1 도전형 반도체층(123)을 덮을 수 있으며, 메사(M) 내부의 만입부(130) 내에서 제1 도전형 반도체층(123)을 덮을 수 있다. 하부 절연층(133)은 특히 메사(M)의 측면을 덮는다.
한편, 하부 절연층(133)은 제1 도전형 반도체층을 노출시키는 제1 개구부(133a1, 133a2) 및 오믹 반사층(131)을 노출시키는 제2 개구부(133b)를 가진다. 제1 개구부(133a1)는 메사(M) 둘레를 따라 제1 도전형 반도체층(123)을 노출시키며, 제1 개구부(133a2)는 상기 만입부(130) 내에서 제1 도전형 반도체층(123)을 노출시킨다. 도 5a에 도시한 바와 같이, 상기 제1 개구부(133a1)와 제1 개구부(133a2)는 서로 연결될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 개구부들(133a1, 133a2)은 서로 이격될 수도 있다.
제2 개구부(133b)는 오믹 반사층(131)을 노출시킨다. 복수의 제2 개구부들(133b)이 형성될 수 있으며, 이들 제2 개구부들(133b)은 상기 만입부(130)에 대향하여 기판(121)의 일측 가장자리 근처에 배치될 수 있다. 제2 개구부들(133b)의 위치에 대해서는 뒤에서 다시 설명된다.
한편, 하부 절연층(133)은 예비 절연층(129)을 덮어 예비 절연층(129)과 통합된다. 특별히 언급되지 않는 한, 예비 절연층(129)은 하부 절연층(133)에 포함되는 것으로 이해될 수 있다. 하부 절연층(133)은 앞의 실시예들에서 설명한 바와 같이 저굴절률을 갖는 제1 재료층들과 고굴절률을 갖는 제2 재료층들이 교대로 적층된 분포 브래그 반사기(DBR)를 포함하며, 나아가, 계면층을 포함한다. 계면층은 DBR 하부에 위치하며, 투명 전극층(131) 및 예비 절연층(29) 상에 위치할 수 있다.
계면층에 접하는 제2 재료층은 앞서 설명한 바와 같이 상대적으로 밀도가 낮은 제1 서브층과 상대적으로 밀도가 높은 제2 서브층을 포함할 수 있으며, 이에 대한 설명은 중복을 피하기 위해 생략한다.
또한, 상기 하부 절연층(133)은 DBR 상에 위치하는 표면층을 포함할 수 있으며, 표면층은 도 1에서 설명한 표면층(45)과 유사하므로, 중복을 피하기 위해 상세한 설명을 생략한다.
한편, 제1 패드 금속층(135a)은 상기 하부 절연층(133) 상에 배치되며, 하부 절연층(133)에 의해 메사(M) 및 오믹 반사층(131)으로부터 절연된다. 제1 패드 금속층(135a)은 하부 절연층(133)의 제1 개구부들(133a, 133a2)을 통해 제1 도전형 반도체층(123)에 접촉한다. 제1 패드 금속층(135a)은 메사(M) 둘레를 따라 제1 도전형 반도체층(123)에 접촉하는 외부 접촉부(135a1) 및 상기 만입부(130) 내에서 제1 도전형 반도체층(123)에 접촉하는 내부 접촉부(135a2)를 포함할 수 있다. 외부 접촉부(135a1)는 메사(M) 둘레를 따라 기판(121)의 가장자리 근처에서 제1 도전형 반도체층(123)에 접촉하며, 내부 접촉부(135a2)는 외부 접촉부(135a1)로 둘러싸인 영역 내부에서 제1 도전형 반도체층(123)에 접촉한다. 외부 접촉부(135a1)와 내부 접촉부(135a2)는 서로 연결될 수도 있으나, 이에 한정되지 않으며, 서로 이격될 수도 있다.
한편, 제2 패드 금속층(135b)은 하부 절연층(133) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(133)의 제2 개구부(133b)를 통해 오믹 반사층(131)에 전기적으로 접속된다. 제2 패드 금속층(135b)은 제1 패드 금속층(135a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(135ab)이 형성될 수 있다. 경계 영역(135ab)에 하부 절연층(133)이 노출되며, 이 경계 영역(135ab)은 후술하는 상부 절연층(137)으로 덮인다.
제1 패드 금속층(135a)과 제2 패드 금속층(135b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(135a, 135b)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(135a, 135b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(137)은 제1 및 제2 패드 금속층(135a, 135b)을 덮는다. 또한, 상부 절연층(137)은 메사(M) 둘레를 따라 제1 도전형 반도체층(123)을 덮을 수 있다. 다만, 상부 절연층(137)은 기판(121)의 가장자리를 따라 제1 도전형 반도체층(123)을 노출시킬 수 있다.
한편, 상부 절연층(137)은 제1 패드 금속층(135a)을 노출시키는 제1 개구부(137a) 및 제2 패드 금속층(135b)을 노출시키는 복수의 제2 개구부(137b)를 가진다. 제1 개구부(137a) 및 제2 개구부(137b)는 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 특히, 제1 개구부(137a) 및 제2 개구부(137b)는 메사(M)의 양측 가장자리에 근접하여 배치될 수 있다.
앞서 설명한 하부 절연층(133)의 제2 개구부(133b)는 상부 절연층(137)의 제2 개구부(137b) 근처에 배치될 수 있다. 다만, 하부 절연층(133)의 제2 개구부(133b)는 상부 절연층(137)의 제1 개구부(137a)뿐만 아니라 제2 개구부(137b)로부터 중첩하지 않도록 이격된다. 이에 따라, 상부 절연층(137)의 제2 개구부(137b)를 통해 솔더가 침투하더라도 하부 절연층(133)의 제2 개구부(133b)로 솔더가 확산되는 것을 방지할 수 있어, 솔더에 의한 오믹 반사층(131)의 오염을 방지할 수 있다.
상부 절연층(137)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(137)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다. 또한, 상부 절연층(137)이 분포 브래그 반사기를 포함하는 경우, 앞서 설명한 계면층이 분포 브래그 반사기 하부에 배치될 수 있으며, 나아가 표면층이 분포 브래그 반사기 상면에 배치될 수 있다.
한편, 제1 범프 패드(139a)는 상부 절연층(137)의 제1 개구부(137a)를 통해 노출된 제1 패드 금속층(135a)에 전기적으로 접촉하고, 제2 범프 패드(139b)는 제2 개구부(137b)를 통해 노출된 제2 패드 금속층(135b)에 전기적으로 접촉한다. 도 5a에 도시한 바와 같이, 제1 범프 패드(139a)는 상부 절연층(137)의 제1 개구부들(137a)을 모두 덮어 밀봉하며, 제2 범프 패드(139b)는 상부 절연층(137)의 제2 개구부들(137b)를 모두 덮어 밀봉한다. 또한, 상기 제2 범프 패드(139b)는 하부 절연층(133)의 제2 개구부(133b)의 상부 영역을 덮는다. 즉, 상기 제2 범프 패드(139b)는 하부 절연층(133)의 제2 개구부(133b) 상부의 상부 절연층(137)을 덮는다. 제2 범프 패드(139b)는 하부 절연층(133)의 제2 개구부(133b)들 모두를 덮을 수 있으나 이에 한정되는 것은 아니며, 개구부들(133b) 중 일부는 제2 범프 패드(139b)의 외부에 위치할 수도 있다.
또한, 도 5a에 도시한 바와 같이, 제2 범프 패드(139b)는 제2 패드 금속층(135a)의 상부 영역 내에 한정되어 위치할 수도 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 범프 패드(139b)의 일부가 제1 패드 금속층(135a)과 중첩할 수도 있다. 다만, 상부 절연층(137)이 제1 패드 금속층(135a)과 제2 범프 패드(139b) 사이에 배치되어 이들을 절연시킬 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 발광 다이오드(400)를 설명하기 위한 평면도 및 단면도이다.
도 6을 참조하면, 본 실시예에 따른 발광 다이오드(400)는 도 5a 및 도 5b를 참조하여 설명한 발광 다이오드(300)와 유사하게 기판(121) 및 발광 구조체를 포함한다. 발광 구조체는 제1 도전형 반도체층(123), 활성층(125) 및 제2 도전형 반도체층(127)을 포함한다. 기판(121), 제1 도전형 반도체층(123), 활성층(125) 및 제2 도전형 반도체층(127)은 도 5a 및 도 5b를 참조하여 설명한 바와 유사하므로 중복을 피하기 위해 상세한 설명은 생략된다. 활성층(125) 및 제2 도전형 반도체층(127)은 제1 도전형 반도체층(123) 상에 메사 형상으로 배치될 수도 있으나, 이에 한정되는 것은 아니며, 활성층(125) 및 제2 도전형 반도체층(127)의 외곽 테두리가 제1 도전형 반도체층(123)의 외곽 테두리와 실질적으로 일치할 수 있다.
발광 구조체는 또한, 도 5a 및 도 5b를 참조하여 설명한 바와 같이 만입부(130)를 포함할 수 있으나, 이에 한정되는 것은 아니며, 제1 도전형 반도체층(123)을 노출시키는 복수의 비아들(130')을 포함할 수 있다. 나아가, 만입부(130)와 비아들(130')을 모두 포함할 수도 있다. 또한, 만입부(130)나 비아들(130') 없이 메사의 외곽 영역에만 제1 도전형 반도체층(123)이 노출될 수도 있다.
노출된 제1 도전형 반도체층(123) 상에 제1 전기 접속층(231a)이 형성될 수 있으며, 제1 전기 접속층(232a)은 제1 도전형 반도체층(123)에 오믹 콘택한다. 제1 전기 접속층(231a)은 생략될 수도 있다.
한편, 발광 다이오드(400)는 제2 도전형 반도체층(127)에 오믹 콘택하는 콘택층으로서 오믹 반사층(131) 대신 투명 전극층(231)을 포함한다. 투명 전극층(231)은 도 1을 참조하여 설명한 투명 전극층(31)과 유사하므로 상세한 설명은 생략한다. 또한, 상기 투명 전극층(231)과 제2 도전형 반도체층(237) 사이에 전류 차단층(230)이 배치될 수 있다. 전류 차단층(230)은 도 1을 참조하여 설명한 전류 차단층(39)과 유사하므로 상세한 설명은 생략한다.
한편, 상기 전류 차단층(230) 상부 영역 내에 투명 전극층(231)에 접속하는 전기 접속층(232b)이 배치될 수 있다. 복수의 전기 접속층(232) 배치되어 복수의 영역들에서 투명 전극층(231)에 접속할 수 있다. 전기 접속층(232)은 가늘고 긴 선 형상을 갖거나 도트 형상을 가질 수 있다. 상기 전류 차단층(230)의 형상은 전기 접속층(232b)이 투명 전극층(231)에 접속하는 영역의 형상에 대응할 수 있으며, 따라서, 전류 차단층(230)은 선 형상 또는 도트 형상으로 배치될 수 있다. 전기 접속층(232b)은 전기 접속층(232a)과 동일 재료로 동일 공정에서 함께 형성될 수 있으나, 이에 한정되는 것은 아니다. 전기 접속층(232b)은 하부 절연층(233)을 패터닝하는 동안 투명 전극층(231)을 보호할 수 있다. 전기 접속층(232b)은 생략될 수도 있다.
하부 절연층(233)은 투명 전극층(231) 및 발광 구조체를 덮는다. 하부 절연층(233)은 또한 제1 도전형 반도체층(123)을 노출시키는 비아들(130')을 덮는다. 다만, 하부 절연층(233)은 제1 도전형 반도체층(123) 상에 형성된 전기 접속층(232a), 예컨대 비아들(130') 내의 전기 접속층(232a)을 노출시키며, 또한, 투명 전극층(231) 상의 전기 접속층(232b)을 노출시킨다. 전기 접속층들(232a, 232b)이 생략된 경우, 하부 절연층(233)은 제1 도전형 반도체층(123) 및 투명 전극층(231)을 노출시킬 것이다.
하부 절연층(233)은 앞서 도 5a 및 도 5b를 참조하여 설명한 바와 같이 DBR 및 계면층을 포함할 수 있으며, 나아가, 표면층을 포함할 수 있다.
한편, 상기 하부 절연층(233) 상에 제1 패드 금속층(235a) 및 제2 패드 금속층(235b)이 배치되어 제1 도전형 반도체층(123) 및 투명 전극층(231)에 전기적으로 접속된다. 제1 패드 금속층(235a) 및 제2 패드 금속층(235b) 각각 하부 절연층(233)을 통해 노출된 전기 접속층들(232a, 232b)에 접속될 수 있다.
제1 패드 금속층(235a) 및 제2 패드 금속층(235b)은 각각 하나씩 배치될 수 있으나, 이에 한정되는 것은 아니며, 복수의 제1 패드 금속층(235a) 및/또는 복수의 제2 패드 금속층(235b)이 정렬될 수도 있다.
한편, 상부 절연층(237)은 제1 및 제2 패드 금속층들(235a, 235b)을 덮으며 이들을 노출시키는 개구부들(237a, 237b)을 갖는다. 상부 절연층(237)은 앞서 도 5a 및 도 5b를 참조하여 설명한 상부 절연층(137)과 유사함으로 중복을 피하기 위해 상세한 설명은 생략한다.
제1 범프 패드(239a) 및 제2 범프 패드(239b)는 상부 절연층(237) 상에 배치되며, 개구부들(237a, 237b)을 통해 제1 및 제2 패드 금속층들(235a, 235b)에 접속된다. 제1 패드 금속층들(235a)이 복수개인 경우, 제1 범프 패드(239a)는 이들을 전기적으로 연결한다. 또한, 제2 패드 금속층들(235b)이 복수개인 경우, 제2 범프 패드(239b)가 이들을 전기적으로 연결할 수 있다.
발광 다이오드의 다양한 실시예들에 대해 앞에서 설명하지만, 본 발명이 이들 특정 실시예에 한정되는 것은 아니다. 앞에서 설명한 발광 다이오드는 또한 다양하게 변형될 수 있으며, 변형된 발광 다이오드 및 그 이외의 다양한 발광 다이오드에 본 발명이 적용될 수 있다.
이하에서는 반사율을 높이기 위한 DBR 구조에 대해 더 상세하게 설명한다. 그러나 본 발명이 이하의 DBR 구조에 한정되는 것은 아님에 유의해야 한다.
도 7은 본 발명의 일 실시예에 따른 DBR 구조를 설명하기 위해 제1 재료층/제2 재료층(SiO2/TiO2) 페어들의 위치별 광학 두께를 나타내는 그래프이다. 여기서, 광학 두께는 가시 영역의 중심 파장(λ:554㎚)에 대한 두께이다.
여기서는 제1 재료층이 제2 재료층보다 낮은 굴절률을 갖는 것으로 설명한다. 또한, 도 1의 DBR(43)을 예로 설명하지만, 이하에서 설명되는 DBR은 앞에서 논의한 바와 같이 다양한 실시예들의 DBR에 적용될 수 있다.
DBR(43)의 첫번째 층은 제1 재료층이 될 수도 있고 제2 재료층이 될 수도 있다. 다만, 제1 재료층보다 낮은 굴절률을 가지는 계면층이 사용되기 때문에 여기서는 계면층 상에 형성되는 DBR의 첫번째층이 제2 재료층인 것으로 설명한다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 재료층이 첫번째층이 될 수도 있다.
한편, DBR(43)의 표면에 형성되는 표면층(45)은 DBR(43)을 보호하는 기능을 수행하기 위해 상대적으로 두껍게 형성되며, 제1 재료층과 동일한 재료로 형성될 수 있다. 따라서, 표면층(45)을 제외한 DBR(43)의 마지막층은 일반적으로 제2 재료층이 되며, 이 층은 페어를 형성하지 못할 수도 있다.
도 7은 계면층(41) 및 표면층(45) 사이에 개재된 DBR(43)로서 첫 번째 층 및 마지막 층이 제2 재료층(TiO2층)인 것을 보여주고 있다. 따라서, 제2 재료층(TiO2층)/제1 재료층(SiO2층)의 순서로 페어를 이루며, 마지막 제2 재료층은 페어를 형성하지 않는다.
한편, 도 7을 참조하면, DBR의 구조는 제1 영역, 제2 영역 및 제3 영역으로 뚜렷하게 구분되는 것을 확인할 수 있다. 여기서, 제1 영역이 제2 영역보다 발광 구조체(30)에 더 가깝게 배치되며, 제3 영역은 제1 영역과 제2 영역 사이에 배치된다.
(제1 영역)
제1 영역은 중심 파장(λ) 근처 및 중심 파장보다 장파장인 스펙트럼 영역에서의 반사율을 높이기 위해 마련된다. 따라서, 제1 영역의 제1 재료층들 및 제2 재료층들의 광학 두께는 대체로 0.25λ 근처 또는 0.25λ보다 크다.
구체적으로, 제1 영역에서, 제1 재료층들(SiO2층)은 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제1 재료층들과, 0.25λ+10%보다 작고 0.25λ-10%보다 큰 광학 두께를 가지는 제2군의 제1 재료층들로 구분된다. 이들 제1군의 제1 재료층들 및 제2 군의 제1 재료층들은 서로 교대로 배치된다. 도 7에 도시한 바와 같이, 상대적으로 두꺼운 제1군의 제1 재료층들과 상대적으로 얇은 제2군의 제1 재료층들이 서로 교대로 배치된다. 제1군의 제1 재료층이 먼저 형성될 수 있으나, 이에 한정되는 것은 아니며, 제2군의 제1 재료층이 먼저 형성될 수도 있다.
나아가, 상기 제1군의 제1 재료층들은 대체로 0.3λ+10%보다 작은 광학 두께를 갖는다. 본 실시예에 있어서, 제1군의 제1 재료층들은 5개 층들을 포함하며, 첫번째 층을 제외한 네개의 층들이 0.3λ+10%보다 작은 광학 두께를 가지는 것을 알 수 있다.
한편, 상기 제1 영역 내의 제2 재료층들(예, TiO2층들)은, 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제2 재료층들 및 0.25λ-10%보다 크고, 0.25λ+10%보다 작은 광학 두께를 가지는 제2군의 제2 재료층들을 포함한다.
제1군의 제2 재료층들 및 제2군의 제2 재료층들 또한 광학 두께가 뚜렷하게 구분된다. 나아가, 이들 제1군의 제2 재료층들 및 제2군의 제2 재료층들이 모두 교대로 배치되는 것은 아니지만 대부분 서로 교대로 배치되는 것을 알 수 있다.
한편, 제1군의 제2 재료층들은 대체로 제1군의 제1 재료층들보다 작은 광학 두께를 가진다. 또한, 상기 제1군의 제2 재료층들의 광학 두께의 평균값은 상기 제1군의 제1 재료층들의 광학 두께의 평균값보다 작다. 상대적으로 고굴절률을 가지는 제2 재료층들이 상대적으로 저굴절률을 가지는 제1 재료층들보다 광 흡수율이 크기 때문에, 제1군의 제2 재료층들을 상대적으로 얇게 형성함으로써 광 손실을 줄일 수 있다.
상기 제1군의 제2 재료층들은 0.25λ+20%(즉, 0.3λ)보다 작은 광학 두께를 가질 수 있다. 이에 반해, 제1군의 제1 재료층들은 대체로 0.25λ+20%보다 큰 광학 두께를 가진다.
한편, 제2군의 제2 재료층들 또한 광 손실을 방지하기 위해 제2군의 제1 재료층들보다 작은 광학 두께를 가질 수 있으나, 제1군의 제2 재료층들에 비해 광학 두께가 상대적으로 작기 때문에 두께를 감소하더라도 광 손실을 줄이는데 큰 효과가 없다. 따라서, 제2군의 제2 재료층들과 제2군의 제1 재료층들은 대체로 유사한 광학 두께를 가질 수 있다.
(제2 영역)
제2 영역은 중심 파장(λ)보다 단파장인 스펙트럼 영역에서의 반사율을 높이기 위해 마련된다. 따라서, 제1 영역의 제1 재료층들 및 제2 재료층들의 광학 두께는 대체로 0.25λ보다 작다.
구체적으로, 제2 영역은 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제1 재료층들을 포함한다. 나아가, 상기 제3군의 제1 재료층들은 0.2λ-10%보다 큰 광학 두께를 가진다.
도 7에서 명확하게 알 수 있듯이, 제2 영역 내의 제1 재료층들의 광학 두께 편차는 제1 영역 내의 제1 재료층들의 광학 두께 편차보다 작다. 제1 영역 내의 제1군의 제1 재료층들 및 제2군의 제1 재료층들은 서로 뚜렷하게 다른 광학 두께를 갖기 때문에, 대체로 유사한 광학 두께를 갖는 제2 영역 내의 제1 재료층들에 비해 광학 두께 편차가 상대적으로 크게 된다.
한편, 상기 제2 영역 내의 제2 재료층들은 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제2 재료층들을 포함한다. 제2 영역 내에서 첫번째 제2 재료층(즉, 13번째 페어의 제2 재료층)만 0.25λ-10%보다 큰 광학 두께를 가지며 그 외의 제2 재료층들은 모두 0.25λ-10%보다 작은 광학 두께를 가진다.
(제3 영역)
제3 영역은 제1 영역과 제2 영역 사이에 배치되며, 서로 다른 반사 대역을 가지는 DBR들을 서로 중첩할 때 발생하는 리플을 제거하기 위해 배치된다.
제3 영역은 대체로 적은 수의 페어들로 이루어진다. 도 7에서 알 수 있듯이, 본 실시예에 있어서, 제1 영역이 가장 많은 수의 페어들로 구성되고, 제3 영역이 가장 적은 수의 페어들로 구성된다.
구체적으로, 제3 영역은 0.25λ-10%보다 작은 광학 두께를 가지는 제1 재료층, 및 0.25λ보다 큰 광학 두께를 가지는 제1 재료층을 포함한다. 나아가, 제3 영역은 0.25λ-10%보다 크고, 0.25λ보다 작은 광학 두께를 가지는 제1 재료층을 포함할 수 있다.
또한, 상기 제3 영역 내의 제2 재료층들은, 0.25λ-10%보다 작은 제2 재료층, 및 0.25λ보다 크고 0.25λ+10%보다 작은 광학 두께를 가지는 제2 재료층을 포함할 수 있다. 나아가, 제3 영역 내의 제2 재료층들은, 0.25λ+10%보다 큰 광학 두께를 가지는 제2 재료층을 더 포함할 수 있다.
상대적으로 적은 수의 페어로 구성된 제3 영역에서 제1 재료층들 및 제2 재료층들은 제1 영역 및 제2 영역 내의 재료층들에 비해 상대적으로 다양한 광학 두께를 갖도록 구성된다.
본 실시예에 따르면, 발광 구조체(30)에 상대적으로 가깝게 배치되어 장파장 영역의 광을 반사시키는 제1 영역의 제1 및 제2 재료층들을 상대적으로 두꺼운 광학 두께를 갖는 제1군과 상대적으로 작은 광학 두께를 갖는 제2군으로 구분함으로써 입사각이 증가함에 따라 스탑 밴드 내에 발생하는 리플을 제거할 수 있다.
본 실시예에 있어서, 제1 영역이 9개의 페어로 구성되고, 제2 영역이 7.5개의 페어로 구성되고, 제3 영역이 3개의 페어로 구성되지만, 페어수는 변경될 수 있다. 다만, 제1 영역 내의 페어수가 다른 영역들보다 더 많은 것이 장파장 영역의 반사율을 보강하는데 유리할 것이다.
DBR을 구성하는 각 층의 광학 두께는 Macleod나 Filmstar와 같은 시뮬레이션 툴을 이용하여 조정될 수 있다. 또한, DBR의 각 재료층들은 이온 어시스트 증착 장비를 이용하여 기판(21)의 바닥면 또는 발광 구조체(30) 상부에 형성될 수 있다.
도 8은 본 발명의 일 실시예에 따라 설계된 DBR의 입사각에 따른 반사율 변화를 보여주는 시뮬레이션 그래프들이다. 기판으로는 글래스를 이용하고, 계면층으로 제1 재료층보다 굴절률이 낮은 MgF2를 사용한 본 발명의 실시예와 제1 재료층과 동일한 SiO2를 사용한 비교예의 반사율 변화를 보여준다.
여기서, DBR의 구체적인 각 재료층들의 광학 두께는 도 5의 그래프에 나타낸 것과 같다. 또한, MgF2 계면층 및 SiO2 계면층은 각각 400㎚ 두께로 하였으며, SiO2 표면층(45)도 400㎚로 하여 반사 특성 변화를 시뮬레이션하였다.
도 8을 참조하면, 본 실시예에 따라 MgF2 계면층을 사용한 실시예의 반사율은 SiO2 계면층을 사용한 비교예와 대비하여 반사율에서 거의 차이가 없는 것을 확인할 수 있으며, 입사각 0도인 광에 대해 약 410㎚ 내지 700㎚의 스펙트럼 영역에서 90% 이상의 반사율을 나타낸다. 따라서, 발광 다이오드가 형광체와 함께 사용될 경우, 형광체에서 생성된 광이 발광 다이오드로 입사될 때 이들 광 또한 DBR을 이용하여 반사시킬 수 있다.
한편, 본 실시예에서, DBR의 제1 영역 내에서, 광학 두께가 상대적으로 두꺼운 제1군의 제1 재료층들과 광학 두께가 상대적으로 얇은 제2군의 제1 재료층들이 교대로 배치되며, 광학 두께가 상대적으로 두꺼운 제1군의 제2 재료층들과 광학 두께가 상대적으로 얇은 제2군의 제2 재료층들 또한 대체로 교대로 배치된다. 이와 같이, 광학 두께가 서로 다른 제1 재료층들 및 제2 재료층들을 서로 교대로 배치함으로써 제1군과 제2군을 서로 분리한 경우에 비해 더 우수한 반사 특성을 나타내는 DBR을 제작할 수 있다.
도 9는 계면층의 두께에 따른 발광 다이오드의 광도 변화를 보여주는 그래프이다. 970×690㎛2 크기의 동일한 발광 다이오드의 사파이어 기판에 계면층, DBR 및 표면층을 적용하였으며, DBR 및 표면층은 동일하게 하고 계면층 MgF2의 두께를 변화시켜 광도를 측정하였으며, SiO2 400nm 계면층을 적용한 발광 다이오드의 광도를 기준으로 광도 증감을 백분율로 나타내었다. 한편, 여기서, MgF2를 적용한 샘플들은 첫번째 DBR층이 밀도가 낮은 제1 서브층과 밀도가 높은 제2 서브층을 포함한다.
도 9를 참조하면, 계면층의 두께가 30nm인 샘플에서 기준 샘플에 비해 광도가 떨어졌으며, 200nm인 샘플에서 광도가 미미하게 향상되었다. 한편, 400nm인 샘플이 가장 높은 광도 향상을 보였으며, 600nm인 샘플에서도 광도가 향상되었다. 따라서, MgF2 계면층은 300nm 이상에서 광도가 향상될 것임을 예상할 수 있다.
도 10은 DBR의 첫번째 층의 구조에 따라 DBR이 부분적으로 박리되어 불량이 발생된 것을 보여주는 광학 사진(a) 및 DBR 박리 발생이 없는 것을 보여주는 광학 사진(b)이다. 광학 사진은 기판측에서 관찰된 것으로, DBR이 남아있을 경우, 상면의 전극 구조가 관찰되지 않으나, DBR이 박리될 경우, 전극 구조가 관찰된다.
도 10(a)의 샘플은 계면층으로 MgF2를 사용하면서 DBR의 첫번째층을 포함한 제2 재료층들을 모두 상대적으로 밀도가 높은 TiO2층으로 형성하고, 제2 재료층으로 SiO2층을 형성한 것이다. 도 10(a)에서 볼 수 있듯이, 다수의 칩 영역들에서 DBR이 박리되어 상면의 전극 구조가 관찰되고 있다.
도 10(b)의 샘플은 계면층으로 MgF2를 사용하면서 DBR의 첫번째 TiO2층을 밀도가 낮은 제1 서브층(약 25nm)과 밀도가 높은 제2 서브층으로 구성하고, 그 외의 제1 및 제2 재료층들은 도 10(a)의 제1 및 제2 재료층들과 동일한 조건으로 형성한 것이다. 도 10(b)에 나타나듯이, DBR 박리는 관찰되지 않았다.
도 11은 도 10(b) 샘플에서 DBR의 첫번째 층(TiO2)의 구조를 보여주는 투과전자현미경(TEM) 사진이다.
도 11을 참조하면, 계면층(41)과 제1 재료층(43a) 사이에 DBR의 첫번째 층인 제2 재료층(43b)이 배치되는데, 이 층은 제1 서브층(43b-1)과 제2 서브층(43b-2)을 포함한다. 사진에서 제1 서브층(43b-1)과 제2 서브층(43b-2)의 경계는 명확하지 않지만, 제1 서브층(43b-1)은 상대적으로 검은 띠 영역을 포함한다. TEM 상에 보이는 검은 띠 영역은 보이드들이 다수 존재하여 밀도가 낮기 때문이라 판단된다.
도 12는 본 발명의 일 실시예에 따른 발광 소자(발광 다이오드)를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 12를 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 소자(발광 다이오드)를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 소자들 중 적어도 하나를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 소자(발광 다이오드)를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 15는 본 발명의 또 다른 실시예에 따른 발광 소자(발광 다이오드)를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 15를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 소자를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이상에서, 본 발명의 다양한 실시예들에 대하여 설명하였지만, 상술한 다양한 실시예들 및 특징들에 본 발명이 한정되는 것은 아니고, 본 발명의 특허청구범위에 의한 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변형과 변경이 가능하다.

Claims (22)

  1. 활성층을 포함하는 발광 구조체;
    상기 발광 구조체에서 방출된 광을 반사하도록 상기 발광 구조체의 일측에 배치된 분포 브래그 반사기(DBR);
    상기 발광 구조체와 상기 분포 브래그 반사기 사이에 배치된 계면층을 포함하되,
    상기 DBR은 서로 교대로 적층된 저굴절률을 갖는 제1 재료층들 및 고굴절률을 갖는 제2 재료층들을 포함하며,
    상기 계면층은 상기 제1 재료층들보다 더 낮은 굴절률을 가지며, 또한, 상기 제1 재료층들 및 제2 재료층들의 각 층의 두께보다 더 큰 두께를 가지고,
    상기 제2 재료층들 중 상기 계면층에 가장 가까운 제2 재료층은 밀도가 상대적으로 낮은 제1 서브층과 밀도가 상대적으로 높은 제2 서브층을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 계면층은 MgF2층이고, 상기 제1 재료층들은 SiO2층이며, 제2 재료층들은 TiO2층인 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 계면층은 인장 응력을 받고,
    상기 제1 서브층은 인장 응력을 받으며,
    상기 제2 서브층은 압축 응력을 받는 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 제1 서브층이 상기 제2 서브층보다 상기 계면층에 더 가깝게 위치하는 발광 다이오드.
  5. 청구항 3에 있어서,
    상기 계면층에 가장 가까운 제2 재료층 이외의 다른 제2 재료층들은 상기 제1 서브층보다 상대적으로 더 높은 밀도를 가지는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 계면층에 가장 가까운 제2 재료층은 상기 계면층에 접촉하는 발광 다이오드.
  7. 청구항 1에 있어서,
    기판을 더 포함하되,
    상기 발광 구조체는 상기 기판 상에 위치하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 계면층은 상기 발광 구조체에 대향하여 상기 기판에 접촉하는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 발광 구조체 상에 위치하는 또 다른 DBR을 더 포함하는 발광 다이오드.
  10. 청구항 8에 있어서,
    상기 또 다른 DBR은 상기 활성층의 상부 영역 내에 한정되어 위치하는 발광 다이오드.
  11. 청구항 10에 있어서,
    상기 또 다른 DBR을 덮는 투명 전극층을 더 포함하는 발광 다이오드.
  12. 청구항 7에 있어서,
    상기 발광 구조체는 상기 기판과 상기 계면층 사이에 위치하는 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 DBR은 상기 발광 구조체의 상면 및 측면을 덮는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 DBR과 상기 발광 구조체 사이에 위치하는 또 다른 DBR을 더 포함하는 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 또 다른 DBR은 상기 활성층의 상부 영역 내에 한정되어 위치하는 발광 다이오드.
  16. 청구항 15에 있어서,
    상기 DBR과 상기 또 다른 DBR 사이에 위치하며, 상기 또 다른 DBR을 덮는 투명 전극층을 더 포함하는 발광 다이오드.
  17. 청구항 7에 있어서,
    상기 DBR은 상기 활성층의 상부 영역 내에 한정되어 위치하는 발광 다이오드.
  18. 청구항 1에 있어서,
    상기 계면층에 대향하여 상기 DBR의 마지막 층 상에 위치하되, 상기 DBR 내의 제1 재료층들과 동일한 재료로 형성되고, 상기 제1 재료층들보다 상대적으로 더 두꺼운 표면층을 더 포함하는 발광 다이오드.
  19. 청구항 1에 있어서,
    상기 DBR은, 가시 영역의 중심 파장(λ:554㎚)에 대해,
    0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제1 재료층들과, 0.25λ+10%보다 작고 0.25λ-10%보다 큰 광학 두께를 가지는 제2군의 제1 재료층들이 서로 교대로 배치된 제1 영역;
    0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제1 재료층들을 포함하는 제2 영역; 및
    상기 제1 영역과 제2 영역 사이에 위치하고, 0.25λ-10%보다 작은 광학 두께를 가지는 제1 재료층, 및 0.25λ보다 큰 광학 두께를 가지는 제1 재료층을 포함하는 제3 영역을 포함하고,
    상기 제1 영역이 상기 제2 영역보다 상기 발광 구조체에 더 가깝게 위치하는 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 제1군의 제1 재료층들은 0.3λ+10%보다 작은 광학 두께를 가지는 제1 재료층들을 포함하고,
    상기 제3군의 제1 재료층들은 0.2λ-10%보다 큰 광학 두께를 가지는 발광 다이오드.
  21. 청구항 19에 있어서,
    상기 제1 영역 내의 제1 재료층들의 광학 두께 편차가 상기 제2 영역 내의 제1 재료층들의 광학 두께 편차보다 큰 발광 다이오드.
  22. 청구항 19 내지 청구항 21의 어느 한 항에 있어서,
    상기 제1 영역 내의 제2 재료층들은, 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제2 재료층들 및 0.25λ-10%보다 크고, 0.25λ+10%보다 작은 광학 두께를 가지는 제2군의 제2 재료층들을 포함하고,
    상기 제2 영역 내의 제2 재료층들은 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제2 재료층들을 포함하고,
    상기 제3 영역 내의 제2 재료층들은, 0.25λ-10%보다 작은 제2 재료층, 및 0.25λ보다 크고 0.25λ+10%보다 작은 광학 두께를 가지는 제2 재료층을 포함하는 발광 다이오드.
KR1020180090328A 2017-08-24 2018-08-02 분포 브래그 반사기를 가지는 발광 다이오드 KR20190022326A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020180090328A KR20190022326A (ko) 2017-08-24 2018-08-02 분포 브래그 반사기를 가지는 발광 다이오드
EP18847133.8A EP3490013B1 (en) 2017-08-24 2018-08-06 Light-emitting diode including distributed bragg reflector
PCT/KR2018/008899 WO2019039769A1 (ko) 2017-08-24 2018-08-06 분포 브래그 반사기를 가지는 발광 다이오드
CN201810966461.2A CN109427936A (zh) 2017-08-24 2018-08-23 具有分布式布拉格反射器的发光二极管
US16/354,815 US10734554B2 (en) 2017-08-24 2019-03-15 Light emitting diode having distributed Bragg reflector

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020170107293 2017-08-24
KR20170107293 2017-08-24
KR1020180090328A KR20190022326A (ko) 2017-08-24 2018-08-02 분포 브래그 반사기를 가지는 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20190022326A true KR20190022326A (ko) 2019-03-06

Family

ID=65438917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180090328A KR20190022326A (ko) 2017-08-24 2018-08-02 분포 브래그 반사기를 가지는 발광 다이오드

Country Status (5)

Country Link
US (1) US10734554B2 (ko)
EP (1) EP3490013B1 (ko)
KR (1) KR20190022326A (ko)
CN (1) CN109427936A (ko)
WO (1) WO2019039769A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714301B2 (en) 2019-12-10 2023-08-01 Samsung Eleotronicc Co., Ltd. Light modulator, optical device including light modulator, and electronic apparatus including optical device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016112587A1 (de) 2016-07-08 2018-01-11 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US10971650B2 (en) * 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device
DE102019120444A1 (de) * 2019-07-29 2021-02-04 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungsemittierender halbleiterchip und verfahren zur herstellung eines strahlungsemittierenden halbleiterchips
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
CN111668233B (zh) * 2020-06-08 2023-06-30 Tcl华星光电技术有限公司 显示面板及其制备方法
CN113826222B (zh) * 2020-11-19 2023-06-30 厦门三安光电有限公司 Dbr结构、led芯片、半导体发光器件及制造方法及显示面板
CN113826223B (zh) * 2021-06-25 2023-10-20 厦门三安光电有限公司 半导体发光元件、半导体发光器件及显示装置
US20230070171A1 (en) * 2021-09-09 2023-03-09 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009016505A (ja) * 2007-07-03 2009-01-22 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子
KR101712543B1 (ko) * 2010-02-12 2017-03-07 서울바이오시스 주식회사 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법
TWI531088B (zh) * 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
KR101638973B1 (ko) * 2010-01-22 2016-07-12 삼성전자주식회사 광변조기 및 그 제조 방법
JP5855344B2 (ja) * 2010-02-12 2016-02-09 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
JP5718093B2 (ja) * 2010-03-04 2015-05-13 古河電気工業株式会社 半導体発光素子
KR101666442B1 (ko) * 2010-03-25 2016-10-17 엘지이노텍 주식회사 발광 다이오드 및 이를 포함하는 발광 소자 패키지
CN102299229A (zh) * 2010-06-22 2011-12-28 联胜光电股份有限公司 具备布拉格薄膜与金属层的发光二极管
CN102668135B (zh) * 2010-06-24 2016-08-17 首尔伟傲世有限公司 发光二极管
DE112011102506B4 (de) * 2010-07-28 2021-03-25 Seoul Viosys Co., Ltd. Lichtemittierende Diode und lichtemittierende Diodeneinheit
KR20120024489A (ko) * 2010-09-01 2012-03-14 삼성엘이디 주식회사 반도체 발광다이오드 칩, 발광장치 및 그 제조방법
KR101769075B1 (ko) * 2010-12-24 2017-08-18 서울바이오시스 주식회사 발광 다이오드 칩 및 그것을 제조하는 방법
KR20120092000A (ko) * 2011-02-09 2012-08-20 서울반도체 주식회사 파장변환층을 갖는 발광 소자
US8624482B2 (en) * 2011-09-01 2014-01-07 Toshiba Techno Center Inc. Distributed bragg reflector for reflecting light of multiple wavelengths from an LED
CN202205805U (zh) * 2011-09-05 2012-04-25 厦门乾照光电股份有限公司 发光二极管结构
KR101289442B1 (ko) * 2012-03-02 2013-07-24 일진엘이디(주) 분포 브래그 반사기를 포함하는 질화물 반도체 발광소자 및 그 제조 방법
TWI590488B (zh) * 2013-01-25 2017-07-01 晶元光電股份有限公司 具有高效能反射結構之發光元件
CN103972352B (zh) * 2013-01-31 2019-05-31 晶元光电股份有限公司 具有高效能反射结构的发光元件
KR20150039518A (ko) * 2013-10-02 2015-04-10 엘지이노텍 주식회사 발광소자
JP6394968B2 (ja) * 2015-02-06 2018-09-26 豊田合成株式会社 光学多層膜および発光素子
KR20160141925A (ko) * 2015-06-01 2016-12-12 삼성전자주식회사 반도체 발광소자
KR20170005317A (ko) * 2015-07-03 2017-01-12 삼성전자주식회사 반도체 발광소자
KR102471102B1 (ko) * 2015-10-23 2022-11-25 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드 칩
KR101873502B1 (ko) * 2017-08-09 2018-07-02 서울바이오시스 주식회사 발광 다이오드 칩 및 그것을 제조하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11714301B2 (en) 2019-12-10 2023-08-01 Samsung Eleotronicc Co., Ltd. Light modulator, optical device including light modulator, and electronic apparatus including optical device

Also Published As

Publication number Publication date
EP3490013A1 (en) 2019-05-29
CN109427936A (zh) 2019-03-05
EP3490013B1 (en) 2021-04-28
US20200212263A1 (en) 2020-07-02
US10734554B2 (en) 2020-08-04
WO2019039769A1 (ko) 2019-02-28
EP3490013A4 (en) 2020-03-11

Similar Documents

Publication Publication Date Title
EP3490013B1 (en) Light-emitting diode including distributed bragg reflector
CN111525007B (zh) 具有侧面反射层的发光二极管
US20210257528A1 (en) Light emitting diode
CN111120962B (zh) 具有多个发光单元的发光二极管
KR20170047664A (ko) 분포 브래그 반사기를 가지는 발광 다이오드 칩
KR20160025455A (ko) 발광 소자 및 이의 제조 방법
KR102382037B1 (ko) 고 신뢰성의 발광 다이오드
US20120286309A1 (en) Semiconductor light emitting diode chip and light emitting device using the same
CN112272872B (zh) 一种半导体发光元件
KR20110085961A (ko) 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지
KR101158075B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드
KR20200112410A (ko) 발광 다이오드
US20210384388A1 (en) Unit pixel having light emitting device and displaying apparatus
US11296258B2 (en) Light-emitting diode
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR20170027490A (ko) 발광 소자 및 그것을 제조하는 방법
KR102562475B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102632226B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드
JP7118227B2 (ja) 光電部品
US20210408338A1 (en) Light-emitting device
KR20230096836A (ko) 발광 다이오드
KR101746818B1 (ko) 발광 소자
CN117133845A (zh) 发光元件及发光模块
KR20180104479A (ko) 고 신뢰성 발광 다이오드
KR20170048885A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application