KR20230096836A - 발광 다이오드 - Google Patents

발광 다이오드 Download PDF

Info

Publication number
KR20230096836A
KR20230096836A KR1020220152659A KR20220152659A KR20230096836A KR 20230096836 A KR20230096836 A KR 20230096836A KR 1020220152659 A KR1020220152659 A KR 1020220152659A KR 20220152659 A KR20220152659 A KR 20220152659A KR 20230096836 A KR20230096836 A KR 20230096836A
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
conductivity type
light emitting
semiconductor layer
Prior art date
Application number
KR1020220152659A
Other languages
English (en)
Inventor
오세희
김경완
김해유
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to PCT/KR2022/018208 priority Critical patent/WO2023120996A1/ko
Publication of KR20230096836A publication Critical patent/KR20230096836A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 오믹 콘택층; 상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들을 노출시키는 개구부들을 갖는 유전층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 아일랜드들에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층; 및 상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함한다.

Description

발광 다이오드{LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 개선된 반사 구조를 갖는 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
한편, 플립칩 타입의 발광 다이오드는 열 방출 성능이 좋아 고 출력 발광 다이오드로 사용되고 있다. 플립칩 타입의 발광 다이오드는 활성층에서 생성된 광이 기판을 통해 외부로 방출되는 구조를 가지며, 기판에 대향하는 범프 패드들을 가진다. 또한, 플립칩 타입의 발광 다이오드는 일반적으로 활성층에서 생성된 광을 기판측으로 반사시키는 반사층을 채택하고 있다.
본 발명이 해결하고자 하는 과제는 광 추출 효율을 향상시키기 위해 개선된 반사 구조를 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 높은 신뢰성을 갖는 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 오믹 콘택층; 상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들을 노출시키는 개구부들을 갖는 유전층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 아일랜드들에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층; 및 상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함한다.
상기 유전층은 상기 아일랜드들 및 상기 아일랜드들 사이에 노출된 제2 도전형 반도체층을 덮을 수 있으며, 상기 오믹 콘택층을 노출시키는 유전층의 개구부들은 각각 상기 아일랜드들 상에 배치되어 상기 아일랜드들을 부분적으로 노출시킬 수 있다.
상기 아일랜드들은 각각 원형 형상을 가질 수 있으며, 상기 아일랜드들 각각의 직경은 상기 유전층의 개구부들의 직경의 4배를 초과하고, 상기 아일랜드들 사이의 간격은 상기 개구부의 직경과 같거나 그보다 클 수 있다.
일 실시예에 있어서, 상기 아일랜드들 사이의 간격은 상기 아일랜드의 직경보다 작을 수 있다.
일 실시예에 있어서, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다.
상기 발광 다이오드는, 상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함할 수 있다.
상기 발광 다이오드는 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함할 수 있고, 상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속할 수 있다.
상기 메사는 상기 제1 도전형 반도체층을 노출시키는 비아홀들을 가질 수 있으며, 상기 유전층 및 하부 절연층은 상기 비아홀들 내에서 상기 제1 도전형 반도체층을 노출시키도록 형성되고, 상기 제1 패드 금속층은 상기 비아홀들 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부들을 가질 수 있다.
나아가, 상기 메사는 리세스부들을 갖는 측면을 가질 수 있고, 상기 하부 절연층의 가장자리는 상기 메사의 가장자리를 따라 형성되어 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 상기 리세스부들 근처에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 가질 수 있다.
또한, 상기 제1 패드 금속층은 상기 기판의 모서리들 중 적어도 일부 모서리 근처에 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 더 포함할 수 있다.
상기 발광 다이오드는 상기 유전층으로부터 횡 방향으로 이격되어 상기 제1 도전형 반도체층의 가장자리를 따라 배치된 림 유전층을 더 포함할 수 있다.
상기 림 유전층은 상기 유전층과 동일한 물질로 형성될 수 있다.
또한, 상기 림 유전층은 상기 하부 절연층으로부터 횡 방향으로 이격될 수 있다.
상기 발광 다이오드는, 상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함할 수 있으며, 상기 림 유전층은 상기 제1 패드 금속층으로부터 횡 방향으로 이격될 수 있다.
상기 발광 다이오드는 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함할 수 있고, 상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속하며, 상기 상부 절연층은 상기 림 유전층을 덮을 수 있다.
상기 오믹 콘택층은 도전성 산화물층으로 형성될 수 있으며, 나아가, 상기 도전성 산화물층은 ITO(Indium Tin Oxide)일 수 있다.
본 개시의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 오믹 콘택층; 상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들을 노출시키는 개구부들을 갖는 유전층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 아일랜드들에 전기적으로 접속하는 금속 반사층; 및 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층을 포함한다.
상기 오믹 콘택층은 ITO로 형성될 수 있다.
상기 유전층 및 하부 절연층은 상기 메사 측면을 덮을 수 있으며, 상기 메사 가장자리를 따라 상기 메사 주위에 노출된 제1 도전형 반도체층을 부분적으로 덮을 수 있다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치된 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 전류 차단층; 상기 전류 차단층을 덮고 상기 제2 도전형 반도체층에 콘택하는 오믹 콘택층; 상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들 상에서 상기 오믹 콘택층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 오믹 콘택층에 전기적으로 접속하는 금속 반사층; 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층; 및 상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함한다.
상기 오믹 콘택층은 상기 아일랜드들 및 상기 아일랜드들 사이에 노출된 제2 도전형 반도체층을 덮을 수 있으며, 상기 오믹 콘택층을 노출시키는 유전층의 개구부들은 각각 상기 아일랜드들보다 작은 크기를 갖고 상기 아일랜드들 상에서 상기 오믹 콘택층을 노출시킬 수 있다.
상기 아일랜드들은 각각 원형 형상을 가질 수 있으며, 상기 아일랜드들 각각의 직경은 상기 유전층의 개구부들의 직경의 4배를 초과하고, 상기 아일랜드들 사이의 간격은 상기 개구부의 직경과 같거나 그보다 클 수 있다.
일 실시예에 있어서, 상기 아일랜드들 사이의 간격은 상기 아일랜드의 직경보다 작을 수 있다.
일 실시예에 있어서, 상기 하부 절연층은 분포 브래그 반사기를 포함할 수 있다.
상기 발광 다이오드는, 상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함할 수 있다.
상기 발광 다이오드는 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함할 수 있고, 상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속할 수 있다.
상기 메사는 상기 제1 도전형 반도체층을 노출시키는 비아홀들을 가질 수 있으며, 상기 유전층 및 하부 절연층은 상기 비아홀들 내에서 상기 제1 도전형 반도체층을 노출시키도록 형성되고, 상기 제1 패드 금속층은 상기 비아홀들 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부들을 가질 수 있다.
나아가, 상기 메사는 리세스부들을 갖는 측면을 가질 수 있고, 상기 하부 절연층의 가장자리는 상기 메사의 가장자리를 따라 형성되어 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고, 상기 제1 패드 금속층은 상기 리세스부들 근처에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 가질 수 있다.
또한, 상기 제1 패드 금속층은 상기 기판의 모서리들 중 적어도 일부 모서리 근처에 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 더 포함할 수 있다.
상기 발광 다이오드는 상기 유전층으로부터 횡 방향으로 이격되어 상기 제1 도전형 반도체층의 가장자리를 따라 배치된 림 유전층을 더 포함할 수 있다.
상기 림 유전층은 상기 유전층과 동일한 물질로 형성될 수 있다.
또한, 상기 림 유전층은 상기 하부 절연층으로부터 횡 방향으로 이격될 수 있다.
상기 발광 다이오드는, 상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및 상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함할 수 있으며, 상기 림 유전층은 상기 제1 패드 금속층으로부터 횡 방향으로 이격될 수 있다.
상기 발광 다이오드는 상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함할 수 있고, 상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속하며, 상기 상부 절연층은 상기 림 유전층을 덮을 수 있다.
상기 오믹 콘택층은 도전성 산화물층으로 형성될 수 있으며, 나아가, 상기 도전성 산화물층은 ITO(Indium Tin Oxide)일 수 있다.
본 개시의 일 실시예에 따른 발광 다이오드는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 전류 차단층; 상기 전류 차단층을 덮고 상기 제2 도전현 반도체층에 콘택하는 오믹 콘택층; 상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들 상에서 상기 오믹 콘택층을 노출시키는 개구부들을 갖는 유전층; 상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 오믹 콘택층에 전기적으로 접속하는 금속 반사층; 및 상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층을 포함한다.
상기 오믹 콘택층은 ITO로 형성될 수 있다.
상기 유전층 및 하부 절연층은 상기 메사 측면을 덮을 수 있으며, 상기 메사 가장자리를 따라 상기 메사 주위에 노출된 제1 도전형 반도체층을 부분적으로 덮을 수 있다.
도 1a은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 1b는 도 1a의 부분 확대도이다.
도 2a는 도 1a의 절취선 A-A'를 따라 취해진 단면도이다.
도 2b는 도 1a의 절취선 B-B'를 따라 취해진 단면도이다.
도 3은 본 발명의 일 실시예에 따른 반사 구조를 설명하기 위한 개략적인 부분 확대 단면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 다이오드의 림 유전층을 설명하기 위한 개략적인 부분 확대 단면도이다.
도 5a은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 5b는 도 5a의 부분 확대도이다.
도 6a는 도 5a의 절취선 C-C'를 따라 취해진 단면도이다.
도 6b는 도 5a의 절취선 D-D'를 따라 취해진 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반사 구조를 설명하기 위한 개략적인 부분 확대 단면도이다.
도 8는 본 발명의 일 실시예에 따른 발광 다이오드의 림 유전층을 설명하기 위한 개략적인 부분 확대 단면도이다.
도 9a는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 발광다이오드 패키지를 설명하기 위한 사시도이다.
도 9b는 도 9a의 평면도이다.
도 9c는 도 9b의 절취선 I-I'를 따라 취해진 단면도이다.
도 10은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 12은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 13a, 도 13b, 및 도 13c는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 개략적인 단면도, 평면도, 및 회로도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a는 본 발명의 일 실시예에 따른 발광 다이오드(10)를 설명하기 위한 개략적인 평면도이고, 도 1b는 도 1a의 부분 확대도이다. 도 2는 도 1a의 절취선 A-A'를 따라 취해진 단면도이며, 도 3은 도 1a의 절취선 B-B'를 따라 취해진 단면도이다. 한편, 도 3은 본 발명의 일 실시예에 따른 반사 구조를 설명하기 위한 개략적인 부분 확대 단면도이고, 도 4는 본 발명의 일 실시예에 따른 발광 다이오드(10)의 림 유전층(29b)을 설명하기 위한 개략적인 부분 확대 단면도이다.
우선, 도 1, 도 2a, 및 도 2b를 참조하면, 상기 발광 다이오드(10)는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 오믹 콘택층(28), 유전층(29), 금속 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b)) 및 상부 절연층(37)을 포함한다. 나아가, 상기 발광 다이오드(10)는 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 더 포함할 수 있다.
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있다. 기판(21)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23)의 가장자리는 기판(21)의 가장자리와 나란할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 도전형 반도체층(23)이 기판(21)의 가장자리로 둘러싸인 영역 내측에 위치할 수 있다.
제1 도전형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내부에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층(23)의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출될 수 있다. 또한, 도 1에 도시한 바와 같이, 메사(M)는 가장자리를 따라 리세스부들을 포함할 수 있다. 상기 리세스부들 내에서 제1 도전형 반도체층(23)의 상면이 노출된다.
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다. 본 실시예에 있어서, 활성층(25)은 특히 500nm 이하의 자외선 또는 청색광을 생성할 수 있으며, 나아가 400 내지 470nm 범위 내의 가시광을 생성할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 상기 메사(M)는, 도 1 및 도 2b에 도시된 바와 같이, 제2 도전형 반도체층(27) 및 활성층(25)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 복수의 비아홀들(27b)을 포함할 수 있다. 비아홀들(27b)은 메사(M) 영역 내에서 서로 이격된다. 일 실시예에서, 비아홀들(27b)은 서로 일정한 간격을 갖고 이격될 수 있으며, 메사(M) 영역 내에서 고르게 분포될 수 있다. 비아홀들(27b)은 복수의 행 또는 복수의 열에 배치될 수 있다. 8개의 비아홀들(27b)이 도시되어 있지만, 이에 한정되는 것은 아니다. 비아홀들(27b)이 개수가 증가할 수록 제1 패드 금속층(35a)의 내부 접촉부들(ct1)의 개수가 증가하여 전류 분산 성능이 개선될 수 있다. 일 실시예에 있어서, 같은 극성의 범프 패드들, 예를 들어, 제1 범프 패드들(39a), 또는 제2 범프 패드들(39b) 사이에 적어도 하나의 비아홀(27b)이 배치될 수 있으며, 서로 다른 극성의 범프 패드들, 예를 들어, 제1 범프 패드(39a)와 제2 범프 패드(39b) 사이에 적어도 하나의 비아홀(27b)이 배치될 수 있다.
한편, 오믹 콘택층(28)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(27)에 콘택한다. 오믹 콘택층(28)은 복수의 아일랜드들로 형성된다. 기판(21)이 패터닝된 사파이어 기판인 경우, 아일랜드들은 부분적으로 기판(21) 상의 돌출 패턴과 동일한 형태로 배열될 수 있다. 예를 들어, 아일랜드들은 벌집 모양으로 배열될 수 있다. 아일랜드들은 곡선 영역을 포함할 수 있으며, 도시한 바와 같이, 원형일 수도 있다. 아일랜드들 사이에 제2 도전형 반도체층(27)의 표면이 노출될 수 있다. 아일랜드들은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 분포될 수 있다. 다만, 아일랜드들 사이의 간격(도 3의 S1)은 아일랜드와 비아홀(27b) 사이의 간격이나 아일랜드와 메사(M) 가장자리 사이의 간격보다 작을 수 있다. 아일랜드들 사이의 간격(S1)은 예를 들어 1 내지 5um 범위 내일 수 있으나, 이에 한정되는 것은 아니다. 한편, 아일랜드들의 직경(D1)은 예를 들어 5 내지 10um 범위 내일 수 있으나, 이에 한정되는 것은 아니다. 오믹 콘택층(28)을 서로 이격된 아일랜드들로 형성함으로써 오믹 콘택층(28)에 의한 광 흡수를 줄일 수 있어 발광 다이오드의 광도를 향상시킬 수 있다.
오믹 콘택층(28)은 활성층(25)에 생성된 광을 투과하는 도전성 산화물층으로 형성될 수 있다. 오믹 콘택층(28)은 예컨대, ITO(인디움주석산화물) 또는 ZnO 등으로 형성될 수 있다. 오믹 콘택층(28)은 제2 도전형 반도체층(27)에 오믹 콘택하기에 충분한 두께로 형성되며, 예를 들어 3nm 내지 50nm 두께 범위 내에서, 구체적으로는, 6nm 내지 30nm의 두께 범위 내에서 형성될 수 있다. 오믹 콘택층(28)의 두께가 너무 얇으면 충분한 오믹 특성을 제공하지 못해 순방향 전압이 증가한다. 또한, 오믹 콘택층(28)의 두께가 너무 두꺼우면 광 흡수에 의한 손실이 발생해 발광 효율을 떨어뜨린다.
한편, 유전층(29a)은 오믹 콘택층(28)을 덮는다. 나아가, 유전층(29a)은 아일랜드들 사이에 노출된 제2 도전형 반도체층(27)을 덮을 수 있으며, 메사(M)의 측면을 덮을 수 있다. 유전층(29a)은 메사(M)의 가장자리를 따라 메사(M) 주위에 노출된 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다. 유전층(29a)의 가장자리는 후술하는 하부 절연층(33)으로 덮일 수 있다. 따라서, 유전층(29a)의 가장자리는 하부 절연층(33)의 가장자리에 비해 기판(21)의 가장자리로부터 더 멀리 위치한다. 이에 따라, 후술하듯이, 하부 절연층(33)의 일부는 메사(M) 주위에서 제1 도전형 반도체층(23)에 접할 수 있다. 더욱이, 유전층(29a)은 제2 도전형 반도체층(27)의 상부 영역 내에 한정될 수 있으며, 하부 절연층(33)이 제2 도전형 반도체층(27) 및 활성층(25)의 측면에 접할 수도 있다.
유전층(29a)은 비아홀들(27b) 내에서 제1 도전형 반도체층(23)을 노출시키는 개구부들(29h1) 및 오믹 콘택층(28)을 노출시키는 개구부들(29h2)을 가질 수 있다. 유전층(29a)은 아일랜드들 각각을 노출시키는 복수의 개구부들(29h2)을 가질 수 있다. 개구부들(29h1)은 비아홀들(27b) 내에 형성될 수 있다. 개구부들(29h1)은 제1 패드 금속층(35a)이 제1 도전형 반도체층(23)에 접속할 수 있는 접속 통로를 제공하기 위해 형성된다.
개구부들(29h2)은 각각 아일랜드들(28) 상에 배치될 수 있으며, 아일랜드들(28)을 부분적으로 노출시킬 수 있다. 개구부들(29h2)은 금속 반사층(31)이 오믹 콘택층(28)에 접속할 수 있는 접속 통로를 제공한다. 개구부들(29h2)의 직경(도 3의 D2)은 아일랜드들의 직경에 비해 작작다. 개구부들(29h2) 각각의 폭은 대응하는 아일랜드 폭의 절반보다 작을 수 있다. 나아가, 아일랜드의 직경(D2)은 개구부(29h2) 직경의 5배 이상 10배 미만일 수 있다.
유전층(29)은 제2 도전형 반도체층(27) 및 오믹 콘택층(28)보다 낮은 굴절률을 가지는 절연 물질로 형성된다. 유전층(29)은 예컨대 SiO2로 형성될 수 있다.
림 유전층(29b)은 유전층(29a)으로부터 이격되어 제1 도전형 반도체층(23)의 가장자리를 따라 배치될 수 있다. 유전층(29a)과 림 유전층(29b) 사이에 제1 도전형 반도체층(23)이 노출될 수 있다. 림 유전층(29b)의 바깥쪽 가장자리는 기판(21)의 가장자리와 나란할 수 있다. 제1 도전형 반도체층(23) 주위에 기판(21)이 노출된 경우, 림 유전층(29b)은 기판(21)의 가장자리를 따라 배치될 수 있다.
림 유전층(29b)은 유전층(29a)과 동일 물질로 형성될 수 있다. 림 유전층(29a)은 유전층(29a)과 함께 형성될 수 있다. 예를 들어, 유전층을 형성한 후, 사진 및 식각 공정을 이용하여 이를 패터닝함으로써 서로 이격된 유전층(29a) 및 림 유전층(29b)을 형성할 수 있다.
한편, 금속 반사층(31)은 유전층(29a) 상에 배치되어 개구부들(29h2)을 통해 오믹 콘택층(28)에 접속한다. 금속 반사층(31)은 메사(M)의 상부 영역 내에 배치될 수 있다. 금속 반사층(31)은 반사성 금속을 포함하며, 예컨대 Ag 또는 Ni/Ag를 포함할 수 있다. 나아가, 금속 반사층(31)은 반사 금속 물질층을 보호하기 위한 장벽층, 예컨대 Ni을 포함할 수 있으며, 또한, 금속층의 산화 방지를 위해 Au층을 포함할 수 있다. 나아가, Au층의 접착력을 향상시키기 위해, Au층 하부에 Ti층을 포함할 수도 있다. 금속 반사층(31)은 유전층(29a)의 상면에 접한다.
오믹 콘택층(28)으로 오믹 콘택을 형성하고, 유전층(29a) 상에 금속 반사층(31)을 배치함으로써 솔더 등에 의해 오믹 저항이 높아지는 것을 방지할 수 있다. 나아가, 오믹 콘택층(28), 유전층(29a) 및 금속 반사층(31)을 제2 도전형 반도체층(27) 상에 배치함으로써 광의 반사율을 향상시킬 수 있어 발광 효율을 개선할 수 있다. 특히, 오믹 콘택층(28)을 아일랜드들로 형성함으로써 오믹 콘택층(28)에 의한 광 손실을 줄일 수 있다.
도 3을 참조하면, 금속 반사층(31)과 활성층(25)사이에는 굴절률이 변화하는 복수의 구간들이 수평적으로 형성된다. GaN의 굴절률은 2.4, 오믹 콘택층(28), 예컨대 ITO의 굴절률은 약 2.0, 유전층(29a), 예컨대 SiO2의 굴절률은 약 1.5가 되는데, 굴절률이 변화하는 수평적 구간에 따라 Z1, Z2, Z3로 구분할 수 있다. Z1은 수평 방향으로 일정한 굴절률, 예를 들어, 오믹 콘택층(28)의 굴절률을 가지며, Z2는 오믹 콘택층(28)과 유전층(29a)이 적층된 굴절률을 가지며, Z3는 유전층(29a)의 굴절률을 갖는다. Z1 내에서 오믹 콘택층(28)은 일정한 두께를 가지며, Z2 내에서 오믹 콘택층(28) 및 유전층(28a)의 두께는 변할 수 있다. 또한, Z3 내에서 유전층(28a)의 두께는 수평 방향으로 변할 수 있다. 이에 따라, 유전층(29a)이 SiO2 단일층인 경우, Z1과 Z3 사이에 오믹 콘택층(28)과 유전층(29a)이 중첩된 구간인 Z2가 형성되며, Z2 내에서 굴절률은 수평 방향으로 복수회 변경될 수 있다. Z1~Z3는 기판(21)의 상면에 수평한 방향으로 반복되어 배치될 수 있다. 즉, Z1의 중심축(C1)을 기준으로 양측에 대칭으로 반복되거나, Z3의 중심축(C3) 기준으로 양측에 대칭되도록 반복될 수 있다. 또는 Z1-Z2-Z3-Z2의 배치가 반복되도록 배치할 수 있다.
유전층(29a)은 SiO2와 TiO2가 반복된 적층 구조를 가질 수 있다. 굴절률 및 두께가 일정한 구간(Z1)과 굴절률이 일정하지만 두께가 변화하는 구간(Z3) 사이에 굴절률이 수평방향으로 가장 많이 변화하는 구간(Z2)이 배치될 수 있다. 또한, Z1의 중심축(C1)을 기준으로 양측에 대칭으로 반복되거나, Z3의 중심축(C3) 기준으로 양측에 대칭되도록 반복 될 수 있다. 또는 Z1-Z2-Z3-Z2의 배치가 반복되도록 배치 할 수 있다.
이러한 구조가 적용된 발광 다이오드는 Z1~Z3가 광 방출면보다 아래로 배치되도록 할 때 효과적일 수 있다. 즉 기판(21)을 광 방출면이 되도록 소자를 본딩하는 경우, 활성층(25)에서 형성된 광의 일부가 광 방출면의 반대방향으로 방출될 수 있지만 복수의 Z1~Z3들이 광을 반사 및 분산시켜 광 추출 효율을 증가 시킨다.
하부 절연층(33)은 메사(M) 및 금속 반사층(31)을 덮는다. 하부 절연층(33)은 또한 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있으며, 메사(M)의 비아홀들(27b) 내에서 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 메사(M)의 측면을 덮는다. 하부 절연층(33)은 또한 유전층(29a)을 덮을 수 있다. 다만, 하부 절연층(33)은 림 유전층(29b)으로부터 횡 방향으로 이격될 수 있다. 예를 들어, 하부 절연층(33)의 가장자리는 유전층(29a)의 가장자리와 림 유전층(29b)의 안쪽 가장자리 사이에 배치될 수 있다. 하부 절연층(33)이 림 유전층(29b)으로부터 이격되기 때문에, 발광 다이오드 칩들을 개별화하기 위한 브레이킹 공정에서 하부 절연층(33)에 크랙이 발생하는 것을 방지할 수 있다.
한편, 하부 절연층(33)은 메사(M)의 측면 근처 및 비이홀들(27b) 내에서 제1 도전형 반도체층(23)을 노출시킨다. 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 개구부들(33a) 및 금속 반사층(31)을 노출시키는 개구부들(33b)을 가질 수 있다. 또한, 하부 절연층(33)은 메사(M) 둘레에서 메사(M)의 측면 형상을 따라 제1 도전형 반도체층(23)을 부분적으로 노출시킬 수 있으며, 따라서, 메사(M) 측면의 리세스부들에서 제1 도전형 반도체층(23)의 더 많은 영역을 노출시킬 수 있다.
본 실시예에서, 하부 절연층(33)은 제1 도전형 반도체층(23)의 가장자리를 포함하여 그 주변 영역을 모두 노출하도록 형성된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 메사(M) 측면의 리세스부들 근처에 하부 절연층(33)의 개구부들이 형성될 수도 있다.
하부 절연층(33)의 개구부들(33a)은 유전층(29a)의 개구부들(29h1) 내에서 제1 도전형 반도체층(23)을 노출시킬 수 있다. 한편, 하부 절연층(33)의 개구부(33b)는 금속 반사층(31)을 노출시킨다. 개구부들(33b)의 개수 및 위치는 다양하게 변경될 수 있다. 하부 절연층(33)의 개구부들(33b)에 의해 노출되는 금속 반사층(31)은 평평한 면을 가질 수 있으며, 이를 위해, 개구부들(33b)과 아일랜드들(28)은 서로 중첩하지 않도록 아일랜드들(28)은 개구부들(33b)로부터 횡방향으로 이격될 수 있다. 그러나 본 발명이 이에 반드시 한정되는 것은 아니며, 개구부들(33b)과 아일랜드들(28)이 서로 중첩할 수도 있다.
한편, 하부 절연층(33)은 분포 브래그 반사기를 포함할 수 있다. 분포 브래그 반사기는 굴절률이 서로 다른 절연층들을 적층하여 형성될 수 있다. 예를 들어, 분포 브래그 반사기는 실리콘질화막과 실리콘산화막을 교대로 반복 적층하여 형성될 수 있다. 하부 절연층(33)이 분포 브래그 반사기를 포함할 경우, 하부 절연층(33)은유전층(29b)에 비해 상대적으로 두꺼우며, 크랙에 취약할 수 있다. 하부 절연층(33)을 림 유전층(29b)으로부터 횡방향으로 이격시킴으로써 하부 절연층(33)의 가장자리에서 크랙이 발생하는 것을 방지할 수 있다.
제1 패드 금속층(35a)은 상기 하부 절연층(33) 상에 배치되며, 하부 절연층(33)에 의해 메사(M) 및 금속 반사층(31)으로부터 절연된다. 제1 패드 금속층(35a)은 하부 절연층(33)에 의해 노출된 제1 도전형 반도체층(23)에 접촉한다. 제1 패드 금속층(35a)은 비아홀들(27a) 내에서 제1 도전형 반도체층(23)에 접촉하는 제1 접촉부(ct1), 메사(M) 둘레를 따라 제1 도전형 반도체층(23)에 접촉하는 제2 및 제3 접촉부들(ct2, ct3)를 포함할 수 있다. 비아홀들(27a) 내에서 제1 도전형 반도체층(23)에 접촉하는 제1 접촉부(ct1)는 메사(M) 내부에 위치하는 접촉부로 내부 접촉부라 칭하고, 제2 및 제3 접촉부들(ct2, ct3)은 메사(M) 외부에 위치하는 접촉부로 외부 접촉부라 칭할 수 있다.
제2 접촉부들(ct2)은 메사(M)의 가장자리를 따라 배치될 수 있다. 도 1a에 도시한 바와 같이, 복수의 제2 접촉부들(ct2)이 서로 이격되어 메사(M)의 리세스부들 근처에 배치될 수 있다. 도 1a에 도시한 바와 같이, 제1 접촉부들(ct1)과 제2 접촉부들(ct2) 사이의 최단 거리는 제1 접촉부들(ct1)에서 메사(M) 가장자리까지의 최단거리보다 클 수 있으며, 이에 따라, 전류 분산 성능을 향상시킬 수 있다.
제3 접촉부들(ct3)은 메사(M)의 모서리들 근처에 배치된다. 제1 접촉부들(ct1)과 제3 접촉부들(ct3) 사이의 최단 거리는 제1 접촉부들(ct1)과 제2 접촉부들(ct2) 사이의 최단 거리보다 클 수 있으며, 제1 접촉부들(ct1) 사이의 최단 거리보다 클 수 있다. 제3 접촉부들(ct3)은 메사(M)의 모서리들 중 제2 패드 금속층(35b)에 가까운 모서리들 근처에 배치될 수 있으며, 제1 접촉부들(ct1)을 보완하여 전류 분산 성능에 기여한다.
한편, 제2 패드 금속층(35b)은 하부 절연층(33) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(33)의 개구부(33b)를 통해 금속 반사층(31)에 전기적으로 접속된다. 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(35ab)이 형성될 수 있다. 경계 영역(35ab)에 하부 절연층(33)이 노출되며, 이 경계 영역(35ab)은 후술하는 상부 절연층(37)으로 덮인다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 또한, 상부 절연층(37)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있다. 도 4에 잘 도시되듯이, 상부 절연층(37)은 림 유전층(29b)을 덮을 수 있다. 상부 절연층(37)은 제1 도전형 반도체층(23)을 모두 덮을 수도 있으며, 기판(21)의 가장자리와 나란할 수 있다. 상부 절연층(37)과 림 유전층(29b)이 중첩하여 형성되므로, 상부 절연층(37)에 크랙이 발생하더라도 제1 도전형 반도체층(23)이 노출되는 것을 방지할 수 있다. 나아가, 림 유전층(29b)에 의해 상부 절연층(37)의 가장자리 근처에 단차가 발생하므로, 상부 절연층(37)의 가장자리에서 크랙이 발생하더라도 크랙이 발광 다이오드 칩의 내부로 진행하는 것을 방지할 수 있다.
상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부들(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부들(37b)을 가질 수 있다. 제1 개구부들(37a) 및 제2 개구부들(37b)은 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 본 실시예에 있어서, 복수의 제1 개구부들(37a) 및 복수의 제2 개구부들(37b)이 형성되는 것으로 도시 및 설명하지만, 각각 1개의 제1 및 제2 개구부(37a, 37b)가 형성될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니며, SiO2-TiO2 혼합층 또는 MgF2층을 포함할 수도 있다. SiO2-TiO2 혼합층이나 MgF2층은 방수 특성이 우수하여 발광 다이오드의 고온 고습 환경에서의 신뢰성을 향상시킬 수 있다. 또한, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 범프 패드들(39a)은 상부 절연층(37)의 제1 개구부들(37a)을 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드들(39b)은 제2 개구부들(37b)을 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 도 1에 도시한 바와 같이, 제1 범프 패드(39a) 및 제2 범프 패드(39b)는 각각 제1 개구부(37a) 및 제2 개구부(37b)를 모두 덮어 밀봉할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a) 내에 배치되고, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b) 내에 배치될 수 있다. 상기 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격될 수 있다.
도 1a에 도시한 바와 같이, 제2 범프 패드(39b)는 제2 패드 금속층(35a)의 상부 영역 내에 한정되어 위치할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 범프 패드(39b)의 일부가 제1 패드 금속층(35a)과 중첩할 수도 있다. 다만, 상부 절연층(37)이 제1 패드 금속층(35a)과 제2 범프 패드(39b) 사이에 배치되어 이들을 절연시킬 수 있다.
본 발명의 실시예에 따르면, 종래의 오믹 반사층 대신에 오믹 콘택층(28), 유전층(29) 및 금속 반사층(31)의 반사 구조가 사용된다. 이에 따라, 솔더 등의 본딩재가 콘택 영역으로 침투하는 것을 차단할 수 있으며, 안정한 오믹 콘택 저항을 확보하여 발광 다이오드(10)의 신뢰성을 향상시킬 수 있다. 더욱이, 오믹 콘택층(28)을 아일랜드들로 형성함으로서 오믹 콘택층(28)에 의한 광 흡수를 줄여 발광 다이오드(10)의 광 추출 효율을 개선할 수 있다.
(실험예)
오믹 콘택층(28)을 복수의 아일랜드들로 패터닝하여 발광 다이오드를 제작하였다(실시예1). 한편, 실시예1의 발광 다이오드와 대비하기 위해, 오믹 콘택층(28)을 패터닝하지 않고 연속적인 층으로 형성한 발광 다이오드(비교예1)를 제작하였다. 비교예1과 실시예1의 발광 다이오드는 오믹 콘택층(28)을 제외한 나머지 구성요소는 동일하였다.
적분구를 통해 실시예1과 비교예1의 발광 다이오드들의 광도를 측정한 결과, 실시예1의 발광 다이오드가 비교예1의 발광 다이오드에 비해 상대적으로 높은 광도를 갖는 것을 알 수 있었다. 한편 탐침을 통한 전기적 특성을 측정한 결과, 실시예1의 발광 다이오드가 비교예1의 발광 다이오드에 비해 순방향 전압이 상대적으로 높았다.
도 5a는 본 발명의 일 실시예에 따른 발광 다이오드(20)를 설명하기 위한 개략적인 평면도이고, 도 5b는 도 5a의 부분 확대도이다. 도 6a는 도 5a의 절취선 C-C'를 따라 취해진 단면도이며, 도 6b는 도 5a의 절취선 D-D'를 따라 취해진 단면도이다. 한편, 도 7은 본 발명의 일 실시예에 따른 반사 구조를 설명하기 위한 개략적인 부분 확대 단면도이고, 도 8은 본 발명의 일 실시예에 따른 발광 다이오드의 림 유전층(129b)을 설명하기 위한 개략적인 부분 확대 단면도이다.
우선, 도 5a, 도 5b, 도 6a, 및 도 6b를 참조하면, 상기 발광 다이오드(20)는 기판(21), 제1 도전형 반도체층(23), 활성층(25), 제2 도전형 반도체층(27), 전류 차단층(28), 오믹 콘택층(128), 유전층(129a), 림 유전층(129b), 금속 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b)) 및 상부 절연층(37)을 포함한다. 나아가, 상기 발광 다이오드(20)는 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 더 포함할 수 있다.
상기 기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있다. 기판(21)은 평면도(a)에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23)은 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23)의 가장자리는 기판(21)의 가장자리와 나란할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 제1 도전형 반도체층(23)이 기판(21)의 가장자리로 둘러싸인 영역 내측에 위치할 수 있다.
제1 도전형 반도체층(23) 상에 메사(M)가 배치된다. 메사(M)는 제1 도전형 반도체층(23)으로 둘러싸인 영역 내부에 한정되어 위치할 수 있으며, 따라서, 제1 도전형 반도체층(23)의 가장자리 근처 영역들은 메사(M)에 의해 덮이지 않고 외부에 노출될 수 있다. 또한, 도 5a 및 도 5b에 도시한 바와 같이, 메사(M)는 가장자리를 따라 리세스부들을 포함할 수 있다. 상기 리세스부들 내에서 제1 도전형 반도체층(23)의 상면이 노출된다.
메사(M)는 제2 도전형 반도체층(27)과 활성층(25)을 포함한다. 상기 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 개재된다. 활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다. 본 실시예에 있어서, 활성층(25)은 특히 500nm 이하의 자외선 또는 청색광을 생성할 수 있으며, 나아가 400 내지 470nm 범위 내의 가시광을 생성할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 상기 메사(M)는, 도 5a 및 도 6b에 도시된 바와 같이, 제2 도전형 반도체층(27) 및 활성층(25)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 복수의 비아홀들(27b)을 포함할 수 있다. 비아홀들(27b)은 메사(M) 영역 내에서 서로 이격된다. 일 실시예에서, 비아홀들(27b)은 서로 일정한 간격을 갖고 이격될 수 있으며, 메사(M) 영역 내에서 고르게 분포될 수 있다. 8개의 비아홀들(27b)이 도시되어 있지만, 이에 한정되는 것은 아니다. 비아홀들(27b)이 개수가 증가할 수록 제1 패드 금속층(35a)의 내부 접촉부들(ct1)의 개수가 증가하여 전류 분산 성능이 개선될 수 있다.
한편, 오믹 콘택층(128)은 메사(M) 상부에 배치되어 제2 도전형 반도체층(27)에 콘택한다. 한편, 오믹 콘택층(128)과 제2 도전형 반도체층(27) 사이에 전류 차단층(127)이 배치된다.
전류 차단층(127)은 복수의 아일랜드들로 형성된다. 아일랜드들 사이에 제2 도전형 반도체층(27)의 표면이 노출될 수 있다. 아일랜드들은 메사(M) 상부 영역에서 메사(M)의 거의 전 영역에 걸쳐 분포될 수 있다. 다만, 아일랜드들 사이의 간격(도 7의 S1)은 아일랜드와 비아홀(27b) 사이의 간격이나 아일랜드와 메사(M) 가장자리 사이의 간격보다 작을 수 있다. 아일랜드들 사이의 간격(S1)은 예를 들어 1 내지 5um 범위 내일 수 있으나, 이에 한정되는 것은 아니다. 한편, 아일랜드들의 직경(D1)은 예를 들어 5 내지 10um 범위 내일 수 있으나, 이에 한정되는 것은 아니다.
오믹 콘택층(128)은 전류 차단층(127)을 덮고, 전류 차단층(127)의 아일랜드들 사이에 노출된 제2 도전형 반도체층(27)에 콘택한다. 전류 차단층(127)을 오믹 콘택층(128)과 제2 도전형 반도체층(27) 사이에 배치함으로써 전류 분산 성능을 개선할 수 있으며, 오믹 콘택층(128)에 의한 광 흡수를 줄일 수 있어 발광 다이오드의 광도를 향상시킬 수 있다.
전류 차단층(127)은 활성층(25)에서 생성된 광을 투과하는 산화물 또는 질화물로 형성될 수 있다. 전류 차단층(127)은 절연 물질로 형성된다.
오믹 콘택층(128)은 활성층(25)에 생성된 광을 투과하는 도전성 산화물층으로 형성될 수 있다. 오믹 콘택층(128)은 예컨대, ITO(인디움주석산화물) 또는 ZnO 등으로 형성될 수 있다. 오믹 콘택층(128)은 제2 도전형 반도체층(27)에 오믹 콘택하기에 충분한 두께로 형성되며, 예를 들어 3nm 내지 50nm 두께 범위 내에서, 구체적으로는, 6nm 내지 30nm의 두께 범위 내에서 형성될 수 있다. 오믹 콘택층(128)의 두께가 너무 얇으면 충분한 오믹 특성을 제공하지 못해 순방향 전압이 증가한다. 또한, 오믹 콘택층(128)의 두께가 너무 두꺼우면 광 흡수에 의한 손실이 발생해 발광 효율을 떨어뜨린다.
한편, 유전층(129a)은 오믹 콘택층(128)을 덮는다. 나아가, 유전층(129a)은 메사(M)의 측면을 덮을 수 있다. 유전층(129a)은 메사(M)의 가장자리를 따라 메사(M) 주위에 노출된 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다. 유전층(129a)의 가장자리는 후술하는 하부 절연층(33)으로 덮일 수 있다. 따라서, 유전층(129a)의 가장자리는 하부 절연층(33)의 가장자리에 비해 기판(21)의 가장자리로부터 더 멀리 위치한다. 이에 따라, 후술하듯이, 하부 절연층(33)의 일부는 메사(M) 주위에서 제1 도전형 반도체층(23)에 접할 수 있다. 더욱이, 유전층(129a)은 제2 도전형 반도체층(27)의 상부 영역 내에 한정될 수 있으며, 하부 절연층(33)이 제2 도전형 반도체층(27) 및 활성층(25)의 측면에 접할 수도 있다.
유전층(129a)은 비아홀들(27b) 내에서 제1 도전형 반도체층(23)을 노출시키는 개구부들(129h1) 및 오믹 콘택층(128)을 노출시키는 개구부들(129h2)을 가질 수 있다. 유전층(129a)은 아일랜드들 각각을 노출시키는 복수의 개구부들(129h2)을 가질 수 있다. 개구부들(129h1)은 비아홀들(27b) 내에 형성될 수 있다. 개구부들(129h1)은 제1 패드 금속층(35a)이 제1 도전형 반도체층(23)에 접속할 수 있는 접속 통로를 제공하기 위해 형성된다.
개구부들(129h2)은 각각 전류 차단층(127)의 아일랜드들 상에 배치될 수 있으며, 오믹 콘택층(20)을 부분적으로 노출시킬 수 있다. 개구부들(129h2)은 금속 반사층(31)이 오믹 콘택층(128)에 접속할 수 있는 접속 통로를 제공한다. 개구부들(129h2)의 직경(도 7의 D2)은 아일랜드들의 직경에 비해 작으며, 예를 들어, 아일랜드의 직경(D2)은 개구부(129h2) 직경의 5배 이상 10배 미만일 수 있다.
유전층(129a)은 제2 도전형 반도체층(27) 및 오믹 콘택층(128)보다 낮은 굴절률을 가지는 절연 물질로 형성된다. 유전층(129)은 예컨대 SiO2로 형성될 수 있다.
림 유전층(129b)은 유전층(129a)으로부터 이격되어 제1 도전형 반도체층(23)의 가장자리를 따라 배치될 수 있다. 유전층(129a)과 림 유전층(129b) 사이에 제1 도전형 반도체층(23)이 노출될 수 있다. 림 유전층(129b)의 바깥쪽 가장자리는 기판(21)의 가장자리와 나란할 수 있다. 제1 도전형 반도체층(23) 주위에 기판(21)이 노출된 경우, 림 유전층(129b)은 기판(21)의 가장자리를 따라 배치될 수 있다.
림 유전층(129b)은 유전층(129a)과 동일 물질로 형성될 수 있다. 림 유전층(129a)은 유전층(129a)과 함께 형성될 수 있다. 예를 들어, 유전층을 형성한 후, 사진 및 식각 공정을 이용하여 이를 패터닝함으로써 서로 이격된 유전층(129a) 및 림 유전층(129b)을 형성할 수 있다.
한편, 금속 반사층(31)은 유전층(129a) 상에 배치되어 개구부들(129h2)을 통해 오믹 콘택층(128)에 접속한다. 금속 반사층(31)은 메사(M)의 상부 영역 내에 배치될 수 있다. 금속 반사층(31)은 반사성 금속을 포함하며, 예컨대 Ag 또는 Ni/Ag를 포함할 수 있다. 나아가, 금속 반사층(31)은 반사 금속 물질층을 보호하기 위한 장벽층, 예컨대 Ni을 포함할 수 있으며, 또한, 금속층의 산화 방지를 위해 Au층을 포함할 수 있다. 나아가, Au층의 접착력을 향상시키기 위해, Au층 하부에 Ti층을 포함할 수도 있다. 금속 반사층(31)은 유전층(129a)의 상면에 접한다.
오믹 콘택층(128)으로 오믹 콘택을 형성하고, 유전층(129a) 상에 금속 반사층(31)을 배치함으로써 솔더 등에 의해 오믹 저항이 높아지는 것을 방지할 수 있다. 나아가, 오믹 콘택층(128), 유전층(129a) 및 금속 반사층(31)을 제2 도전형 반도체층(27) 상에 배치함으로써 광의 반사율을 향상시킬 수 있어 발광 효율을 개선할 수 있다. 특히, 오믹 콘택층(128)과 제2 도전형 반도체층(27) 사이에 전류 차단층(127)을 배치함으로써 오믹 콘택층(128)에 의한 광 손실을 줄일 수 있다.
도 7을 참조하면, 금속 반사층(31)과 활성층(25)사이에는 굴절률이 변화하는 복수의 구간들이 수평적으로 형성된다. GaN의 굴절률은 2.4, 오믹 콘택층(127), 예컨대 ITO의 굴절률은 약 2.0, 유전층(128a), 예컨대 SiO2의 굴절률은 약 1.5가 되는데, 굴절률이 변화하는 수평적 구간에 따라 Z1, Z2, Z3로 구분할 수 있다. Z1은 수평 방향으로 일정한 굴절률, 예를 들어, 전류 차단층(127) 및 오믹 콘택층(127)의 굴절률을 가지며, Z2는 전류 차단층(127), 오믹 콘택층(128), 및 유전층(129a)이 적층된 굴절률을 가지며, Z3는 오믹 콘택층(128)과 유전층(128a)의 굴절률을 갖는다. Z1 내에서 전류 차단층(127) 및 오믹 콘택층(128)은 일정한 두께를 가지며, Z2 내에서 전류 차단층(127), 오믹 콘택층(128) 및 유전층(129a)의 두께는 변할 수 있다. 또한, Z3 내에서 오믹 콘택층(127) 및 유전층(129a)의 두께는 수평 방향으로 변할 수 있다. Z1과 Z3 사이에 전류 차단층(127), 오믹 콘택층(128), 및 유전층(129a)이 중첩된 구간인 Z2가 형성되며, Z2 내에서 굴절률은 수평 방향으로 복수회 변경될 수 있다. Z1~Z3는 기판(21)의 상면에 수평한 방향으로 반복되어 배치될 수 있다. 즉, Z1의 중심축(C1)을 기준으로 양측에 대칭으로 반복되거나, Z3의 중심축(C3) 기준으로 양측에 대칭되도록 반복될 수 있다. 또는 Z1-Z2-Z3-Z2의 배치가 반복되도록 배치할 수 있다.
유전층(129a)은 SiO2 단일층 또는 SiO2와 TiO2가 반복된 적층 구조를 가질 수 있다. 일 실시예에서, 굴절률 및 두께가 일정한 구간(Z1)과 굴절률이 일정하지만 두께가 변화하는 구간(Z3) 사이에 굴절률이 수평방향으로 가장 많이 변화하는 구간(Z2)이 배치될 수 있다.
이러한 구조가 적용된 발광 다이오드는 Z1~Z3가 광 방출면보다 아래로 배치되도록 할 때 효과적일 수 있다. 즉 기판(21)을 광 방출면이 되도록 소자를 본딩하는 경우, 활성층(25)에서 형성된 광의 일부가 광 방출면의 반대방향으로 방출될 수 있지만 복수의 Z1~Z3들이 광을 반사 및 분산시켜 광 추출 효율을 증가 시킨다.
하부 절연층(33)은 메사(M) 및 금속 반사층(31)을 덮는다. 하부 절연층(33)은 또한 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있으며, 메사(M)의 비아홀들(27b) 내에서 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 메사(M)의 측면을 덮는다. 하부 절연층(33)은 또한 유전층(129a)을 덮을 수 있다. 다만, 하부 절연층(33)은 림 유전층(129b)으로부터 횡 방향으로 이격될 수 있다. 예를 들어, 하부 절연층(33)의 가장자리는 유전층(129a)의 가장자리와 림 유전층(129b)의 안쪽 가장자리 사이에 배치될 수 있다. 하부 절연층(33)이 림 유전층(129b)으로부터 이격되기 때문에, 발광 다이오드 칩들을 개별화하기 위한 브레이킹 공정에서 하부 절연층(33)에 크랙이 발생하는 것을 방지할 수 있다.
한편, 하부 절연층(33)은 메사(M)의 측면 근처 및 비이홀들(27b) 내에서 제1 도전형 반도체층(23)을 노출시킨다. 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 개구부들(33a) 및 금속 반사층(31)을 노출시키는 개구부들(33b)을 가질 수 있다. 또한, 하부 절연층(33)은 메사(M) 둘레에서 메사(M)의 측면 형상을 따라 제1 도전형 반도체층(23)을 부분적으로 노출시킬 수 있으며, 따라서, 메사(M) 측면의 리세스부들에서 제1 도전형 반도체층(23)의 더 많은 영역을 노출시킬 수 있다.
본 실시예에서, 하부 절연층(33)은 제1 도전형 반도체층(23)의 가장자리를 포함하여 그 주변 영역을 모두 노출하도록 형성된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 메사(M) 측면의 리세스부들 근처에 하부 절연층(33)의 개구부들이 형성될 수도 있다.
하부 절연층(33)의 개구부들(33a)은 유전층(129a)의 개구부들(129h1) 내에서 제1 도전형 반도체층(23)을 노출시킬 수 있다. 한편, 하부 절연층(33)의 개구부(33b)는 금속 반사층(31)을 노출시킨다. 개구부들(33b)의 개수 및 위치는 다양하게 변경될 수 있다. 하부 절연층(33)의 개구부들(33b)에 의해 노출되는 금속 반사층(31)은 평평한 면을 가질 수 있으며, 이를 위해, 개구부들(33b)과 아일랜드들(127)은 서로 중첩하지 않도록 아일랜드들(127)이 개구부들(33b)로부터 횡방향으로 이격될 수 있다. 그러나 본 발명이 이에 반드시 한정되는 것은 아니며, 개구부들(33b)과 아일랜드들(127)이 서로 중첩할 수도 있다.
한편, 하부 절연층(33)은 분포 브래그 반사기를 포함할 수 있다. 분포 브래그 반사기는 굴절률이 서로 다른 절연층들을 적층하여 형성될 수 있다. 예를 들어, 분포 브래그 반사기는 실리콘질화막과 실리콘산화막을 교대로 반복 적층하여 형성될 수 있다. 하부 절연층(33)이 분포 브래그 반사기를 포함할 경우, 하부 절연층(33)은유전층(129b)에 비해 상대적으로 두꺼우며, 크랙에 취약할 수 있다. 하부 절연층(33)을 림 유전층(129b)으로부터 횡방향으로 이격시킴으로써 하부 절연층(33)의 가장자리에서 크랙이 발생하는 것을 방지할 수 있다.
제1 패드 금속층(35a)은 상기 하부 절연층(33) 상에 배치되며, 하부 절연층(33)에 의해 메사(M) 및 금속 반사층(31)으로부터 절연된다. 제1 패드 금속층(35a)은 하부 절연층(33)에 의해 노출된 제1 도전형 반도체층(23)에 접촉한다. 제1 패드 금속층(35a)은 비아홀들(27a) 내에서 제1 도전형 반도체층(23)에 접촉하는 제1 접촉부(ct1), 메사(M) 둘레를 따라 제1 도전형 반도체층(23)에 접촉하는 제2 및 제3 접촉부들(ct2, ct3)를 포함할 수 있다. 비아홀들(27a) 내에서 제1 도전형 반도체층(23)에 접촉하는 제1 접촉부(ct1)는 메사(M) 내부에 위치하는 접촉부로 내부 접촉부라 칭하고, 제2 및 제3 접촉부들(ct2, ct3)은 메사(M) 외부에 위치하는 접촉부로 외부 접촉부라 칭할 수 있다.
제2 접촉부들(ct2)은 메사(M)의 가장자리를 따라 배치될 수 있다. 도 5a에 도시한 바와 같이, 복수의 제2 접촉부들(ct2)이 서로 이격되어 메사(M)의 리세스부들 근처에 배치될 수 있다. 도 5a에 도시한 바와 같이, 제1 접촉부들(ct1)과 제2 접촉부들(ct2) 사이의 최단 거리는 제1 접촉부들(ct1)에서 메사(M) 가장자리까지의 최단거리보다 클 수 있으며, 이에 따라, 전류 분산 성능을 향상시킬 수 있다.
제3 접촉부들(ct3)은 메사(M)의 모서리들 근처에 배치된다. 제1 접촉부들(ct1)과 제3 접촉부들(ct3) 사이의 최단 거리는 제1 접촉부들(ct1)과 제2 접촉부들(ct2) 사이의 최단 거리보다 클 수 있으며, 제1 접촉부들(ct1) 사이의 최단 거리보다 클 수 있다. 제3 접촉부들(ct3)은 메사(M)의 모서리들 중 제2 패드 금속층(35b)에 가까운 모서리들 근처에 배치될 수 있으며, 제1 접촉부들(ct1)을 보완하여 전류 분산 성능에 기여한다.
한편, 제2 패드 금속층(35b)은 하부 절연층(33) 상에서 메사(M) 상부 영역에 배치되며, 하부 절연층(33)의 개구부(33b)를 통해 금속 반사층(31)에 전기적으로 접속된다. 제2 패드 금속층(35b)은 제1 패드 금속층(35a)으로 둘러싸일 수 있으며, 이들 사이에 경계 영역(35ab)이 형성될 수 있다. 경계 영역(35ab)에 하부 절연층(33)이 노출되며, 이 경계 영역(35ab)은 후술하는 상부 절연층(37)으로 덮인다.
제1 패드 금속층(35a)과 제2 패드 금속층(35b)은 동일 공정에서 동일 재료로 함께 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 Al층과 같은 오믹 반사층을 포함할 수 있으며, 오믹 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 오믹 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)을 덮는다. 또한, 상부 절연층(37)은 메사(M) 둘레를 따라 제1 도전형 반도체층(23)을 덮을 수 있다. 도 8에 잘 도시되듯이, 상부 절연층(37)은 림 유전층(129b)을 덮을 수 있다. 상부 절연층(37)은 제1 도전형 반도체층(23)을 모두 덮을 수도 있으며, 기판(21)의 가장자리와 나란할 수 있다. 상부 절연층(37)과 림 유전층(129b)이 중첩하여 형성되므로, 상부 절연층(37)에 크랙이 발생하더라도 제1 도전형 반도체층(23)이 노출되는 것을 방지할 수 있다. 나아가, 림 유전층(129b)에 의해 상부 절연층(37)의 가장자리 근처에 단차가 발생하므로, 상부 절연층(37)의 가장자리에서 크랙이 발생하더라도 크랙이 발광 다이오드 칩의 내부로 진행하는 것을 방지할 수 있다.
상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부들(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부들(37b)을 가질 수 있다. 제1 개구부들(37a) 및 제2 개구부들(37b)은 메사(M) 상부 영역에 배치될 수 있으며, 서로 대향하도록 배치될 수 있다. 본 실시예에 있어서, 복수의 제1 개구부들(37a) 및 복수의 제2 개구부들(37b)이 형성되는 것으로 도시 및 설명하지만, 각각 1개의 제1 및 제2 개구부(37a, 37b)가 형성될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니며, SiO2-TiO2 혼합층 또는 MgF2층을 포함할 수도 있다. SiO2-TiO2 혼합층이나 MgF2층은 방수 특성이 우수하여 발광 다이오드의 고온 고습 환경에서의 신뢰성을 향상시킬 수 있다. 또한, 상부 절연층(37)은 실리콘질화막과 실리콘산화막을 포함하는 다층 구조를 가질 수도 있으며, 실리콘산화막과 타이타늄산화막을 교대로 적층한 분포브래그 반사기를 포함할 수도 있다.
한편, 제1 범프 패드들(39a)은 상부 절연층(37)의 제1 개구부들(37a)을 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드들(39b)은 제2 개구부들(37b)을 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접촉한다. 도 1에 도시한 바와 같이, 제1 범프 패드(39a) 및 제2 범프 패드(39b)는 각각 제1 개구부(37a) 및 제2 개구부(37b)를 모두 덮어 밀봉할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a) 내에 배치되고, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b) 내에 배치될 수 있다. 상기 제2 범프 패드(39b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격될 수 있다.
도 5a에 도시한 바와 같이, 제2 범프 패드(39b)는 제2 패드 금속층(35a)의 상부 영역 내에 한정되어 위치할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 제2 범프 패드(39b)의 일부가 제1 패드 금속층(35a)과 중첩할 수도 있다. 다만, 상부 절연층(37)이 제1 패드 금속층(35a)과 제2 범프 패드(39b) 사이에 배치되어 이들을 절연시킬 수 있다.
본 발명의 실시예에 따르면, 종래의 오믹 반사층 대신에 오믹 콘택층(128), 유전층(129a) 및 금속 반사층(31)의 반사 구조가 사용된다. 이에 따라, 솔더 등의 본딩재가 콘택 영역으로 침투하는 것을 차단할 수 있으며, 안정한 오믹 콘택 저항을 확보하여 발광 다이오드의 신뢰성을 향상시킬 수 있다. 더욱이, 오믹 콘택층(128)을 아일랜드들로 형성함으로서 오믹 콘택층(128)에 의한 광 흡수를 줄여 발광 다이오드의 광 추출 효율을 개선할 수 있다.
(실험예)
전류 차단층(127)을 복수의 아일랜드들로 패터닝하여 발광 다이오드를 제작하였다(실시예2). 한편, 실시예2의 발광 다이오드와 대비하기 위해, 전류 차단층(127)이 생략된 발광 다이오드(비교예2)를 제작하였다. 비교예2와 실시예2의 발광 다이오드는 전류 차단층(127)을 제외한 나머지 구성요소는 동일하였다.
적분구를 통해 실시예2와 비교예2의 발광 다이오드들의 광도를 측정한 결과, 실시예2의 발광 다이오드가 비교예2의 발광 다이오드에 비해 상대적으로 높은 광도를 갖는 것을 알 수 있었다. 한편 탐침을 통한 전기적 특성을 측정한 결과, 실시예2의 발광 다이오드가 비교예2의 발광 다이오드에 비해 순방향 전압이 상대적으로 높았다.
도 9a는 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 발광 다이오드 패키지를 설명하기 위한 사시도이고, 도 9b는 도 9a의 평면도이며, 도 9c는 도 9b의 절취선 I-I'를 따라 취해진 단면도이다.
도 9a, 도 9b, 및 도 9c를 참조하면, 상기 발광 다이오드 패키지(100)는, 하우징(110), 발광 다이오드 칩(120), 리드프레임(130) 및 제너 다이오드(140)를 포함한다.
하우징(110)은, 본 실시예에서, 몸체부(111), 커버부(113) 및 코팅부(115)를 포함한다. 몸체부(111)는, 도시된 바와 같이, 대략 평면상의 형상이 사각형 형상을 가지며, 리드프레임(130)을 지지하도록 리드프레임(130)을 감싸는 형상을 가질 수 있다. 하우징(110)은 내부에 일면이 개방된 캐비티(V)를 가질 수 있으며, 캐비티(V)에 발광 다이오드 칩(120)이 배치될 수 있다.
여기서, 캐비티(V)의 깊이는 발광 다이오드 칩(120)의 높이보다 클 수 있다. 이때, 도 9b 및 도 9c에 도시된 바와 같이, 몸체부(111)는, A 영역 및 B 영역으로 구분될 수 있다. A 영역은 발광 다이오드 칩(120)이 실장되는 영역일 수 있고, B 영역은 제너 다이오드(140)가 실장되는 영역일 수 있다.
몸체부(111)의 A 영역을 보면, 발광 다이오드 칩(120)을 기준으로 발광 다이오드 칩(120)을 둘러싸는 캐비티(V)의 경사면이 동일한 경사면을 가질 수 있다. 이때, A 영역에 형성된 제1 몸체 경사면(111a)은, 도 9c에 도시된 바와 같이, 곡면으로 형성될 수 있으며, 상부로 갈수록 곡면의 경사가 급해지도록 형성될 수 있다.
A 영역에 형성된 제1 몸체 경사면(111a)은, 발광 다이오드 칩(120)의 일면을 제외한 3면의 캐비티(V)에 형성된다. 이때, 제1 몸체 경사면(111a)의 내측은 발광 다이오드 칩(120)이 실장된 위치에 인접하게 배치될 수 있다. 그에 따라 발광 다이오드 칩(120)에서 방출된 광은 제1 몸체 경사면(111a)에서 반사되어 발광 다이오드 패키지 (100)의 상부 방향으로 방출될 수 있다.
그리고 B 영역에 형성된 제2 몸체 경사면(111b)은, 도 3에 도시된 바와 같이, 본 실시예에서, 단면의 형상이 직선으로 형성될 수 있다. 하지만, 제1 몸체 경사면(111a)은 경사면으로 형성될 때, 단면 형상이 직선인 것에 한정되는 것은 아니며, 곡선으로 형성될 수도 있다.
이때, B 영역은 도 9b에서 확인할 수 있듯이, 세로 방향의 폭이 A 영역의 세로 방향 폭보다 클 수 있다. 이에 대해서는 후술하겠지만, 제2 몸체 경사면(111b)을 덮도록 커버부(113)가 형성될 수 있는 공간을 확보하기 위함이다.
커버부(113)는 도 9c에 도시된 바와 같이, B 영역에 형성된 제2 몸체 경사면(111b)을 덮도록 배치된다. 커버부(113)는 B 영역에 배치된 제너 다이오드(140)를 덮을 수 있는 두께로 형성되며, 단턱부(112)를 넘지 않을 정도로 형성된다. 그리고 커버부(113)는 도시된 바와 같이, 완만한 경사면으로 형성된 커버 경사면(113b)을 가지 수 있다. 커버 경사면(113b)은 곡면으로 형성될 수 있으며, 상부에서 하부로 갈수록 경사가 완만해지도록 형성될 수 있다.
여기서, 커버부(113)는 단턱부(112)를 넘지 않도록 형성된 것에 대해 설명하지만, 이에 한정되는 것은 아니며, 필요에 따라 커버부(113)의 일부는 단턱부(112)를 넘어 발광 다이오드 칩(120)이 실장된 위치까지 일부가 형성될 수도 있다. 즉, 커버부(113)는 반사 재료가 포함된 점성이 있는 소재를 이용하여 제2 몸체 경사면(111b)과 제너 다이오드(140)를 덮도록 형성될 수 있다. 이때, 반사 재료는 TiO2 및 Al2O3 등일 수 있다.
이렇게 커버부(113)가 B 영역에 형성됨에 따라 발광 다이오드 패키지(100)의 캐비티(V)에 형성된 커버 경사면(113b)은 제1 몸체 경사면(111a)과 유사한 형상으로 형성될 수 있다. 그에 따라 캐비티(V) 내에 형성된 반사면은 발광 다이오드 칩(120)을 기준으로 모든 면이 거의 동일하게 형성될 수 있다.
코팅부(115)는 반사 재료가 포함된 코팅 재료를 이용하여 제1 몸체 경사면(111a) 및 커버 경사면(113b)을 덮도록 형성된다. 이때, 반사 재료는 TiO2 및 Al2O3 등일 수 있다. 즉, 코팅부(115)는 발광 다이오드 패키지(100)의 캐비티(V) 내에 발광 다이오드 칩(120)을 제외한 전역을 덮도록 형성될 수 있다. 이를 위해 발광 다이오드 칩(120)의 상부를 마스킹하고, 발광 다이오드 패키지(100)의 캐비티(V) 상부에서 스프레이(spray), 디스펜싱 (dispensing), 제팅(jetting), 필름 부착(film attach), 박막증착(sputtering) 및 전자빔(e-beam) 증착 등의 방 법을 이용하여 제1 몸체 경사면(111a) 및 커버 경사면(113b) 상에 형성될 수 있다. 그에 따라 발광 다이오드 패키지(100)의 캐비티(V)의 A 영역에 제1 코팅 경사면(115a)이 형성되고, B 영역에 제 2 코팅 경사면(115b)이 형성될 수 있다.
도 10은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 베이스기판(2180), 반사 유닛(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
베이스기판(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 베이스기판(2180)는 패널 가이드와 결합될 수 있다. 베이스기판(2180)은 반사 유닛(2170)의 하부에 위치하고, 발광 소자 (2160)는 반사 유닛(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 베이스기판(2180)의 표면에 코팅된 경우에는 발광 소자 (2160)가 반사 유닛(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 발광 소자(2160)들은 정방형으로 배열될 수 있으며, 또 다른 형태로, 인접한 발광 소자(2160)와 겹쳐지지 않도록 어긋나게 배치 될 수도 있다.
또한, 각각의 발광 소자(2160) 상에는 광 가이드(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다. 광 가이드(2210)로는 Si, 렌즈, 형광체를 포함하는 레진 등의 물질 중에 하나일 수 있다. 광 가이드(2210)는 상면이 베이스기판(2180)과 평행한 상면의 형태를 가질 수도 있으며, 이와 다르게 볼록한 곡면의 형태를 가질 수도 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 12은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 12을 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
도 13a, 도 13b, 및 도 13c는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 개략적인 단면도, 평면도, 및 회로도이다. 도 13a는 디스플레이 장치의 부분 단면도를 나타내고, 도 13b는 백라이트 유닛의 평면도를 나타내며, 도 13c는 백라이트 유닛의 회로도를 나타낸다.
도 13a, 9b, 및 9c를 참조하면, 본 실시예의 디스플레이 장치는 표시패널(5270) 및 표시패널(5270)에 광을 제공하는 백라이트 유닛을 포함한다.
표시패널(5270)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(5270)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
상기 백라이트 유닛은 회로 기판(5100), 반사 유닛(5110), 발광 소자(5130), 댐부(5150), 몰딩부(5170), 확산 필름(5190), 청색광 투과(Blue Light Transmittance; BLT) 필름, 양자점(Quantum dot; QD) 필름(5230), 및 밝기 강화 필름(5250)을 포함할 수 있다.
백라이트 유닛은 회로 기판(5100) 및 회로 기판(5100) 상에 배치된 복수의 발광 소자(5130)를 포함하는 광원 모듈을 포함한다. 하나의 광원 모듈이 백라이트 유닛으로 사용될 수도 있고, 복수의 광원 모듈이 평면 상에 정렬되어 백라이트 유닛으로 사용될 수도 있다.
반사 유닛(5110)은, 도 13a에 도시한 바와 같이, 회로 기판(5100)의 표면에 배치될 수 있다. 반사 유닛(5110)은 반사 시트로 제공되거나 회로 기판(5100) 상에 코팅될 수 있다. 반사 유닛(5110)은 발광 소자들(5130)이 실장되는 영역 주위에 형성되어 발광 소자들(5130)을 둘러쌀 수 있다. 다만, 이에 한정되는 것은 아니며, 발광 소자들(5130)이 반사 유닛(5110) 상에 배치될 수도 있다.
회로 기판(5100)은 발광 소자들(5130)에 전력을 공급하기 위한 회로들을 갖는다. 발광 소자들(5130)은 회로 기판(5100)에 형성된 회로들을 통해 직렬, 병렬, 또는 직병렬로 연결될 수 있다. 발광 소자들(5130)의 전기적 연결 구조에 대해서는 도 13c를 참조하여 뒤에서 다시 설명한다.
발광 소자(5130)는 앞서 도 1a 및 도 1b, 또는 도 5a 및 도 5b를 참조하여 설명한 발광 다이오드를 포함할 수 있으며, 상세한 설명은 생략한다.
댐부(5150)는 회로 기판(5100) 상에 형성된다. 댐부(5150)는, 도 13b에 도시한 바와 같이, 회로 기판(5100) 상의 영역을 복수의 블록으로 나눈다. 각 블록에는 복수의 발광 소자들(5130)이 배치될 수 있다. 예를 들어, 본 실시예에서, 각 블록에 4개의 발광 소자들(5130)이 배치된다. 그러나 본 발명이 이에 한정되는 것은 아니며, 4개보다 더 많은 수 또는 더 적은 수의 발광 소자들(5130)이 각 블록 내에 배치될 수 있다.
댐부(5150)는 발광 소자들(5130)에서 생성된 광을 반사하는 반사 물질을 포함할 수 있으며, 예컨대 백색 실리콘으로 형성될 수 있다.
몰딩부(5170)는 댐부(5150)에 의해 구획된 블록들을 채운다. 몰딩부(5170)는 투명 실리콘으로 형성될 수 있다. 댐부(5150) 및 몰딩부(5170)는 동일 계열의 실리콘을 포함할 수 있으며, 예를 들어, 페닐계 또는 메틸계로 형성될 수 있다. 댐부(5150)와 몰딩부(5170)가 동일 계열의 실리콘을 포함함에 따라 몰딩부(5170)와 댐부(5150)의 결합력이 향상될 수 있다.
확산 필름(5190)은 몰딩부(5170) 상에 배치된다. 확산 필름(5190)은 발광 소자들(5130)에서 생성된 광을 확산시켜 광을 고르게 확산시킨다. 확산 필름(5190)은 몰딩부(5170)에 밀착될 수 있으나, 이에 한정되는 것은 아니며, 몰딩부(5170)로부터 이격될 수도 있다. 확산 필름(5190)은 하나의 시트로 구성될 수도 있으나, 도 13a에 도시한 바와 같이 복수의 시트로 구성될 수도 있다.
BLT 필름(5210) 및 QD 필름(5230)은 확산 필름(5190) 상에 배치될 수 있다. QD 필름(5230)은 발광 소자들(5130)에서 방출된 광, 예컨대 청색광을 녹색광 및 적색광으로 변환시키는 양자점들을 포함한다.
BLT 필름(5210)은 발광 소자들(5130)에서 방출된 광, 예컨대 청색광을 투과시키고, QD 필름(5230)에서 생성된 녹색광 및 적색광을 반사시킨다. 이에 따라, QD 필름(5230)에서 생성된 녹색광 및 적색광이 회로 기판(5100) 측으로 진행하여 손실되는 것을 방지할 수 있다.
한편, 밝기 강화 필름(5250)이 QD 필름(5230) 상에 배치되어 표시 패널(5270)로 진행하는 광의 밝기를 향상시킨다. 밝기 강화 필름(5250)는 하부 및 상부 밝기 강화 필름들을 포함할 수 있으며, 나아가, 이중 밝기 강화 필름(DBEF)을 포함할 수도 있다.
도 13b에 도시되듯이, 발광 소자들(5130)은 댐부(5150)에 의해 구획된 블록들에 배치된다. 같은 블록 내의 발광 소자들(5130)은 서로 동일한 간격으로 이격될 수 있다. 또한, 서로 이웃하는 블록 내의 발광 소자들(5130)도 유사한 간격으로 이격될 수 있다. 도 13b에 도시된 바와 같이, 하나의 블록 내의 발광 소자들은 사각형 형상의 블록에 대해 틸트된 형상으로 배치될 수 있다.
한편, 도 13c에 도시된 바와 같이, 각 블록(B1~Bn) 내에 배치된 발광 소자들(5130)은 서로 직렬 연결될 수 있다. 또한, 제1 내지 제n 블록 내의 발광 소자들의 애노드들은 서로 연결될 수 있으며, 캐소드들은 서로 이격될 수 있다. 예를 들어, 제1 블록(B1) 내의 발광소자들의 애노드와 제2 블록(B2) 내의 발광 소자들의 애노드는 서로 연결되며, 제1 블록(B1) 내의 발광소자들의 캐소드와 제2 블록(B2) 내의 발광 소자들의 캐소드는 서로 전기적으로 이격된다. 이에 따라, 블록 단위로 발광 소자들(5130)을 독립적으로 구동할 수 있다.
본 실시예에 따르면, 블록 단위로 발광 소자들(5130)을 독립적으로 구동함에 따라 예를 들어, 검정색 영역은 발광 소자들(5130)을 턴오프하여 구현할 수 있다. 따라서, 백라이트 광원을 항상 턴온하는 종래의 LCD 디스플레이에 비해 명암을 더 선명하게 구현할 수 있으며, 전력 소모를 감소시킬 수 있다. 나아가, QD 필름을 사용함으로써 선명한 컬러를 구현할 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 미니 LED 디스플레이 장치에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치된 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 오믹 콘택층;
    상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들을 노출시키는 개구부들을 갖는 유전층;
    상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 아일랜드들에 전기적으로 접속하는 금속 반사층;
    상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층; 및
    상기 하부 절연층 상부에 배치되며, 상기 제1 및 제2 도전형 반도체층들에 각각 전기적으로 접속된 제1 및 제2 범프 패드들을 포함하는 발광 다이오드.
  2. 청구항 1에 있어서,
    상기 유전층은 상기 아일랜드들 및 상기 아일랜드들 사이에 노출된 제2 도전형 반도체층을 덮고,
    상기 오믹 콘택층을 노출시키는 유전층의 개구부들은 각각 상기 아일랜드들 상에 배치되어 상기 아일랜드들을 부분적으로 노출시키는 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 아일랜드들은 각각 원형 형상을 갖고, 상기 아일랜드들 각각의 직경은 상기 유전층의 개구부들의 직경의 4배를 초과하며, 상기 아일랜드들 사이의 간격은 상기 개구부의 직경과 같거나 그보다 큰 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 아일랜드들 사이의 간격은 상기 아일랜드의 직경보다 작은 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 하부 절연층은 분포 브래그 반사기를 포함하는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및
    상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함하는 발광 다이오드.
  7. 청구항 6에 있어서,
    상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함하고,
    상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속하는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 메사는 상기 제1 도전형 반도체층을 노출시키는 비아홀들을 갖고,
    상기 유전층 및 하부 절연층은 상기 비아홀들 내에서 상기 제1 도전형 반도체층을 노출시키도록 형성되고,
    상기 제1 패드 금속층은 상기 비아홀들 내에서 상기 제1 도전형 반도체층에 접촉하는 내부 접촉부들을 갖는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 메사는 리세스부들을 갖는 측면을 갖고,
    상기 하부 절연층의 가장자리는 상기 메사의 가장자리를 따라 형성되어 상기 메사 둘레를 따라 상기 제1 도전형 반도체층을 노출시키고,
    상기 제1 패드 금속층은 상기 리세스부들 근처에서 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부들을 갖는 발광 다이오드.
  10. 청구항 9에 있어서,
    상기 제1 패드 금속층은 상기 기판의 모서리들 중 적어도 일부 모서리 근처에 상기 제1 도전형 반도체층에 접촉하는 외부 접촉부를 더 포함하는 발광 다이오드.
  11. 청구항 1에 있어서,
    상기 유전층으로부터 횡 방향으로 이격되어 상기 제1 도전형 반도체층의 가장자리를 따라 배치된 림 유전층을 더 포함하는 발광 다이오드.
  12. 청구항 11에 있어서,
    상기 림 유전층은 상기 유전층과 동일한 물질로 형성된 발광 다이오드.
  13. 청구항 11에 있어서,
    상기 림 유전층은 상기 하부 절연층으로부터 횡 방향으로 이격된 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 하부 절연층 상에 배치되며, 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층; 및
    상기 하부 절연층 상에 배치되며, 상기 하부 절연층의 개구부를 통해 상기 금속 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함하되,
    상기 림 유전층은 상기 제1 패드 금속층으로부터 횡 방향으로 이격된 발광 다이오드.
  15. 청구항 14에 있어서,
    상기 제1 패드 금속층 및 상기 제2 패드 금속층을 덮되, 상기 제1 패드 금속층을 노출시키는 제1 개구부 및 상기 제2 패드 금속층을 노출시키는 제2 개구부를 포함하는 상부 절연층을 더 포함하고,
    상기 제1 및 제2 범프 패드들은 각각 상기 제1 및 제2 개구부들을 통해 상기 제1 및 제2 패드 금속층들에 전기적으로 접속하며,
    상기 상부 절연층은 상기 림 유전층을 덮는 발광 다이오드.
  16. 청구항 1에 있어서,
    상기 오믹 콘택층은 도전성 산화물층으로 형성된 발광 다이오드.
  17. 청구항 16에 있어서,
    상기 도전성 산화물층은 ITO(Indium Tin Oxide)인 발광 다이오드.
  18. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 위치하고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제2 도전형 반도체층 상에 배치되며 서로 이격된 아일랜드들로 형성된 오믹 콘택층;
    상기 오믹 콘택층을 덮되, 각각 상기 아일랜드들을 노출시키는 개구부들을 갖는 유전층;
    상기 유전층을 덮으며, 상기 유전층의 개구부들을 통해 상기 아일랜드들에 전기적으로 접속하는 금속 반사층; 및
    상기 금속 반사층을 덮되, 상기 금속 반사층을 노출시키는 개구부를 갖는 하부 절연층을 포함하는 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 오믹 콘택층은 ITO로 형성된 발광 다이오드.
  20. 청구항 18에 있어서,
    상기 유전층 및 하부 절연층은 상기 메사 측면을 덮으며, 상기 메사 가장자리를 따라 상기 메사 주위에 노출된 제1 도전형 반도체층을 부분적으로 덮는 발광 다이오드.
KR1020220152659A 2021-12-23 2022-11-15 발광 다이오드 KR20230096836A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2022/018208 WO2023120996A1 (ko) 2021-12-23 2022-11-17 발광 다이오드

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020210186296 2021-12-23
KR20210186296 2021-12-23
KR1020210186933 2021-12-24
KR20210186933 2021-12-24

Publications (1)

Publication Number Publication Date
KR20230096836A true KR20230096836A (ko) 2023-06-30

Family

ID=86960027

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220152659A KR20230096836A (ko) 2021-12-23 2022-11-15 발광 다이오드

Country Status (1)

Country Link
KR (1) KR20230096836A (ko)

Similar Documents

Publication Publication Date Title
CN111063780B (zh) 高可靠性发光二极管
CN111048546B (zh) 具有多个发光单元的发光二极管
CN111129255B (zh) 发光二极管
US11515451B2 (en) Light emitting device
CN111129264B (zh) 芯片级封装发光二极管
KR20190022326A (ko) 분포 브래그 반사기를 가지는 발광 다이오드
KR102382037B1 (ko) 고 신뢰성의 발광 다이오드
CN111509101A (zh) 发光二极管
KR20200112410A (ko) 발광 다이오드
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR20230096836A (ko) 발광 다이오드
KR20190010988A (ko) 자동차 헤드램프용 발광 다이오드
KR20180059157A (ko) 복수의 파장변환기를 가지는 발광 다이오드
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102562475B1 (ko) 칩 스케일 패키지 발광 다이오드
KR102632226B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드
KR20190087069A (ko) 발광 소자 장치 및 이를 포함하는 백라이트 유닛
KR102610626B1 (ko) 솔더 범프를 갖는 발광 다이오드
US20240113150A1 (en) Light emitting device and light emitting module having the same
KR101754910B1 (ko) 발광소자
KR102672611B1 (ko) 칩 스케일 패키지 발광 다이오드
KR20180104479A (ko) 고 신뢰성 발광 다이오드
KR20180050929A (ko) 칩 스케일 패키지 발광 다이오드