KR20180104479A - 고 신뢰성 발광 다이오드 - Google Patents

고 신뢰성 발광 다이오드 Download PDF

Info

Publication number
KR20180104479A
KR20180104479A KR1020170031299A KR20170031299A KR20180104479A KR 20180104479 A KR20180104479 A KR 20180104479A KR 1020170031299 A KR1020170031299 A KR 1020170031299A KR 20170031299 A KR20170031299 A KR 20170031299A KR 20180104479 A KR20180104479 A KR 20180104479A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
insulating layer
lower insulating
semiconductor layer
Prior art date
Application number
KR1020170031299A
Other languages
English (en)
Inventor
김재권
노호섭
김종규
채종현
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020170031299A priority Critical patent/KR20180104479A/ko
Publication of KR20180104479A publication Critical patent/KR20180104479A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

일 실시예에 따른 발광 다이오드는, 기판; 기판 상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 반도체 적층체를 덮되, 반도체 적층체의 제1 도전형 반도체층을 노출시키는 제1 개구부를 포함하는 하부 절연층; 및 하부 절연층 상에 배치되고, 하부 절연층의 제1 개구부를 통해 제1 도전형 반도체층에 전기적으로 접속하는 제1 금속층을 포함하고, 하부 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고, 하부 절연층의 제1 개구부의 측벽은 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가진다. 이에 따라, 제1 금속층이 단선 또는 박리되는 것을 방지할 수 있다.

Description

고 신뢰성 발광 다이오드{HIGHLY RELIABLE LIGHT EMITTING DIODE}
본 발명은 발광 다이오드에 관한 것으로, 더욱 상세하게는 신뢰성이 개선된 발광 다이오드에 관한 것이다.
일반적으로 질화갈륨(GaN), 질화알루미늄(AlN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 가지므로, 최근 가시광선 및 자외선 영역의 광원용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN)을 이용한 청색 및 녹색 발광 다이오드는 대규모 천연색 평판 표시 장치, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.
발광 다이오드는 일반적으로 패키징 공정을 거쳐 패키지 형태로 사용된다. 그러나 최근, 발광 다이오드는 패키징 공정을 칩 레벨에서 수행하는 칩 스케일 패키지 형태의 발광 다이오드에 관한 연구가 진행중이다. 이러한 발광 다이오드는 그 크기가 일반 패키지에 비해 작고 패키징 공정을 별도로 수행하지 않기 때문에 공정을 더욱 단순화할 수 있어 시간 및 비용을 절약할 수 있다. 칩 스케일 패키지 형태의 발광 다이오드는 대체로 플립칩 형상의 전극 구조를 가지며, 방열 특성이 우수하다.
그러나 패키징 공정을 별도로 수행하지 않기 때문에 발광 다이오드가 대기 환경에 직접 노출된다. 특히, 대기 중의 수분이 발광 다이오드에 침투하여 발광 다이오드를 손상시킬 가능성이 높다.
나아가, 플립칩 형상의 전극 구조를 가지기 때문에 기판측으로 광을 반사하기 위한 반사 구조가 요구된다. 이를 위해 전극이 형성되는 측에 분포 브래그 반사기를 배치하여 광 손실을 줄이는 기술이 제안되고 있다.
분포 브래그 반사기(DBR)는 일반적으로 굴절률이 서로 다른 층들을 교대로 적층함으로써 넓은 범위의 파장 스펙트럼에 걸쳐 높은 반사율을 제공한다. 그러나 이러한 DBR은 상대적으로 두껍기 때문에 패터닝이 곤란할 뿐 아니라, DBR의 큰 측면 경사각 때문에 그 위에 형성된 금속층에 크랙이 형성되거나 금속층이 쉽게 박리되는 문제가 있다.
한편, 복수의 발광셀들을 직렬 연결한 발광 다이오드가 개발되고 있다. 이러한 발광 다이오드는 하나의 발광 다이오드를 고전압 저전류에서 동작할 수 있어 발광 다이오드의 드룹(droop) 현상을 완화할 수 있다.
그러나 복수의 발광셀들을 직렬 연결하기 위해 사용되는 연결부들은 발광셀들에 의해 형성되는 기판 상의 모폴로지에 기인한 영향으로 박리 또는 단선이 발생하기 쉽고, 또한, 외부에서 수분이 침투하여 연결부가 손상되는 등의 신뢰성 문제가 발생하기 쉽다.
본 발명이 해결하고자 하는 과제는, 분포 브래그 반사기를 채택하면서도 금속층의 단선이나 박리를 방지할 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 내습성이 강한 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 직렬 연결된 복수의 발광셀들을 가지면서 신뢰성이 향상된 발광 다이오드를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 복수의 발광셀들을 가지며 신뢰성이 높은 칩 스케일 패키지 형태의 플립칩 구조 발광 다이오드를 제공하는 것이다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 반도체 적층체를 덮되, 상기 반도체 적층체의 제1 도전형 반도체층을 노출시키는 제1 개구부를 포함하는 하부 절연층; 및 상기 하부 절연층 상에 배치되고, 상기 하부 절연층의 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 금속층을 포함하고, 상기 하부 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고, 상기 하부 절연층의 제1 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가진다.
본 발명의 실시예들에 따르면, 하부 절연층의 개구부의 측벽을 제2 재료층의 노출면의 폭이 상대적으로 큰 오프셋 형상으로 형성함으로써 그 위에 배치되는 금속층의 접착력을 개선할 수 있으며, 이에 따라, 금속층의 단선이나 박리를 방지할 수 있다.
본 발명의 다른 장점 및 효과에 대해서는 상세한 설명을 통해 더 명확하게 될 것이다.
도 1a는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이다.
도 1b는 도 1a의 발광 다이오드의 개략적인 회로도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 개략적인 단면도이다.
도 3a는 도 2의 일부 확대 단면도이고, 도 3b는 도 3a의 일부 확대 단면도이며, 도 3c는 제2 재료층의 노출면의 폭(W) 및 한 쌍의 제1 재료층과 제2 재료층의 높이(H)의 관계를 설명하기 위한 개략도이다.
도 4 내지 도 9는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 평면도들 및 단면도들이다.
도 10은 하부 절연층의 측벽을 보여주는 FIB 이미지이다.
도 11은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 12은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 13는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
도 14은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따른 발광 다이오드는, 기판; 상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체; 상기 반도체 적층체를 덮되, 상기 반도체 적층체의 제1 도전형 반도체층을 노출시키는 제1 개구부를 포함하는 하부 절연층; 및 상기 하부 절연층 상에 배치되고, 상기 하부 절연층의 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 금속층을 포함하고, 상기 하부 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고, 상기 하부 절연층의 제1 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가진다.
제2 재료층들 각각의 노출면의 폭(W)은 노출된 제2 재료층과 그 아래의 제1 재료층 한 쌍의 높이(H)의 2배 내지 10배 범위 내일 수 있다. 이에 따라, 하부 절연층의 제1 개구부의 측벽을 충분히 완만하게 형성할 수 있으며, 제1 금속층의 접착력을 확보할 수 있다.
한편, 상기 제2 재료층들의 노출면의 폭들은 서로 다를 수 있다. 또한, 상기 제2 재료층들의 두께도 서로 다를 수 있다. 나아가, 상기 제2 재료층들의 노출면의 폭들은 상기 제1 도전형 반도체층에 가까울수록 작은 값을 가질 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 노출면의 폭들을 다양하게 변형할 수 있다.
한편, 상기 하부 절연층은 상기 기판의 가장자리 근처에 측면을 가지며, 상기 하부 절연층의 측면은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가질 수 있다. 이에 따라, 상기 하부 절연층 위에 배치되는 층들과 하부 절연층간의 접촉면적을 증가시켜 단선 또는 박리를 방지할 수 있다.
특정 실시예에 있어서, 상기 제1 재료층은 SiO2층이고, 상기 제2 재료층은 ZrO2층일 수 있다. ZrO2는 TiO2에 비해 내습성이 강해 수분에 대한 발광 다이오드의 신뢰성을 향상시킬 수 있다.
상기 발광 다이오드는, 상기 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 반사층을 더 포함하고, 상기 하부 절연층은 상기 오믹 반사층을 노출시키는 제2 개구부를 더 포함하며, 상기 하부 절연층의 제2 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가질 수 있다.
나아가, 상기 발광 다이오드는 상기 제1 금속층을 덮는 상부 절연층; 상기 상부 절연층 상에 위치하며, 상기 반도체 적층체의 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 더 포함할 수 있다. 또한, 상기 상부 절연층은 상기 제1 금속층을 노출시키는 제1 개구부를 포함하고, 상기 제1 범프 패드는 상기 제1 개구부를 통해 상기 제1 금속층에 접속할 수 있다.
상기 상부 절연층은 단일층일 수도 있으나 다중층일 수도 있다. 특히, 상기 상부 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고, 상기 상부 절연층의 제1 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가질 수 있다.
이에 따라, 상기 상부 절연층 상에 배치된 제1 범프 패드의 박리를 방지할 수 있다.
상기 상부 절연층은 또한 제2 개구부를 가질 수 있으며, 제2 범프 패드는 상기 제2 개구부를 덮을 수 있다. 상기 상부 절연층의 제2 개구부도 제1 개구부와 유사한 형상을 가질 수 있으며, 따라서, 제2 범프 패드의 박리를 방지할 수 있다.
몇몇 실시예들에 있어서, 상기 반도체 적층체는 서로 이격된 복수의 발광셀들을 포함할 수 있다. 한편, 상기 제1 금속층은 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들), 및 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층을 포함할 수 있다. 이에 따라, 고전압에서 구동될 수 있는 발광 다이오드를 제공할 수 있다.
제2 재료층들 각각의 노출면의 폭(W)은 노출된 제2 재료층과 그 아래의 제1 재료층 한 쌍의 높이(H)의 2배 내지 10배 범위 내일 수 있다.
한편, 상기 발광 다이오드는 각 발광셀의 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 반사층; 및 상기 하부 절연층 상에 배치되어 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함할 수 있다. 나아가, 상기 하부 절연층은 각 발광셀 상의 상기 오믹 반사층을 노출시키는 제2 개구부들을 더 포함하며, 상기 제2 패드 금속층은 상기 제2 개구부를 통해 상기 제1 발광셀 상의 오믹 반사층에 전기적으로 접속될 수 있다.
나아가, 상기 발광 다이오드는, 상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및 상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 더 포함할 수 있다. 제2 패드 금속층을 채택함으로써 제1 범프 패드 및 제2 범프 패드가 동일 높이에 형성될 수 있다.
한편, 상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 연결부에 의해 둘러싸일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며 다양하게 변형될 수도 있다.
몇몇 실시예들에 있어서, 상기 제1 범프 패드 및 제2 범프 패드는 각각 2개 이상의 발광셀들 상부 영역에 걸쳐서 배치될 수 있다. 따라서, 제1 및 제2 범프 패드들을 상대적으로 크게 형성할 수 있어 발광 다이오드의 실장이 쉬워질 수 있다.
한편, 상기 연결부(들)은 제1 및 제2 패드 금속층과 동일재료로 형성되어 동일 레벨에 위치할 수 있다.
여기서 "동일 레벨"은 높이가 동일한 것을 의미하기보다는, 공정 단계가 동일한 것을 의미한다. 연결부, 제1 및 제2 패드 금속층은 기판 상의 모폴로지가 결정된 후에 기판의 동일 모폴로지 상에서 함께 형성된다. 따라서, 높이가 서로 다르더라도 동일 공정 단계에서 형성될 수 있다면 동일 레벨에 위치하는 것으로 볼 수 있다. 따라서, 특정 부분은 다른 부분에 비해 더 낮게 또는 더 높게 형성될 수 있다. 연결부(들)과 제1 및 제2 패드 금속층들은 하부 절연층이 형성된 상태에서 동일 공정에 의해 함께 형성되어 동일 레벨에 위치할 수 있다.
몇몇 실시예들에 있어서, 적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가지고, 상기 하부 절연층의 제1 개구부는 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시킬 수 있다. 상기 연결부 또는 제1 패드 금속층은 상기 제1 개구부에 노출된 제1 도전형 반도체층에 접속될 수 있다.
한편, 상기 하부 반도체층의 첫번째 층 및 마지막층은 제1 재료층일 수 있으며, 여기서, 제1 재료층은 SiO2층일 수 있다. 나아가, 상기 하부 반도체층의 첫번째 층이 나머지층들에 비해 상대적으로 더 두꺼울 수 있다. 이에 따라, 상기 하부 반도체층의 접착력을 향상시킬 수 있다.
한편, 상기 제2 재료층은 ZrO2층이고, 상기 하부 절연층은 전체 층수가 21층 이하인 분포 브래그 반사기일 수 있다. 이에 따라, 내습성이 강하고 반사율이 우수한 발광 다이오드를 제공할 수 있다.
이하 도면을 참조하여 구체적으로 설명한다.
도 1a는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 개략적인 평면도이고, 도 1b는 도 1a의 발광 다이오드의 개략적인 회로도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 상기 발광 다이오드는 기판(21), 반도체 적층체(30), 오믹 반사층(31), 하부 절연층(33), 제1 패드 금속층(35a), 제2 패드 금속층(35b), 연결부들(35ab), 상부 절연층(37), 제1 범프 패드(39a) 및 제2 범프 패드(39b)를 포함한다. 반도체 적층체(30)는 1 도전형 반도체층(23), 활성층(25), 및 제2 도전형 반도체층(27)을 포함하며, 복수의 발광셀들(C1~C7)로 분리될 수 있다.
기판(21)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판이면 특별히 제한되지 않는다. 기판(21)의 예로는 사파이어 기판, 질화갈륨 기판, SiC 기판 등 다양할 수 있으며, 패터닝된 사파이어 기판일 수 있다. 기판(21)은 도 1의 평면도에서 보듯이 직사각형 또는 정사각형의 외형을 가질 수 있으나, 반드시 이에 한정되는 것은 아니다. 기판(21)의 크기는 특별히 한정되는 것은 아니며 다양하게 선택될 수 있다.
복수의 발광셀들(C1~C7)은 기판(21) 상에서 서로 이격되어 배치된다. 본 실시예에서 7개의 발광셀들(C1~C7)이 도시되지만, 발광셀들의 개수는 조절될 수 있다. 또한, 본 실시예에서 반도체 적층체(30)가 복수의 발광셀들(C1~C7)로 분리된 것에 대해 설명하지만, 분리되지 않은 단일의 발광셀일 수도 있다.
발광셀들(C1~C7)은 각각 제1 도전형 반도체층(23)을 포함한다. 제1 도전형 반도체층(23)은 기판(21) 상에 배치된다. 제1 도전형 반도체층(23)은 기판(21) 상에서 성장된 층으로, 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층일 수 있다.
제1 도전형 반도체층(23) 상에 활성층(25) 및 제2 도전형 반도체층(27)이 배치된다. 활성층(25)은 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27) 사이에 배치된다. 활성층(25) 및 제2 도전형 반도체층(27)은 제1 도전형 반도체층(23)보다 작은 면적을 가질 수 있다. 활성층(25) 및 제2 도전형 반도체층(27)은 메사 식각에 의해 메사 형태로 제1 도전형 반도체층(23) 상에 위치할 수 있다.
발광셀들(C1~C7)의 가장자리들 중 기판(21)의 가장자리에 인접한 가장자리들에서, 제1 도전형 반도체층(23)의 가장자리와 메사, 예컨대 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리들은 서로 이격될 수 있다. 즉, 제1 도전형 반도체층(23)의 상면 일부가 메사의 외부에 노출된다. 활성층(25)은 제1 도전형 반도체층(23)보다 기판(21)의 가장자리로부터 멀리 이격되며, 따라서, 레이저에 의한 기판 분리 공정에서 활성층(25)이 손상되는 것을 방지할 수 있다.
한편, 발광셀들(C1~C7)의 가장자리들 중 인접한 발광셀들과 마주보는 가장자리들에서, 제1 도전형 반도체층(23)의 가장자리와 활성층(25) 및 제2 도전형 반도체층(27)의 가장자리는 동일한 경사면 상에 위치할 수 있다. 따라서, 발광셀들이 서로 마주보는 면에서 제1 도전형 반도체층(23)의 상부면은 노출되지 않을 수 있다. 이에 따라, 발광셀들(C1~C7)의 발광 면적을 확보할 수 있다.
활성층(25)은 단일 양자우물 구조 또는 다중 양자우물 구조를 가질 수 있다. 활성층(25) 내에서 우물층의 조성 및 두께는 생성되는 광의 파장을 결정한다. 특히, 우물층의 조성을 조절함으로써 자외선, 청색광 또는 녹색광을 생성하는 활성층을 제공할 수 있다.
한편, 제2 도전형 반도체층(27)은 p형 불순물, 예컨대 Mg이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 도전형 반도체층(23) 및 제2 도전형 반도체층(27)은 각각 단일층일 수 있으나, 이에 한정되는 것은 아니며, 다중층일 수도 있으며, 초격자층을 포함할 수도 있다. 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 금속유기화학 기상 성장법(MOCVD) 또는 분자선 에피택시(MBE)와 같은 공지의 방법을 이용하여 챔버 내에서 기판(21) 상에 성장되어 형성될 수 있다.
한편, 발광셀들(C1~C7)은 각각 제2 도전형 반도체층(27) 및 활성층(23)을 관통하여 제1 도전형 반도체층(23)을 노출시키는 관통홀들(30a)을 가진다. 관통홀들(30a)은 제2 도전형 반도체층(27) 및 활성층(25)으로 둘러싸인다. 도시한 바와 같이, 관통홀들(30a)은 발광셀들(C1~C7)의 중앙 영역에 배치될 수 있으며, 기다란 형상을 가질 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 각 발광셀에 복수의 관통홀들이 형성될 수도 있다.
한편, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상에 배치되며, 제2 도전형 반도체층(27)에 전기적으로 접속한다. 오믹 반사층(31)은 제2 도전형 반도체층(27)의 상부 영역에서 제2 도전형 반도체층(27)의 거의 전 영역에 걸쳐 배치될 수 있다. 예를 들어, 오믹 반사층(31)은 제2 도전형 반도체층(27) 상부 영역의 80% 이상, 나아가 90% 이상을 덮을 수 있다.
오믹 반사층(31)은 반사성을 갖는 금속층을 포함할 수 있으며, 따라서, 활성층(25)에서 생성되어 오믹 반사층(31)으로 진행하는 광을 기판(21) 측으로 반사시킬 수 있다. 예를 들어, 오믹 반사층(31)은 단일 반사 금속층으로 형성될 수 있으나, 이에 한정되는 것은 아니며, 오믹층과 반사층을 포함할 수도 있다. 오믹층으로는 Ni과 같은 금속층 또는 인디움주석산화물(ITO)과 같은 투명 산화물층이 사용될 수 있으며, 반사층으로는 Ag 또는 Al과 같이 반사율이 높은 금속층이 사용될 수 있다.
하부 절연층(33)은 발광셀들(C1~C7) 및 오믹 반사층(31)을 덮는다. 하부 절연층(33)은 발광셀들(C1~C7)의 상면 뿐만 아니라 그 둘레를 따라 발광셀들(C1~C7)의 측면을 덮을 수 있으며, 발광셀들(C1~C7) 주위의 기판(21)을 부분적으로 덮을 수 있다. 하부 절연층(33)은 특히 발광셀들(C1~C7) 사이의 셀 분리 영역(ISO)을 덮으며, 나아가, 관통홀들(30a) 내에 노출된 제1 도전형 반도체층(23)을 부분적으로 덮을 수 있다.
한편, 하부 절연층(33)은 제1 도전형 반도체층을 노출시키는 제1 개구부들(33a) 및 오믹 반사층들(31)을 노출시키는 제2 개구부들(33b)를 가진다. 제1 개구부(33a)는 관통홀(30a) 내에서 제1 도전형 반도체층(23)을 노출시키며, 또한, 기판(21)의 가장자리를 따라 기판(21)의 상부면을 노출시킬 수 있다.
제2 개구부(33b)는 오믹 반사층(31)의 상부에 위치하여 오믹 반사층(31)을 노출시킨다. 제2 개구부들(33b)의 위치 및 형상은 발광셀들(C1~C7)의 배치 및 전기적 연결을 위해 다양하게 변형될 수 있다. 또한, 도 1에서 각 발광셀 상에 하나의 제2 개구부(33b)가 배치된 것으로 도시하였으나, 각 발광셀 상에 복수의 제2 개구부들(33b)이 배치될 수도 있다.
한편, 하부 절연층(33)은 제1 굴절률을 갖는 제1 재료층(33c1)과 제2 굴절률을 갖는 제2 재료층(33c2)이 교대로 적층된 적층 구조를 가질 수 있다. 특히, 하부 절연층(33)은 이러한 적층 구조를 통해 특정 파장 대역에서 반사율이 높은 분포 브래그 반사기일 수 있다. 예컨대, 활성층(25)에서 생성된 청색광을 반사시키기 위해, 하부 절연층(33)은 400~500nm의 파장 대역에서 반사율이 높은 분포 브래그 반사기일 수 있다. 나아가, 활성층(25)에서 생성된 광뿐만 아니라, 형광체와 같은 파장변환층에 의해 파장변환된 광을 포함하는 가시광을 반사시키기 위해, 하부 절연층(33)은 약 400~700nm의 전 파장대역에서 반사율이 높은 분포 브래그 반사기일 수 있다. 하부 절연층(33)의 전체 층수는 특별히 한정되는 것은 아니지만, 충분한 반사율을 달성하기 위해 예컨대 15층 이상일 수 있다. 여기서, 상기 제1 재료층(33c1)은 SiO2층 또는 MgF2일 수 있으며, 제2 재료층(33c2)은 상기 제1 재료층(33c1)보다 높은 굴절률을 가지는 물질층일 수 있다. 제2 재료층(33c2)은 예를 들어, TiO2, Nb2O5 또는 ZrO2일 수 있다. 특히, 제2 재료층(33c2)은 ZrO2층일 수 있으며, ZrO2층은 TiO2층에 비해 내습성이 강해 발광 다이오드의 신뢰성을 향상시킬 수 있다. 또한, SiO2층이 일반적으로 접착 특성이 양호하기 때문에 제1 재료층(33c1)으로 SiO2층이 적합하게 사용될 수 있으며, 하부 절연층(33)의 첫번째 층 및 마지막 층은 제1 재료층(33c1)으로 하는 것이 신뢰성면에서 바람직하다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니다.
한편, 도 3a는 도 2에서 제1 개구부(33a) 부분의 일부 구성요소들을 확대 도시한 단면도이고, 도 3b는 도 3a에서 점선으로 표시한 원형 부분을 확대 도시한 단면도이며, 도 3c는 제2 재료층의 노출면의 폭(W) 및 한 쌍의 제1 재료층과 제2 재료층의 높이(H)의 관계를 설명하기 위한 개략도이다.
도 3b에 잘 도시된 바와 같이, 하부 절연층(33)의 제1 개구부(33a)의 측벽은 오프셋 형상을 가진다. 특히, 하부 절연층(33)은 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가질 수 있다. 더욱이, 제2 재료층들(33c2) 각각의 노출면의 폭(W)은 노출된 제2 재료층(33c2)과 그 아래의 제1 재료층(33c1) 한 쌍의 높이(H)의 2배 내지 10배 범위 내일 수 있다. 이에 따라, 하부 절연층(33) 위에 형성되는 연결부(35ab)나 제1 패드 금속층(35a)의 접착 면적을 증가시켜 접착력을 향상시킬 수 있으며, 나아가, 하부 절연층(33)의 제1 개구부(33a)의 측벽을 완만하게 할 수 있다.
나아가, 제2 재료층들(33c2)의 노출면의 폭들(W)은 서로 다른 크기를 가질 수 있다. 또한, 제2 재료층들(33c2)은 서로 다른 두께를 가질 수도 있다. 한편, 상기 제2 재료층들(33c2)의 노출면의 폭들(W)은 제1 도전형 반도체층(23)에 가까워질 수도록 작아질 수 있다.
한편, 최상층의 제1 재료층(33c1)을 제외하면, 제1 재료층들(33c1)의 상면은 대부분 제2 재료층(33c2)으로 덮인다. 즉, 제2 재료층(33c2) 아래에 위치하는 제1 재료층(33c1)의 상면은 거의 노출되지 않으며, 노출되더라도, 그 노출면의 폭은 제1 재료층(33c1)과 제2 재료층(33c2)의 두께의 합보다 작은 크기로 노출될 것이다. 즉, 하부 절연층(33)의 측벽에서 오프셋은 제2 재료층들(33c2) 상의 제1 재료층들(33c1)에 의해 대부분 발생된다.
도 3b에 하부 절연층(33)의 제1 개구부(33a)의 측벽을 도시하지만, 제2 개구부(33b)의 측벽 또한 제1 개구부(33a)의 측벽과 유사한 형상을 가질 수 있으며, 기판(21)의 가장자리 근처에 배치된 하부 절연층(33)의 측면도 유사한 형상을 가질 수 있다. 이에 대해서는 중복을 피하기 위해 상세한 설명은 생략한다.
다시, 도 1 및 도 2를 참조하면, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 상기 하부 절연층(33) 상에 배치된다. 제2 패드 금속층(35a)은 제1 발광셀(C1) 상부에 위치하며, 제1 패드 금속층(35b)은 마지막 발광셀, 즉 제7 발광셀(C7) 상부에 위치한다. 한편, 연결부들(35ab)은 이웃하는 두 개의 발광셀들 상부에 걸쳐서 위치하며, 발광셀들(C1~C7)을 전기적으로 직렬 연결한다. 이에 따라, 도 3에 도시한 바와 같이, 연결부들(35ab)에 의해 도 1의 7개의 발광셀들(C1~C7)이 직렬 연결되어 직렬 어레이가 형성된다. 여기서, 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 마지막 발광셀인 제7 발광셀(C7)은 직렬 어레이의 끝단에 위치한다.
본 발명이 반드시 이에 한정되는 것은 아니지만, 제1 패드 금속층(35a)은 마지막 발광셀(C7)의 상부 영역 내에, 나아가, 마지막 발광셀(C7)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제1 패드 금속층(35a)은 또한 하부 절연층(33)의 제1 개구부(33a)를 통해 마지막 발광셀(C7)의 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 개구부(33a)를 통해 직접 제1 도전형 반도체층(23)에 접촉할 수 있다.
또한, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에, 나아가, 제1 발광셀(C1)의 제2 도전형 반도체층(27)의 상부 영역 내에 한정되어 위치할 수 있다. 제2 패드 금속층(35b)은 하부 절연층(33)의 제2 개구부(33b)를 통해 제1 발광셀(C1) 상의 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 제2 개구부(33b)를 통해 오믹 반사층(31)에 직접 접촉할 수 있다.
한편, 제2 패드 금속층(35b)은 연결부(35ab)에 의해 둘러싸일 수 있으며, 따라서, 제2 패드 금속층(35b)과 연결부(35ab) 사이에 제2 패드 금속층(35b)을 둘러싸는 경계 영역이 형성될 수 있다. 이 경계 영역은 하부 절연층(33)을 노출시킨다.
한편, 연결부들(35ab)은 서로 이웃하는 발광셀들을 전기적으로 연결한다. 각 연결부(35ab)는 하나의 발광셀의 제1 도전형 반도체층(23)에 전기적으로 접속함과 아울러, 이웃하는 발광셀의 오믹 반사층(31), 따라서, 제2 도전형 반도체층(27)에 전기적으로 접속하여 이들 발광셀들을 직렬 연결한다. 구체적으로, 연결부들(35ab)은 각각 하부 절연층(33)의 제1 개구부(33a)를 통해 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 제2 개구부(33b)를 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23) 및 오믹 반사층(31)에 직접 접촉할 수도 있다.
각 연결부(35ab)는 발광셀들 사이의 셀 분리 영역(ISO)을 지난다. 각 연결부(35ab)는 제1 도전형 반도체층(23)의 복수의 가장자리들 중 오직 하나의 가장자리 상부 영역을 지날 수 있다. 이에 따라, 셀 분리 영역(ISO) 상부에 위치하는 연결부(35ab) 면적을 감소시킬 수 있다. 나아가, 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역(ISO)을 지나는 연결부(35ab) 부분을 제외한 나머지 부분들은 모두 발광셀들 영역 상부에 한정되어 위치한다. 예를 들어, 발광셀들(C1~C7)은 각각 도 1에 도시한 바와 같이 직사각형의 형상을 가질 수 있으며, 따라서, 네 개의 가장자리들을 가진다. 연결부(35ab)는 하나의 발광셀의 가장자리들 중 오직 하나의 가장자리 상부 영역을 지나며, 상기 발광셀의 나머지 가장자리들의 상부 영역으로부터 이격될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 연결부들(35ab)이 해당 발광셀의 2개 이상의 측면을 덮을 수도 있고, 발광셀의 네 측면 주위의 셀 분리 영역들을 덮을 수도 있다.
한편, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 하부 절연층(33)이 형성된 후에 동일 공정에서 동일 재료로 함께 형성될 수 있으며, 따라서 동일 레벨에 위치할 수 있다. 반드시 이에 한정되는 것은 아니나, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 각각 하부 절연층(33) 상에 위치하는 부분을 포함할 수 있다.
제1 및 제2 패드 금속층(35a, 35b) 및 연결부(35ab)는 Al층과 같은 반사층을 포함할 수 있으며, 반사층은 Ti, Cr 또는 Ni 등의 접착층 상에 형성될 수 있다. 또한, 상기 반사층 상에 Ni, Cr, Au 등의 단층 또는 복합층 구조의 보호층이 형성될 수 있다. 제1 및 제2 패드 금속층(35a, 35b) 및 연결부들(35ab)은 예컨대, Cr/Al/Ni/Ti/Ni/Ti/Au/Ti의 다층 구조를 가질 수 있다.
상부 절연층(37)은 제1 및 제2 패드 금속층(35a, 35b)과 연결부들(35ab)을 덮는다. 또한, 상부 절연층(37)은 발광셀들(C1~C7) 둘레를 따라 하부 절연층(33)의 가장자리를 덮을 수 있다. 다만, 상부 절연층(37)은 기판(21)의 가장자리를 따라 기판(21)의 상부면을 노출시킬 수 있다.
일 실시예에서, 상부 절연층(37)의 가장자리로부터 연결부들(35ab)까지의 최단 거리는 수분이 침투하여 연결부들(35ab)을 손상시키는 것을 방지하기 위해 대략 15um 이상일 수 있다.
한편, 상부 절연층(37)은 제1 패드 금속층(35a)을 노출시키는 제1 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 제2 개구부(37b)를 가진다. 제1 개구부(37a) 및 제2 개구부(37b)는 각각 마지막 발광셀(C7)과 제1 발광셀(C1) 상부 영역에 배치된다. 이들 제1 및 제2 개구부들(37a, 37b)을 제외하면 발광셀들(C1~C7)의 다른 영역들은 모두 상부 절연층(37)으로 덮일 수 있다. 따라서, 연결부들(35ab)의 상면 및 측면은 모두 상부 절연층(37)으로 덮여 밀봉될 수 있다.
한편, 일 실시예에 있어서, 도 1에 도시한 바와 같이, 상부 절연층(37)의 제2 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)와 중첩하지 않도록 횡방향으로 이격되어 배치될 수 있다. 이에 따라, 상부 절연층(37)의 제2 개구부(37b)를 통해 솔더가 침투하더라도 하부 절연층(33)의 제2 개구부(33b)로 솔더가 확산되는 것을 방지할 수 있어, 솔더에 의한 오믹 반사층(31)의 오염을 방지할 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 상부 절연층(37)의 제2 개구부(37b)가 하부 절연층(33)의 제2 개구부(33b)와 중첩하도록 배치될 수도 있다.
상부 절연층(37)은 SiO2 또는 Si3N4의 단일층으로 형성될 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상부 절연층(37)은 하부 절연층(33)과 유사하게 제1 굴절률을 가지는 제1 재료층과 제2 굴절률을 가지는 제2 재료층이 교대로 적층된 다층 구조를 가질 수 있으며, 특히, 제1 재료층은 SiO2층으로 형성되고, 제2 재료층은 ZrO2층으로 형성될 수 있다. 이에 따라, 내습성이 강한 발광 다이오드가 제공될 수 있다. 특히, 상부 절연층은 분포브래그 반사기일 수 있다.
한편, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부(37a)를 통해 노출된 제1 패드 금속층(35a)에 전기적으로 접촉하고, 제2 범프 패드(39b)는 제2 개구부(37b)를 통해 노출된 제2 패드 금속층(35b)에 전기적으로 접속할 수 있다. 도 1a에 도시한 바와 같이, 제1 범프 패드(39a)는 상부 절연층(37)의 제1 개구부들(37a)을 모두 덮어 밀봉하며, 제2 범프 패드(39b)는 상부 절연층(37)의 제2 개구부(37b)를 모두 덮어 밀봉한다.
또한, 도 1에 도시한 바와 같이, 제1 및 제2 범프 패드(39a, 39b)는 복수의 발광셀들에 걸쳐 배치될 수 있다. 도 1에서, 제1 범프 패드(39a)는 제2, 제3, 제5, 제6 및 제7 발광셀들(C2, C3, C5, C6 및 C7)의 상부 영역에 걸쳐서 배치되며, 제2 범프 패드(39b)는 제1, 제4, 제5 및 제6 발광셀들(C1, C4, C5, C6)의 상부 영역에 걸쳐서 배치된다. 이에 따라, 제1 및 제2 범프 패드들(39a, 39b)을 상대적으로 크게 형성할 수 있으며, 따라서, 발광 다이오드의 실장 공정을 도울 수 있다.
제1 범프 패드(39a) 및 제2 범프 패드(39b)는 발광 다이오드를 서브마운트나 인쇄회로보드 등에 본딩되는 부분들로서 본딩에 적합한 재료로 형성된다. 예를 들어, 제1 및 제2 범프 패드들(39a, 39b)은 Au층 또는 AuSn층을 포함할 수 있다.
이상에서 7개의 발광셀들(C1~C7)을 갖는 발광 다이오드에 대해 설명하였지만, 발광셀들의 개수는 더 많을 수도 있고 더 적을 수도 있다. 더욱이, 상기 발광 다이오드는 단일의 발광셀을 포함할 수도 있으며, 이 경우, 연결부(35ab)는 불필요하게 된다.
한편, 이하에서 설명되는 발광 다이오드 제조 방법을 통해 발광 다이오드의 구조가 더욱 명확하게 설명될 것이다.
도 4 내지 도 9는 도 1a의 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 평면도들 및 단면도들이다. 각 도면들에서 a는 평면도를 b는 각 평면도의 절취선 A-A를 따라 취해진 단면도를 나타낸다.
우선, 도 4a 및 도 4b를 참조하면, 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 포함하는 반도체 적층(30)이 성장된다. 상기 기판(21)은 질화가륨계 반도체층을 성장시킬 수 있는 기판으로서, 예컨대 사파이어 기판, 탄화실리콘 기판, 질화갈륨(GaN) 기판, 스피넬 기판 등일 수 있다. 특히, 상기 기판은 패터닝된 사파이어 기판과 같이 패터닝된 기판일 수 있다.
제1 도전형 반도체층(23)은 예컨대 n형 질화갈륨계층을 포함하고, 제2 도전형 반도체층(27)은 p형 질화갈륨계층을 포함할 수 있다. 또한, 활성층(25)은 단일양자우물 구조 또는 다중양자우물 구조일 수 있으며, 우물층과 장벽층을 포함할 수 있다. 또한, 우물층은 요구되는 광의 파장에 따라 그 조성원소가 선택될 수 있으며, 예컨대 AlGaN, GaN 또는 InGaN을 포함할 수 있다.
이어서, 반도체 적층(30)을 패터닝하여 복수의 발광셀들(C1~C7)이 형성된다. 예컨대, 제1 도전형 반도체층(23)의 상면을 노출시키기 위한 메사 형성 공정 및 셀 분리 영역(ISO)을 형성하기 위한 셀 분리 공정이 사진 및 식각 공정을 이용하여 수행될 수 있다.
발광셀들(C1~C7)은 셀 분리 영역(ISO)에 의해 서로 이격되며, 각각 관통홀들(30a)을 가진다. 도 4b에 도시한 바와 같이, 셀 분리 영역(ISO)의 측벽 및 관통홀들(30a)의 측벽은 경사지게 형성될 수 있다.
한편, 메사 식각 공정에 의해 각 발광셀들의 제1 도전형 반도체층(23)의 상면이 노출된다. 관통홀들(30a)은 메사 식각 공정에서 함께 형성될 수 있다. 다만, 제2 도전형 반도체층(27) 및 활성층(23)의 둘레를 따라 제1 도전형 반도체층(23)의 상면이 링 형상으로 노출될 수도 있으나, 이에 한정되는 것은 아니다. 도 4a 및 도 4b에 도시한 바와 같이, 기판(21)의 가장자리 근처에 위치하는 발광셀들(C1~C7)의 가장자리들 근처에서 제1 도전형 반도체층(23)의 상면이 노출되고, 그 외의 가장자리들 근처에서는 제2 도전형 반도체층(27), 활성층(23) 및 제1 도전형 반도체층(23)이 연속적인 경사면을 이룰 수 있으며, 따라서, 제1 도전형 반도체층(23)의 상면이 노출되지 않을 수 있다. 특정 실시예에서, 발광셀들에 의해 둘러싸인 고립된 발광셀이 존재할 수 있는데, 이 고립된 발광셀의 가장자리들은 기판(21)의 가장자리로부터 이격된다. 이 경우, 이 고립된 발광셀의 제1 도전형 반도체층(23)은 제2 도전형 반도체층(27) 및 활성층(25)과 함께 연속적인 경사면을 형성하고, 그 가장자리 근처에 노출된 상면을 전혀 갖지 않을 수 있다.
기판(21) 상에 셀 분리 영역(ISO)에 의해 서로 이격된 복수의 발광셀들(C1~C7)을 형성함에 따라 높이가 서로 다른 위치들을 갖는 모폴로지가 형성된다. 이 모폴로지에서, 각 발광셀의 제2 도전형 반도체층(27)의 상면이 가장 높으며, 셀 분리 영역(ISO)에 노출된 기판(21) 면이 가장 낮다.
도 5a 및 도 5b를 참조하면, 발광셀들(C1~C7) 상에 각각 오믹 반사층들(31)이 형성된다. 오믹 반사층(31)은 예를 들어, 리프트 오프 기술을 이용하여 형성될 수 있다. 오믹 반사층(31)은 단일층 또는 다중층으로 형성될 수 있으며, 예컨대 오믹층 및 반사층을 포함할 수 있다. 이들 층들은 예를 들어, 전자-빔 증발법을 이용하여 형성될 수 있다. 오믹 반사층(31)을 형성하기 전에 오믹 반사층(31)이 형성될 영역에 개구부를 가지는 예비 절연층(도시하지 않음)이 먼저 형성될 수도 있다.
본 실시예에 있어서, 발광셀들(C1~C7)이 형성된 후에 오믹 반사층(31)이 형성되는 것으로 설명하지만, 이에 한정되는 것은 아니다. 예를 들어, 오믹 반사층(31)이 먼저 형성되고, 발광셀들(C1~C7)이 형성될 수도 있으며, 또한, 오믹 반사층(31)을 위한 금속층이 반도체 적층(30) 상에 증착된 후, 금속층과 반도체 적층(30)이 함께 패터닝되어 오믹 반사층(31) 및 발광셀들(C1~C7)이 함께 형성될 수도 있다.
도 6a 및 도 6b를 참조하면, 오믹 반사층(31) 및 발광셀들(C1~C7)을 덮는 하부 절연층(33)이 형성된다. 하부 절연층(33)은 화학기상증착(CVD) 등의 기술을 사용하여 굴절률이 서로 다른 제1 재료층과 제2 재료층을 교대로 적층하여 형성할 수 있다. 제1 재료층은 예컨대 SiO2층일 수 있고, 제2 재료층은 ZrO2층일 수 있다. 제2 재료층으로 ZrO2층을 채택함으로써 내습성이 강한 하부 절연층(33)을 제공할 수 있다.
앞서 설명한 예비 절연층(도시하지 않음)은 하부 절연층(33)과 통합될 수 있다. 따라서, 오믹 반사층(31) 주위에 형성된 예비 절연층에 기인하여, 하부 절연층(33)의 두께가 위치에 따라 다를 수 있다. 즉, 오믹 반사층(31) 상의 하부 절연층(33)이 오믹 반사층(31) 주위의 하부 절연층(33)보다 얇을 수 있다.
하부 절연층(33)은 사진 및 식각 공정을 통해 패터닝될 수 있으며, 이에 따라, 하부 절연층(33)은 관통홀들(30a) 내에서 제1 도전형 반도체층(23)을 노출시키는 제1 개구부(33a)를 가지며, 또한, 각 발광셀 상에서 오믹 반사층(31)을 노출시키는 제2 개구부(33b)를 가진다. 나아가, 하부 절연층(33)은 기판(21)의 가장자리 근처에 배치된 측면을 가진다.
하부 절연층(33)은 제1 재료층과 제2 재료층에 대한 식각선택비가 다른 에천트를 이용하여 식각될 수 있다. 특히, 제2 재료층보다 제1 재료층에 대한 식각 선택비가 높은 에천트를 이용함으로써, 제1 및 제2 개구부들(33a, 33b)의 측벽 및 측면을 완만한 경사를 갖는 오프셋 형상의 구조로 형성할 수 있다. 이에 대해서는 도 3b를 참조하여 앞에서 설명하였으므로, 상세한 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 하부 절연층(33) 상에 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)이 형성된다.
연결부들(35ab)은 제1 발광셀(C1) 내지 제7 발광셀(C7)을 전기적으로 연결하여 발광셀들(C1~C7)의 직렬 어레이를 형성한다. 제1 발광셀(C1)은 직렬 어레이의 첫단에 위치하며, 제7 발광셀(C7)은 직렬 어레이의 끝단에 위치한다.
특히, 연결부들(35ab)은 각각 하나의 발광셀의 제1 도전형 반도체층(23)과 그것에 이웃하는 발광셀의 제2 도전형 반도체층(27)을 전기적으로 연결한다. 연결부들(35ab)은 하부 절연층(33)의 제1 개구부들(33a)을 통해 관통홀들(30a) 내에 노출된 제1 도전형 반도체층(23)에 전기적으로 접속할 수 있으며, 하부 절연층(33)의 제2 개구부들(33b)을 통해 노출된 오믹 반사층(31)에 전기적으로 접속할 수 있다. 나아가, 연결부들(35ab)은 제1 도전형 반도체층(23)과 오믹 반사층(31)에 직접 접촉할 수 있다. 본 실시예에 있어서, 제1 개구부(33a) 및 제2 개구부(33b)의 측벽들이 오프셋 형상의 구조를 가지므로, 연결부들(35ab)의 접착력이 향상되어 박리가 방지된다.
연결부들(35ab)은 이웃하는 발광셀들을 연결하기 위해 셀 분리 영역(ISO)을 지난다. 도 7a에 도시한 바와 같이, 각각의 연결부(35ab)는 기판(21) 상의 모폴로지의 영향을 줄이기 위해, 하나의 발광셀의 제1 도전형 반도체층(23)의 가장자리들 중 오직 하나의 가장자리의 상부를 지난다. 즉, 본 실시예에 있어서, 각 발광셀의 제1 도전형 반도체층(23)은 네 개의 가장자리들을 가지며, 연결부(35ab)는 이 가장자리들 중 오직 하나의 가장자리 상부를 지난다. 연결부(35ab)가 전기적 연결에 불필요하게 셀 분리 영역(ISO)을 지나는 것을 방지하여 연결부(35ab)가 모폴로지의 영향으로 손상되는 것을 줄일 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 연결부(35ab)가 발광셀의 2개 이상의 측면들을 덮을 수도 있으며, 발광셀 주위의 2개 이상의 셀 분리 영역들(ISO)을 덮을 수도 있다.
한편, 제1 패드 금속층(35a)은 발광셀들의 직렬 어레이의 끝단에 위치한 마지막 발광셀(C7) 상에 위치하고, 제2 패드 금속층(35b)은 첫단에 위치한 제1 발광셀(C1) 상에 위치한다. 제1 패드 금속층(35a)은 마지막 발광셀(C7)의 제2 도전형 반도체층(27) 상부 영역 내에 한정되어 위치할 수 있으며, 제2 패드 금속층(35b)은 제1 발광셀(C1)의 상부 영역 내에 한정되어 위치할 수 있다.
제1 패드 금속층(35a)은 마지막 발광셀(C7) 상에서 하부 절연층(33)의 제1 개구부(33a)를 통해 제1 도전형 반도체층(23)에 전기적으로 접속한다. 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 직접 접촉할 수 있다. 따라서, 제1 패드 금속층(35a)은 제1 도전형 반도체층(23)에 오믹 콘택하는 오믹층을 포함할 수 있다.
한편, 제2 패드 금속층(35b)은 제1 발광셀(C1) 상에서 하부 절연층(33)의 제2 개구부(33b)를 통해 오믹 반사층(31)에 전기적으로 접속한다. 제2 패드 금속층(35b)은 오믹 반사층(31)에 직접 접촉할 수 있다. 제2 개구부(33b)의 측벽이 오프셋 형상 구조를 갖기 때문에, 제2 패드 금속층(35b)의 박리를 방지할 수 있다. 나아가, 도 7a에 도시한 바와 같이, 제2 패드 금속층(35b)은 연결부(35ab)에 의해 둘러싸일 수 있다. 이에 따라, 제2 패드 금속층(35b)과 연결부(35ab) 사이에 경계 영역이 형성될 수 있으며, 이 경계 영역에 하부 절연층(33)이 노출될 수 있다.
상기 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 동일 재료로 동일 공정에서 함께 형성될 수 있다. 예컨대, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 접착층으로서 Ti, Cr, Ni 등을 포함할 수 있으며, 금속 반사층으로 Al을 포함할 수 있다. 나아가, 상기 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)은 Sn과 같은 금속 원소의 확산을 방지하기 위한 확산 방지층 및 확산 방지층의 산화를 방지하기 위한 산화 방지층을 더 포함할 수 있다. 확산 방지층으로서는 예를 들어 Cr, Ti, Ni, Mo, TiW 또는 W 등이 사용될 수 있으며, 산화방지층으로서는 Au가 사용될 수 있다.
도 8a 및 도 8b를 참조하면, 제1 패드 금속층(35a), 제2 패드 금속층(35b) 및 연결부들(35ab)을 덮는 상부 절연층(37)이 형성된다. 상부 절연층(31)은 제1 패드 금속층(35a)을 노출시키는 개구부(37a) 및 제2 패드 금속층(35b)을 노출시키는 개구부(37b)를 가진다. 본 실시예에 있어서, 복수의 개구부들(37a)이 도시되어 있으나, 이에 한정되는 것은 아니며, 하나의 개구부(37a)가 사용될 수도 있다.
상부 절연층(37)의 개구부(37b)는 하부 절연층(33)의 제2 개구부(33b)로부터 횡방향으로 이격되어 배치될 수 있다. 상부 절연층(37)의 개구부(37b)와 하부 절연층(33)의 제2 개구부(33b)를 서로 중첩하지 않도록 이격시킴으로써, 오믹 반사층(31)이 솔더 등에 의해 오염되는 것을 방지할 수 있다. 그러나 본 발명은 이에 한정되는 것은 아니며, 하부 절연층(33)의 제2 개구부(33b)와 상부 절연층(37)의 개구부(37b)가 서로 중첩될 수도 있다.
한편, 상부 절연층(37)은 또한 기판(21)의 가장자리를 따라 하부 절연층(33)의 가장자리를 덮을 수 있으며, 기판(21)의 가장자리 근처의 일부 영역을 노출시킬 수 있다. 상부 절연층(37)의 가장자리는 연결부들(35ab)로부터 적어도 11um, 나아가 적어도 15um 이격되도록 형성될 수 있다.
상부 절연층(37)은 실리콘 산화막 또는 실리콘 질화막의 단일층으로 형성될 수도 있으며, 나아가 다층 구조의 분포 브래그 반사기로 형성될 수도 있다. 상부 절연층(37)은 또한 하부 절연층(33)과 유사하게 SiO2층/ZrO2층이 교대로 적층된 분포 브래급 반사기로 형성될 수도 있다.
상부 절연층(37) 또한 사진 및 식각 공정을 이용하여 패터닝될 수 있으며, 이에 따라 개구부들(37a, 37b)이 형성될 수 있다. 이들 개구부들(37a, 37b) 또한 하부 절연층(33)의 개구부들(33a, 33b)과 같이 오픗셋 형상의 측벽을 가질 수 있다.
도 9a 및 도 9b를 참조하면, 상부 절연층(37) 상에 제1 범프 패드(39a) 및 제2 범프 패드(39b)가 형성된다.
제1 범프 패드(39a)는 상부 절연층(37)의 개구부(37a)를 통해 제1 패드 금속층(35a)에 전기적으로 접속하고, 제2 범프 패드(39b)는 상부 절연층(37)의 개구부(37b)를 통해 제2 패드 금속층(35b)에 전기적으로 접속한다. 개구부들(37a, 37b)의 측벽을 오프셋 형상의 구조로 형성함으로써, 제1 범프 패드(39a) 및 제2 범프 패드(39b)의 박리를 방지할 수 있다.
제1 및 제2 범프 패드(39a, 39b)는 도 9a에 도시한 바와 같이 복수의 발광셀들에 걸쳐서 형성될 수 있다. 상부 절연층(37)이 발광셀들과 제1 및 제2 범프 패드들(39a, 39b) 사이에서 전기적 단락을 방지한다.
제1 및 제2 범프 패드들(39a, 39b)이 형성된 후, 기판(21)의 하면을 그라인딩 및/또는 래핑 공정을 통해 부분적으로 제거하여 기판(21) 두께를 감소시킬 수 있다. 이어서, 기판(21)을 개별 칩 단위로 분할함으로써 서로 분리된 발광 다이오드가 제공된다. 이때, 상기 기판(21)은 레이저 스크라이빙 기술을 이용하여 분리될 수 있다.
도 10a는 본 발명의 일 실시예에 따라 형성된 하부절연층(33)의 측벽을 보여주는 FIB 이미지이고, 도 10b는 도 10a의 점선으로 표시된 부분을 확대하여 나타낸 이미지들이다.
도 10a 및 도 10b를 참조하면, 패터닝된 사파이어 기판(21) 상에 제1 도전형 반도체층(21)을 포함하는 반도체 적층이 형성되고, 그 위에 하부 절연층(33)이 배치되어 있다. 하부 절연층(33)은 SiO2의 제1 재료층(33c1) 및 ZrO2의 제2 재료층(33c2)을 교대로 31층 적층하여 형성되었으며, 사진 및 식각 공정을 이용하여 패터닝되었다. SiO2와 ZrO2는 동일한 가스를 이용하여 건식식각을 통해 식각되었다. 하부 절연층(33)의 총 두께는 대략 1.5um이었다.
FIB를 이용한 밀링을 위해 백금이 증착되었으며, 하부 절연층(33)의 측벽을 밀링하여 이미지를 촬영하였다.
도 10b에 잘 도시되듯이, 하부 절연층(33)의 측벽에서 제2 재료층(33c2)의 상면은 제1 재료층(33c1)의 상면에 비해 더 넓은 폭으로 노출된다. 즉, 하부 절연층(33)의 측벽은 제1 재료층들(33c1)이 제2 재료층들(33c2) 상에서 상대적으로 크게 오프셋된 형상을 나타낸다.
도 11은 본 발명의 일 실시예에 따른 발광 다이오드를 적용한 조명 장치를 설명하기 위한 분해 사시도이다.
도 11을 참조하면, 본 실시예에 따른 조명 장치는, 확산 커버(1010), 발광 소자 모듈(1020) 및 바디부(1030)를 포함한다. 바디부(1030)는 발광 소자 모듈(1020)을 수용할 수 있고, 확산 커버(1010)는 발광 소자 모듈(1020)의 상부를 커버할 수 있도록 바디부(1030) 상에 배치될 수 있다.
바디부(1030)는 발광 소자 모듈(1020)을 수용 및 지지하여, 발광 소자 모듈(1020)에 전기적 전원을 공급할 수 있는 형태이면 제한되지 않는다. 예를 들어, 도시된 바와 같이, 바디부(1030)는 바디 케이스(1031), 전원 공급 장치(1033), 전원 케이스(1035), 및 전원 접속부(1037)를 포함할 수 있다.
전원 공급 장치(1033)는 전원 케이스(1035) 내에 수용되어 발광 소자 모듈(1020)과 전기적으로 연결되며, 적어도 하나의 IC칩을 포함할 수 있다. 상기 IC칩은 발광 소자 모듈(1020)로 공급되는 전원의 특성을 조절, 변환 또는 제어할 수 있다. 전원 케이스(1035)는 전원 공급 장치(1033)를 수용하여 지지할 수 있고, 전원 공급 장치(1033)가 그 내부에 고정된 전원 케이스(1035)는 바디 케이스(1031)의 내부에 위치할 수 있다. 전원 접속부(115)는 전원 케이스(1035)의 하단에 배치되어, 전원 케이스(1035)와 결속될 수 있다. 이에 따라, 전원 접속부(1037)는 전원 케이스(1035) 내부의 전원 공급 장치(1033)와 전기적으로 연결되어, 외부 전원이 전원 공급 장치(1033)에 공급될 수 있는 통로 역할을 할 수 있다.
발광 소자 모듈(1020)은 기판(1023) 및 기판(1023) 상에 배치된 발광 소자(1021)를 포함한다. 발광 소자 모듈(1020)은 바디 케이스(1031) 상부에 마련되어 전원 공급 장치(1033)에 전기적으로 연결될 수 있다.
기판(1023)은 발광 소자(1021)를 지지할 수 있는 기판이면 제한되지 않으며, 예를 들어, 배선을 포함하는 인쇄회로기판일 수 있다. 기판(1023)은 바디 케이스(1031)에 안정적으로 고정될 수 있도록, 바디 케이스(1031) 상부의 고정부에 대응하는 형태를 가질 수 있다. 발광 소자(1021)는 상술한 본 발명의 실시예들에 따른 발광 다이오드들 중 적어도 하나를 포함할 수 있다.
확산 커버(1010)는 발광 소자(1021) 상에 배치되되, 바디 케이스(1031)에 고정되어 발광 소자(1021)를 커버할 수 있다. 확산 커버(1010)는 투광성 재질을 가질 수 있으며, 확산 커버(1010)의 형태 및 광 투과성을 조절하여 조명 장치의 지향 특성을 조절할 수 있다. 따라서 확산 커버(1010)는 조명 장치의 이용 목적 및 적용 태양에 따라 다양한 형태로 변형될 수 있다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예의 디스플레이 장치는 표시패널(2110), 표시패널(2110)에 광을 제공하는 백라이트 유닛 및, 상기 표시패널(2110)의 하부 가장자리를 지지하는 패널 가이드를 포함한다.
표시패널(2110)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(2110)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다.
백라이트 유닛은 적어도 하나의 기판 및 복수의 발광 소자(2160)를 포함하는 광원 모듈을 포함한다. 나아가, 백라이트 유닛은 바텀커버(2180), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 더 포함할 수 있다.
바텀커버(2180)는 상부로 개구되어, 기판, 발광 소자(2160), 반사 시트(2170), 확산 플레이트(2131) 및 광학 시트들(2130)을 수납할 수 있다. 또한, 바텀커버(2180)는 패널 가이드와 결합될 수 있다. 기판은 반사 시트(2170)의 하부에 위치하여, 반사 시트(2170)에 둘러싸인 형태로 배치될 수 있다. 다만, 이에 한정되지 않고, 반사 물질이 표면에 코팅된 경우에는 반사 시트(2170) 상에 위치할 수도 있다. 또한, 기판은 복수로 형성되어, 복수의 기판들이 나란히 배치된 형태로 배치될 수 있으나, 이에 한정되지 않고, 단일의 기판으로 형성될 수도 있다.
발광 소자(2160)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 포함할 수 있다. 발광 소자(2160)들은 기판 상에 일정한 패턴으로 규칙적으로 배열될 수 있다. 또한, 각각의 발광 소자(2160) 상에는 렌즈(2210)가 배치되어, 복수의 발광 소자(2160)들로부터 방출되는 광을 균일성을 향상시킬 수 있다.
확산 플레이트(2131) 및 광학 시트들(2130)은 발광 소자(2160) 상에 위치한다. 발광 소자(2160)로부터 방출된 광은 확산 플레이트(2131) 및 광학 시트들(2130)을 거쳐 면 광원 형태로 표시패널(2110)로 공급될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 직하형 디스플레이 장치에 적용될 수 있다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 적용한 디스플레이 장치를 설명하기 위한 단면도이다.
본 실시예에 따른 백라이트 유닛이 구비된 디스플레이 장치는 영상이 디스플레이되는 표시패널(3210), 표시패널(3210)의 배면에 배치되어 광을 조사하는 백라이트 유닛을 포함한다. 나아가, 상기 디스플레이 장치는, 표시패널(3210)을 지지하고 백라이트 유닛이 수납되는 프레임(240) 및 상기 표시패널(3210)을 감싸는 커버(3240, 3280)를 포함한다.
표시패널(3210)은 특별히 한정되지 않고, 예컨대, 액정층을 포함하는 액정표시패널일 수 있다. 표시패널(3210)의 가장자리에는 상기 게이트 라인으로 구동신호를 공급하는 게이트 구동 PCB가 더 위치할 수 있다. 여기서, 게이트 구동 PCB는 별도의 PCB에 구성되지 않고, 박막 트랜지스터 기판상에 형성될 수도 있다. 표시패널(3210)은 그 상하부에 위치하는 커버(3240, 3280)에 의해 고정되며, 하부에 위치하는 커버(3280)는 백라이트 유닛과 결속될 수 있다.
표시패널(3210)에 광을 제공하는 백라이트 유닛은 상면의 일부가 개구된 하부 커버(3270), 하부 커버(3270)의 내부 일 측에 배치된 광원 모듈 및 상기 광원 모듈과 나란하게 위치되어 점광을 면광으로 변환하는 도광판(3250)을 포함한다. 또한, 본 실시예의 백라이트 유닛은 도광판(3250) 상에 위치되어 광을 확산 및 집광시키는 광학 시트들(3230), 도광판(3250)의 하부에 배치되어 도광판(3250)의 하부방향으로 진행하는 광을 표시패널(3210) 방향으로 반사시키는 반사시트(3260)를 더 포함할 수 있다.
광원 모듈은 기판(3220) 및 상기 기판(3220)의 일면에 일정 간격으로 이격되어 배치된 복수의 발광 소자(3110)를 포함한다. 기판(3220)은 발광 소자(3110)를 지지하고 발광 소자(3110)에 전기적으로 연결된 것이면 제한되지 않으며, 예컨대, 인쇄회로기판일 수 있다. 발광 소자(3110)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다. 광원 모듈로부터 방출된 광은 도광판(3250)으로 입사되어 광학 시트들(3230)을 통해 표시패널(3210)로 공급된다. 도광판(3250) 및 광학 시트들(3230)을 통해, 발광 소자(3110)들로부터 방출된 점 광원이 면 광원으로 변형될 수 있다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 에지형 디스플레이 장치에 적용될 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 헤드 램프에 적용한 예를 설명하기 위한 단면도이다.
도 14를 참조하면, 상기 헤드 램프는, 램프 바디(4070), 기판(4020), 발광 소자(4010) 및 커버 렌즈(4050)를 포함한다. 나아가, 상기 헤드 램프는, 방열부(4030), 지지랙(4060) 및 연결 부재(4040)를 더 포함할 수 있다.
기판(4020)은 지지랙(4060)에 의해 고정되어 램프 바디(4070) 상에 이격 배치된다. 기판(4020)은 발광 소자(4010)를 지지할 수 있는 기판이면 제한되지 않으며, 예컨대, 인쇄회로기판과 같은 도전 패턴을 갖는 기판일 수 있다. 발광 소자(4010)는 기판(4020) 상에 위치하며, 기판(4020)에 의해 지지 및 고정될 수 있다. 또한, 기판(4020)의 도전 패턴을 통해 발광 소자(4010)는 외부의 전원과 전기적으로 연결될 수 있다. 또한, 발광 소자(4010)는 상술한 본 발명의 실시예들에 따른 발광 다이오드를 적어도 하나 포함할 수 있다.
커버 렌즈(4050)는 발광 소자(4010)로부터 방출되는 광이 이동하는 경로 상에 위치한다. 예컨대, 도시된 바와 같이, 커버 렌즈(4050)는 연결 부재(4040)에 의해 발광 소자(4010)로부터 이격되어 배치될 수 있고, 발광 소자(4010)로부터 방출된 광을 제공하고자하는 방향에 배치될 수 있다. 커버 렌즈(4050)에 의해 헤드 램프로부터 외부로 방출되는 광의 지향각 및/또는 색상이 조절될 수 있다. 한편, 연결 부재(4040)는 커버 렌즈(4050)를 기판(4020)과 고정시킴과 아울러, 발광 소자(4010)를 둘러싸도록 배치되어 발광 경로(4045)를 제공하는 광 가이드 역할을 할 수도 있다. 이때, 연결 부재(4040)는 광 반사성 물질로 형성되거나, 광 반사성 물질로 코팅될 수 있다. 한편, 방열부(4030)는 방열핀(4031) 및/또는 방열팬(4033)을 포함할 수 있고, 발광 소자(4010) 구동 시 발생하는 열을 외부로 방출시킨다.
이와 같이, 본 발명의 실시예들에 따른 발광 소자는 본 실시예와 같은 헤드 램프, 특히, 차량용 헤드 램프에 적용될 수 있다.
이상에서, 본 발명의 다양한 실시예들에 대해 설명하였으나, 본 발명은 이들 실시예들에 한정되는 것은 아니다. 또한, 하나의 실시예에 대해서 설명한 사항이나 구성요소는 본 발명의 기술적 사상을 벗어나지 않는 한, 다른 실시예에도 적용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 배치되고, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층체;
    상기 반도체 적층체를 덮되, 상기 반도체 적층체의 제1 도전형 반도체층을 노출시키는 제1 개구부를 포함하는 하부 절연층; 및
    상기 하부 절연층 상에 배치되고, 상기 하부 절연층의 제1 개구부를 통해 상기 제1 도전형 반도체층에 전기적으로 접속하는 제1 금속층을 포함하고,
    상기 하부 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고,
    상기 하부 절연층의 제1 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가지는 발광 다이오드.
  2. 청구항 1에 있어서,
    제2 재료층들 각각의 노출면의 폭(W)은 노출된 제2 재료층과 그 아래의 제1 재료층 한 쌍의 높이(H)의 2배 내지 10배 범위 내인 발광 다이오드.
  3. 청구항 1에 있어서,
    상기 제2 재료층들의 노출면의 폭들은 서로 다른 발광 다이오드.
  4. 청구항 3에 있어서,
    상기 제2 재료층들의 노출면의 폭들은 상기 제1 도전형 반도체층에 가까울수록 작은 값을 가지는 발광 다이오드.
  5. 청구항 1에 있어서,
    상기 하부 절연층은 상기 기판의 가장자리 근처에 측면을 가지며, 상기 하부 절연층의 측면은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가지는 발광 다이오드.
  6. 청구항 1에 있어서,
    상기 제1 재료층은 SiO2층이고, 상기 제2 재료층은 ZrO2층인 발광 다이오드.
  7. 청구항 1에 있어서,
    상기 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 반사층을 더 포함하고,
    상기 하부 절연층은 상기 오믹 반사층을 노출시키는 제2 개구부를 더 포함하며,
    상기 하부 절연층의 제2 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가지는 발광 다이오드.
  8. 청구항 7에 있어서,
    상기 제1 금속층을 덮는 상부 절연층;
    상기 상부 절연층 상에 위치하며, 상기 반도체 적층체의 제1 도전형 반도체층 및 제2 도전형 반도체층에 각각 전기적으로 접속된 제1 범프 패드 및 제2 범프 패드를 더 포함하되,
    상기 상부 절연층은 상기 제1 금속층을 노출시키는 제1 개구부를 포함하고,
    상기 제1 범프 패드는 상기 제1 개구부를 통해 상기 제1 금속층에 접속하는 발광 다이오드.
  9. 청구항 8에 있어서,
    상기 상부 절연층은 제1 굴절률을 갖는 제1 재료층과 제2 굴절률을 갖는 제2 재료층이 교대로 적층된 적층 구조를 갖고,
    상기 상부 절연층의 제1 개구부의 측벽은 상기 제2 굴절률을 갖는 제2 재료층들 각각의 노출면의 폭(W)이 한 쌍의 제1 재료층과 제2 재료층의 높이(H)보다 큰 오프셋 형상을 가지는 발광 다이오드.
  10. 청구항 1에 있어서,
    상기 반도체 적층체는 서로 이격된 복수의 발광셀들을 포함하고,
    상기 제1 금속층은 이웃하는 발광셀들을 전기적으로 직렬 연결하여 발광셀들의 직렬 어레이를 형성하기 위한 연결부(들), 및 상기 직렬 어레이의 끝단에 배치된 마지막 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 제1 패드 금속층을 포함하는 발광 다이오드.
  11. 청구항 10에 있어서,
    제2 재료층들 각각의 노출면의 폭(W)은 노출된 제2 재료층과 그 아래의 제1 재료층 한 쌍의 높이(H)의 2배 내지 10배 범위 내인 발광 다이오드.
  12. 청구항 10에 있어서,
    각 발광셀의 제2 도전형 반도체층 상에 배치되어 상기 제2 도전형 반도체층에 오믹 콘택하는 오믹 반사층; 및
    상기 하부 절연층 상에 배치되어 상기 직렬 어레이의 첫단에 배치된 제1 발광셀의 오믹 반사층에 전기적으로 접속하는 제2 패드 금속층을 더 포함하고,
    상기 하부 절연층은 각 발광셀 상의 상기 오믹 반사층을 노출시키는 제2 개구부들을 더 포함하며,
    상기 제2 패드 금속층은 상기 제2 개구부를 통해 상기 제1 발광셀 상의 오믹 반사층에 전기적으로 접속된 발광 다이오드.
  13. 청구항 12에 있어서,
    상기 연결부(들), 제1 및 제2 패드 금속층를 덮되, 상기 제1 및 제2 패드 금속층의 상면들을 각각 노출시키는 개구부들을 가지는 상부 절연층; 및
    상기 상부 절연층의 개구부들에 의해 노출된 상기 제1 패드 금속층 및 제2 패드 금속층의 상면에 각각 접속하는 제1 범프 패드 및 제2 범프 패드를 더 포함하는 발광 다이오드.
  14. 청구항 13에 있어서,
    상기 제2 패드 금속층은 상기 제1 발광셀의 상부 영역 내에 한정되어 배치되고, 상기 제1 발광셀의 제1 도전형 반도체층에 전기적으로 접속하는 연결부에 의해 둘러싸인 발광 다이오드.
  15. 청구항 13에 있어서,
    상기 제1 범프 패드 및 제2 범프 패드는 각각 2개 이상의 발광셀들 상부 영역에 걸쳐서 배치된 발광 다이오드.
  16. 청구항 12에 있어서,
    상기 연결부(들)은 제1 및 제2 패드 금속층과 동일재료로 형성되어 동일 레벨에 위치하는 발광 다이오드.
  17. 청구항 10에 있어서,
    적어도 하나의 발광셀은 상기 제2 도전형 반도체층 및 활성층을 관통하여 상기 제1 도전형 반도체층을 노출시키는 관통홀을 가지고,
    상기 하부 절연층의 제1 개구부는 상기 관통홀 내에서 상기 제1 도전형 반도체층을 노출시키는 발광 다이오드.
  18. 청구항 1에 있어서,
    상기 하부 반도체층의 첫번째 층 및 마지막층은 제1 재료층이고, 상기 제1 재료층은 SiO2층인 발광 다이오드.
  19. 청구항 18에 있어서,
    상기 하부 반도체층의 첫번째 층이 나머지층들에 비해 상대적으로 더 두꺼운 발광 다이오드.
  20. 청구항 19에 있어서,
    상기 제2 재료층은 ZrO2층이고,
    상기 하부 절연층은 전체 층수가 21층 이하인 분포 브래그 반사기인 발광 다이오드.
KR1020170031299A 2017-03-13 2017-03-13 고 신뢰성 발광 다이오드 KR20180104479A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170031299A KR20180104479A (ko) 2017-03-13 2017-03-13 고 신뢰성 발광 다이오드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170031299A KR20180104479A (ko) 2017-03-13 2017-03-13 고 신뢰성 발광 다이오드

Publications (1)

Publication Number Publication Date
KR20180104479A true KR20180104479A (ko) 2018-09-21

Family

ID=63721068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031299A KR20180104479A (ko) 2017-03-13 2017-03-13 고 신뢰성 발광 다이오드

Country Status (1)

Country Link
KR (1) KR20180104479A (ko)

Similar Documents

Publication Publication Date Title
US10985304B2 (en) Highly reliable light emitting diode
KR102550007B1 (ko) 복수의 발광셀들을 가지는 발광 다이오드
US11515451B2 (en) Light emitting device
KR102382037B1 (ko) 고 신뢰성의 발광 다이오드
CN109643746B (zh) 芯片级封装发光二极管
KR20160025456A (ko) 발광 다이오드 및 그 제조 방법
US20230079200A1 (en) Light emitting device
KR20180106720A (ko) 분포 브래그 반사기 적층체를 구비하는 발광 다이오드
KR20200112410A (ko) 발광 다이오드
KR102601419B1 (ko) 고 신뢰성 발광 다이오드
KR20180072279A (ko) 개선된 방열 성능을 가지는 발광 다이오드
KR20170124898A (ko) 복수의 발광셀들을 갖는 발광 다이오드 및 그것을 갖는 발광 소자
KR20180097979A (ko) 광 차단층을 가지는 발광 다이오드
KR102571402B1 (ko) 칩 스케일 패키지 발광 다이오드
KR20180104479A (ko) 고 신뢰성 발광 다이오드
CN114388674B (zh) 高可靠性发光二极管
TW202341523A (zh) 發光元件