KR101712543B1 - 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법 - Google Patents

분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법 Download PDF

Info

Publication number
KR101712543B1
KR101712543B1 KR1020100115347A KR20100115347A KR101712543B1 KR 101712543 B1 KR101712543 B1 KR 101712543B1 KR 1020100115347 A KR1020100115347 A KR 1020100115347A KR 20100115347 A KR20100115347 A KR 20100115347A KR 101712543 B1 KR101712543 B1 KR 101712543B1
Authority
KR
South Korea
Prior art keywords
bragg reflector
distributed bragg
light emitting
light
emitting diode
Prior art date
Application number
KR1020100115347A
Other languages
English (en)
Other versions
KR20110093587A (ko
Inventor
진상기
신진철
김종규
이소라
이섬근
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to JP2011025369A priority Critical patent/JP5855344B2/ja
Priority to PCT/KR2011/000870 priority patent/WO2011099771A2/en
Priority to US13/023,876 priority patent/US8963178B2/en
Priority to TW105119652A priority patent/TWI627767B/zh
Priority to TW100104554A priority patent/TWI544661B/zh
Publication of KR20110093587A publication Critical patent/KR20110093587A/ko
Priority to US14/091,985 priority patent/US10141480B2/en
Priority to US14/590,493 priority patent/US9324919B2/en
Priority to US14/606,863 priority patent/US9343631B2/en
Priority to US15/069,260 priority patent/US9577157B2/en
Priority to US15/401,599 priority patent/US10128306B2/en
Application granted granted Critical
Publication of KR101712543B1 publication Critical patent/KR101712543B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

분포 브래그 반사기를 갖는 발광 다이오드 칩이 개시된다. 이 발광 다이오드 칩은 앞면 및 뒷면을 갖는 기판, 상기 기판의 앞면 상부에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조체, 상기 기판의 뒷면 상에 위치하고, 상기 발광 구조체에서 방출된 광을 반사하는 분포 브래그 반사기 및 상기 분포 브래그 반사기 하부에 위치하는 금속층을 포함한다. 또한, 상기 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는다.

Description

분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법{LIGHT EMITTING DIODE CHIP HAVING DISTRIBUTED BRAGG REFLECTOR AND METHOD OF FABRICATING THE SAME}
본 발명은 발광 다이오드 칩 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그것을 제조하는 방법에 관한 것이다.
청색 또는 자외선을 방출하는 질화갈륨 계열의 발광 다이오드 칩이 다양한 응용에 적용되고 있으며, 특히, 백라이트 유닛 또는 일반 조명 등에 요구되는 혼색광, 예컨대 백색광을 방출하는 다양한 종류의 발광 다이오드 패키지가 시판되고 있다.
발광 다이오드 패키지의 광 출력은 주로 발광 다이오드 칩의 광 효율에 의존하기 때문에 발광 다이오드 칩의 광 효율을 개선하려는 노력이 계속되고 있다. 특히, 발광 다이오드 칩의 광 추출 효율을 개선하려는 노력이 계속되고 있으며, 이러한 노력의 하나로, 사파이어와 같은 투명기판의 하부면에 금속 반사기 또는 분포 브래그 반사기를 형성하는 기술이 알려져 있다.
도 1은 종래 사파이어 기판의 하부면에 알루미늄층을 형성하여 측정한 반사율을 나타낸다.
도 1을 참조하면, 알루미늄층을 형성하지 않은 사파이어 기판의 경우 약 20%의 반사율을 나타내지만, 알루미늄층을 형성한 경우, 가시광선 영역의 전 파장에 걸쳐 약 80%의 반사율을 나타내는 것을 알 수 있다.
도 2는 종래 사파이어 기판의 하부면에 TiO2/SiO2를 주기적으로 반복하여 분포 브래그 반사기를 형성하여 측정한 반사율을 나타낸다.
알루미늄층 대신에, 발광 다이오드 칩에서 방출되는 광, 예컨대 460nm의 피크 파장의 광에 대한 분포 브래그 반사기(DBR)를 설치한 경우, 도 2에 도시된 바와 같이, 청색 파장 영역, 예컨대 400~500nm의 파장 영역에서 반사율이 거의 100%에 도달함을 알 수 있다.
그러나 DBR은 가시광선 영역 중 일부 영역에 대해 반사율을 높일 수 있을 뿐이며 다른 영역에 대한 반사율은 상당히 낮다. 즉, 도 2에 보이듯이, 약 520nm 이상의 파장에 대해 반사율이 급격히 감소하며, 550nm 이상에서는 대부분 반사율이 50% 미만이 된다.
따라서 DBR을 적용한 발광 다이오드 칩을 백색광을 구현하는 발광 다이오드 패키지에 실장할 경우, 발광 다이오드 칩에서 방출된 청색 파장 영역의 광에 대해서는 높은 반사율을 나타내지만, 녹색 및/또는 적색 파장 영역의 광에 대해서는 DBR이 효과적인 반사 특성을 나타내지 못하며 따라서 패키지에서의 광 효율 개선에 한계가 있다.
본 발명이 해결하고자 하는 과제는 혼색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지의 광 효율을 증가시킬 수 있는 발광 다이오드 칩 및 그것을 제조하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 넓은 파장 영역에 걸쳐 높은 반사율을 갖는 분포 브래그 반사기, 그것을 채택한 발광 다이오드 칩을 제공하는 것이다.
본 발명의 일 태양에 따르면, 분포 브래그 반사기를 갖는 발광 다이오드 칩이 개시된다. 이 발광 다이오드 칩은 앞면 및 뒷면을 갖는 기판, 상기 기판의 앞면 상부에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조체, 상기 기판의 뒷면 상에 위치하고, 상기 발광 구조체에서 방출된 광을 반사하는 분포 브래그 반사기(distributed bragg reflector), 및 상기 분포 브래그 반사기 하부에 위치하는 금속층을 포함한다. 또한, 상기 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는 것을 특징으로 한다.
상기 금속층은 반사금속층 또는 보호층일 수 있다. 상기 반사 금속층 또는 보호층은 상기 발광 다이오드 칩을 패키지에 실장할 때, 상기 분포 브래그 반사기를 보호한다. 더욱이, 상기 반사금속층은 상기 분포 브래그 반사기를 투과한 광을 반사시킬 수 있어 특히, 패키지 레벨에서 발광 효율을 향상시킨다.
나아가, 상기 기판의 뒷면은 표면거칠기가 3nm 이하, 바람직하게는 2nm 이하, 더 바람직하게는 1nm 이하의 RMS 값을 가질 수 있다. 상기 표면 거칠기가 감소함에 따라 상기 분포 브래그 반사기의 반사율이 향상된다.
또한, 상기 분포 브래그 반사기를 채택함에 따라, 상기 발광 다이오드 칩이 혼색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지에 적용될 경우, 청색광, 녹색광 및 적색광을 효과적으로 반사시킬 수 있어 상기 발광 다이오드 패키지의 광 효율을 향상시킬 수 있다.
상기 분포 브래그 반사기는 상기 기판의 뒷면상에 형성되어 상기 기판의 뒷면과 접촉할 수 있다.
또한, 상기 기판은 그 앞면 패턴을 포함할 수 있다. 예를 들어, 상기 기판은 패터닝된 사파이어 기판일 수 있다.
한편, 상기 기판은 그 면적이 90,000㎛2 이상일 수 있다. 예컨대, 상기 기판 면적은 300×300㎛2 이상, 또는 1×1㎜2 이상일 수 있다. 상대적으로 큰 기판 면적을 갖는 발광 다이오드 칩에서 넓은 면적에 걸쳐 상기 분포 브래그 반사기가 형성됨으로써 본 발명은 특히 유용하다.
또한, 상기 발광 다이오드 칩은 상기 기판의 앞면 상에 복수개의 발광셀들을 포함할 수 있다. 나아가, 상기 발광 다이오드 칩은 상기 복수개의 발광셀들이 직렬연결된 적어도 하나의 발광셀 어레이를 포함할 수 있다. 나아가, 상기 발광 다이오드 칩은, 이웃하는 발광셀들을 직렬 연결하는 배선을 더 포함할 수 있다. 몇몇 실시예들에 있어서, 상기 복수개의 발광셀들은 경사진 측면들을 가질 수 있으며, 상기 배선은 이웃하는 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층의 측면에 접속될 수 있다.
몇몇 실시예들에 있어서, 상기 분포 브래그 반사기는 제1 분포 브래그 반사기 및 제2 분포 브래그 반사기를 포함할 수 있다. 예컨대, 상기 제1 분포 브래그 반사기는 청색 파장 영역의 광에 비해 녹색 파장 영역 또는 적색 파장 영역의 광에 대한 반사율이 높고, 상기 제2 분포 브래그 반사기는 녹색 또는 적색 파장 영역의 광에 비해 청색 파장 영역의 광에 대한 반사율이 높을 수 있다.
또한, 상기 제1 분포 브래그 반사기가 상기 제2 분포 브래그 반사기보다 상기 기판에 더 가깝게 위치할 수 있다.
몇몇 실시예들에 있어서, 상기 분포 브래그 반사기는 제1 광학 두께를 갖는 제1 재료층과 제2 광학 두께를 갖는 제2 재료층의 복수개의 쌍들과, 제3 광학 두께를 갖는 제3 재료층과 제4 광학 두께를 갖는 제4 재료층의 복수개의 쌍들을 포함할 수 있다. 여기서, 상기 제1 재료층의 굴절률은 상기 제2 재료층의 굴절률과 다르고, 상기 제3 재료층의 굴절률은 상기 제4 재료층의 굴절률과 다르다.
또한, 상기 제1 재료층 및 제2 재료층의 복수개의 쌍들이 상기 제3 재료층 및 제4 재료층의 복수개의 쌍들에 비해 상기 발광 구조체에 더 가깝에 위치할 수 있다. 나아가, 상기 제1 재료층 및 제2 재료층은 각각 상기 제3 재료층 및 제4 재료층과 동일한 굴절률을 가질 수 있다. 또한, 상기 제1 광학 두께가 상기 제3 광학 두께에 비해 더 두껍고, 상기 제2 광학 두께가 상기 제4 광학 두께에 비해 더 두꺼울 수 있다.
몇몇 실시예들에 있어서, 상기 제1 재료층 및 제2 재료층의 복수개의 쌍들과 상기 제3 재료층 및 제4 재료층의 복수개의 쌍들이 서로 섞여 있을 수 있다.
한편, 상기 제1 광학 두께와 상기 제2 광학 두께는 정수배의 관계를 만족할 수 있으며, 또한, 상기 제3 광학 두께와 상기 제4 광학 두께는 정수배의 관계를 만족할 수 있다. 특히, 상기 제1 광학 두께와 제2 광학 두께는 서로 동일하고, 상기 제3 광학 두께와 제4 광학 두께는 서로 동일할 수 있다. 이와 달리, 상기 분포 브래그 반사기의 각층은 넓은 영역의 파장에 대해 상대적으로 높은 반사율을 갖도록 개별적으로 조절될 수 있으며, 따라서 각 층의 두께는 서로 다를 수 있다.
다른 태양에 따르면, 분포 브래그 반사기를 갖는 발광 다이오드 칩 제조 방법이 제공된다. 이 방법은, 기판의 앞면 상부에 발광 구조체를 형성하는 것을 포함한다. 여기서, 상기 발광 구조체는 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함한다. 그 후, 상기 기판의 뒷면을 그라인딩하여 상기 기판의 일부를 제거하고, 상기 그라인딩 후, 상기 기판을 래핑하여 상기 기판 뒷면의 표면 거칠기를 감소시킨다. 그 후, 상기 기판의 뒷면 상에 분포 브래그 반사기를 형성한다.
한편, 상기 분포 브래그 반사기 상에 반사금속층 또는 보호층이 형성될 수 있다. 상기 반사 금속층 또는 보호층은 상기 발광 다이오드 칩을 발광 다이오드 패키지에 실장할 때, 분포 브래그 반사기를 보호한다.
한편, 상기 분포 브래그 반사기를 형성하기 전, 상기 기판 뒷면의 표면 거칠기는 3nm 이하의 RMS 값을 가질 수 있다. 또한, 상기 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는다.
바람직하게, 상기 분포 브래그 반사기를 형성하기 전, 상기 기판 뒷면의 표면 거칠기는 1nm 이하의 RMS 값을 가질 수 있다. 또한, 상기 방법은, 상기 래핑을 수행한 후, 상기 기판 뒷면을 화학기계적 연마 공정에 의해 연마하는 것을 더 포함할 수 있다. 상기 화학기계적 연마 공정에 의해 상기 기판 뒷면의 표면 거칠기는 1nm 이하의 RMS 값을 갖도록 연마될 수 있다.
본 발명의 실시예들에 있어서, 상기 분포 브래그 반사기는 예컨대 이온 보조 증착(ion assisted deposion) 기술을 사용하여 형성될 수 있다.
본 발명의 실시예들에 따르면, 가시광선의 넓은 영역에 걸쳐 반사율이 높은 분포 브래그 반사기가 제공되며, 이에 따라 혼색광, 예컨대 백색광을 구현하는 발광 다이오드 패키지의 광 효율을 향상시킬 수 있다. 나아가, 분포 브래그 반사기가 형성되는 기판 면의 표면 거칠기를 제어함으로써 분포 브래그 반사기의 반사율을 신뢰성 있게 확보할 수 있다.
도 1은 종래 기술에 따른 사파이어 기판 상의 알루미늄의 반사율을 보여주는 그래프이다.
도 2는 종래 기술에 따른 사파이어 기판 상의 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 분포 브래그 반사기를 갖는 발광 다이오드 칩을 보여주는 단면도이다.
도 4는 도 3의 분포 브래그 반사기를 확대한 단면도를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 분포 브래그 반사기를 설명하기 위한 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드 칩을 설명하기 위한 단면도이다.
도 8은 입사각에 따른 분포 브래그 반사기의 반사율 변화를 보여주는 시뮬레이션 그래프이다.
도 9a 및 9b는 각각 분포 브래그 반사기의 적층 수를 증가시켜 입사각 50도 및 60도에서 장파장 입사광에 대한 반사율을 향상시킨 예들을 나타낸다.
도 10 (a) 및 (b)는 각각 다이싱 공정이 진행된 후의 분포 브래그 반사기를 나타낸 평면도들이다.
도 11은 구리 정반에 의한 사파이어 기판 래핑 공정 후 CMP 유무에 따른 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
도 12는 도 11과 동일하게 제작한 분포 브래그 반사기 상에 알루미늄 반사 메탈층을 증착한 후의 반사율을 보여주는 그래프이다.
도 13 내지 15는 주석 정반을 이용한 래핑 공정에서 슬러리 입자의 크기에 따른 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 분포 브래그 반사기(45)를 갖는 발광 다이오드 칩(20)을 설명하기 위한 단면도이고, 도 4는 도 3의 분포 브래그 반사기(45)를 확대하여 나타낸 단면도이다.
도 3을 참조하면, 발광 다이오드 칩(20)은 기판(21), 발광 구조체(30), 분포 브래그 반사기(45)를 포함한다. 또한, 상기 발광 다이오드 칩(20)은 버퍼층(23), 투명 전극(31), p-전극 패드(33), n-전극 패드(35), 반사 금속층(51) 및 보호층(53)을 포함할 수 있다.
상기 기판(21)은 투명 기판이면 특별히 한정되지 않으며, 예컨대 사파이어 또는 SiC 기판일 수 있다. 상기 기판(21)은 또한, 상부면, 즉 앞면에 패터닝된 사파이어 기판(PSS)과 같이, 소정의 패턴을 가질 수 있다. 한편, 상기 기판(21)의 면적은 칩의 전체 면적을 결정한다. 본 발명의 실시예들은 상기 발광 다이오드 칩의 면적이 상대적으로 클수록 반사 효과가 증가한다. 따라서, 상기 기판(21)은 90,000㎛2 이상인 것이 바람직하며, 더 바람직하게는 1㎜2 이상이다.
상기 기판(21) 상부에 발광 구조체(30)가 위치한다. 상기 발광 구조체(30)는 제1 도전형 반도체층(25), 제2 도전형 반도체층(29) 및 상기 제1 및 제2 도전형 반도체층들(25, 29) 사이에 개재된 활성층(27)을 포함한다. 여기서, 제1 도전형과 제2 도전형은 서로 반대의 도전형으로, 제1 도전형이 n형이고, 제2 도전형이 p형일 수 있으며, 또는 그 반대일 수 있다.
상기 제1 도전형 반도체층(25), 활성층(27) 및 제2 도전형 반도체층(29)은 질화갈륨 계열의 화합물 반도체 물질, 즉, (Al, In, Ga)N으로 형성될 수 있다. 상기 활성층(27)은 요구되는 파장의 광 예컨대 자외선 또는 청색광을 방출하도록 조성 원소 및 조성비가 결정된다. 상기 제1 도전형 반도체층(25) 및/또는 제2 도전형 반도체층(29)은, 도시한 바와 같이, 단일층으로 형성될 수 있으나, 다층 구조로 형성될 수도 있다. 또한, 활성층(27)은 단일 양자웰 또는 다중 양자웰 구조로 형성될 수 있다. 또한, 상기 기판(21)과 제1 도전형 반도체층(25) 사이에 버퍼층(23)이 개재될 수 있다.
상기 반도체층들(25, 27, 29)은 MOCVD 또는 MBE 기술을 사용하여 형성될 수 있으며, 사진 및 식각 공정을 사용하여 상기 제1 도전형 반도체층(25)의 일부 영역이 노출되도록 패터닝될 수 있다.
한편, 투명전극층(31)이 제2 도전형 반도체층(29) 상에, 예컨대, ITO 또는 Ni/Au로 형성될 수 있다. 투명전극층(31)은 제2 도전형 반도체층(29)에 비해 비저항이 낮아 전류를 분산시키는 역할을 한다. 상기 투명전극층(31) 상에 p-전극 패드(33)가 형성되고, 제1 도전형 반도체층(25) 상에 n-전극 패드(35)가 형성된다. 상기 p-전극 패드(33)는 도시한 바와 같이, 투명전극층(31)을 통해 제2 도전형 반도체층(29)에 접할 수 있다.
한편, 상기 기판(21)의 하부 즉, 뒷면 상에 분포 브래그 반사기(45)가 위치한다. 상기 분포 브래그 반사기(45)는 제1 분포 브래그 반사기(40) 및 제2 분포 브래그 반사기(50)를 포함할 수 있다.
도 4를 참조하면, 제1 분포 브래그 반사기(40)는 제1 재료층(40a)과 제2 재료층(40b)의 복수개의 쌍들이 반복하여 형성되고, 제2 분포 브래그 반사기(50)는 제3 재료층(50a)과 제4 재료층(50b)의 복수개의 쌍들이 반복하여 형성된다. 상기 제1 재료층(40a) 및 상기 제2 재료층(40b)의 복수개의 쌍들은 청색 파장 영역의 광에 비해 적색 파장 영역의 광, 예컨대 550nm 또는 630nm의 광에 대한 반사율이 상대적으로 높고, 상기 제2 분포 브래그 반사기(50)는 적색 또는 녹색 파장 영역의 광에 비해 청색 파장 영역의 광, 예컨대 460nm의 광에 대한 반사율이 상대적으로 높을 수 있다. 이때, 상기 제1 분포 브래그 반사기(40) 내의 재료층들(40a, 40b)의 광학 두께가 상기 제2 분포 브래그 반사기(50) 내의 재료층들(50a, 50b)의 광학 두께보다 두꺼우나, 이에 한정되는 것은 아니며 그 반대의 경우일 수도 있다.
상기 제1 재료층(40a)은 상기 제3 재료층(50a)과 동일한 재료, 즉 동일한 굴절률을 가질 수 있으며, 상기 제2 재료층(40b)은 상기 제4 재료층(50b)과 동일한 재료, 즉 동일한 굴절률을 가질 수 있다. 예컨대, 상기 제1 재료층(40a) 및 제3 재료층(50a)은 TiO2(n: 약 2.5)로 형성될 수 있으며, 상기 제2 재료층(40b) 및 제4 재료층(50b)은 SiO2(n: 약 1.5)로 형성될 수 있다.
한편, 상기 제1 재료층(40a)의 광학 두께(굴절률×두께)는 제2 재료층(40b)의 광학 두께와 실질적으로 정수배의 관계를 가지며, 바람직하게 이들의 광학 두께는 실질적으로 서로 동일할 수 있다. 또한, 상기 제3 재료층(50a)의 광학 두께는 제4 재료층(50b)의 광학 두께와 실질적으로 정수배의 관계를 가지며, 바람직하게 이들의 광학 두께는 실질적으로 서로 동일할 수 있다.
또한, 상기 제1 재료층(40a)의 광학 두께가 상기 제3 재료층(50a)의 광학 두께보다 더 두껍고, 상기 제2 재료층(40b)의 광학 두께가 상기 제4 재료층(50b)의 광학 두께보다 더 두껍다. 상기 제1 내지 제4 재료층들(40a, 40b, 50a, 50b)의 광학 두께는 각 재료층의 굴절률 및/또는 실제 두께를 조절하여 제어할 수 있다.
다시 도 3을 참조하면, 상기 분포 브래그 반사기(45)의 하부에 Al, Ag 또는 Rh 등의 금속 반사층(51)이 형성될 수 있으며, 상기 분포 브래그 반사기(45)를 보호하기 위한 보호층(53)이 형성될 수 있다. 상기 보호층(53)은 예컨대, Ti, Cr, Ni, Pt, Ta 및 Au에서 선택된 어느 하나의 금속층 또는 이들의 합금으로 형성될 수 있다. 상기 반사 금속층(51) 또는 보호층(53)은 분포 브래그 반사기(45)를 외부의 충격이나 오염으로부터 보호한다. 예컨대, 상기 반사 금속층(51) 또는 상기 보호층(53)은, 발광 다이오드 칩을 발광 다이오드 패키지에 실장할 경우, 접착제와 같은 물질로부터 상기 분포 브래그 반사기(45)가 변형되는 것을 보호할 수 있다. 또한, 상기 반사 금속층(51)은 분포 브래그 반사기(45)를 투과하는 광을 반사시킬 수 있으며, 따라서 분포 브래그 반사기(45)의 두께를 상대적으로 감소시킬 수 있다. 상기 분포 브래그 반사기(45)는 상대적으로 높은 반사율을 나타내지만, 입사각이 큰 광에 대해서는 장파장 영역의 가시광을 투과시킬 수 있다. 따라서, 상기 반사 금속층(51)을 분포 브래그 반사기(45) 하부에 배치함으로써, 분포 브래그 반사기(45)를 투과한 광을 반사시킬 수 있어 광 효율이 향상된다.
본 실시예에 따르면, 상대적으로 장파장의 가시광선에 대해 반사율이 높은 제1 분포 브래그 반사기(40)와 상대적으로 단파장의 가시광선에 대해 반사율이 높은 제2 분포 브래그 반사기(50)가 서로 적층된 구조의 분포 브래그 반사기(45)가 제공된다. 분포 브래그 반사기(45)는 이들 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 조합에 의해 가시광선 영역의 대부분의 영역에 걸쳐 광에 대한 반사율을 높일 수 있다.
종래 기술에 따른 분포 브래그 반사기는 특정 파장 범위의 광에 대한 반사율은 높지만, 다른 파장 범위의 광에 대한 반사율이 상대적으로 낮기 때문에, 백색광을 방출하는 발광 다이오드 패키지에서 광 효율 향상에 한계가 있다. 그러나, 본 실시예에 따르면, 분포 브래그 반사기(45)가 청색 파장 영역의 광뿐만 아니라 녹색 파장 영역의 광 및 적색 파장 영역의 광에 대해서도 높은 반사율을 가질 수 있으므로, 발광 다이오드 패키지의 광 효율을 개선할 수 있다.
더욱이, 상기 제1 분포 브래그 반사기(40)를 제2 분포 브래그 반사기(50)에 비해 기판(21)에 가깝게 배치함으로써, 그 역으로 배치할 경우에 비해, 분포 브래그 반사기(45) 내에서의 광 손실을 감소시킬 수 있다.
본 실시예에 있어서, 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 두개의 반사기들에 대해 설명하지만, 더 많은 수의 반사기들이 사용될 수도 있다. 이 경우, 상대적으로 장파장에 대해 반사율이 높은 반사기들이 발광 구조체(30)에 상대적으로 가깝게 위치하는 것이 바람직하다.
또한, 본 실시예에 있어서, 상기 제1 분포 브래그 반사기(40)내의 제1 재료층들(40a)의 두께는 서로 다를 수도 있다. 또한, 제2 재료층들(40b)의 두께도 서로 다를 수 있다. 또한, 상기 제2 분포 브래그 반사기(50) 내의 제3 재료층들(40a)의 두께는 서로 다를 수도 있으며, 또한, 제4 재료층들(50b)의 두께는 서로 다를 수 있다.
본 실시예에 있어서, 상기 재료층들(40a, 40b, 50a, 50b)이 SiO2 또는 TiO2로 형성되는 것으로 설명하였지만, 이에 한정되는 것은 아니며, 다른 재료층들, 예컨대 Si3N4, 화합물 반도체 등으로 형성될 수도 있다. 다만, 상기 제1 재료층(40a)과 상기 제2 재료층(40b)의 굴절률 차이 및 상기 제3 재료층(50a)과 상기 제4 재료층(50b)의 굴절률 차이가 각각 0.5보다 큰 것이 바람직하다.
또한, 상기 제1 분포 브래그 반사기(40) 내의 제1 재료층과 제2 재료층의 쌍들의 수 및 상기 제2 분포 브래그 반사기(50) 내의 제3 재료층과 제4 재료층의 쌍들의 수는 많을 수록 반사율이 증가하며, 이들 쌍들의 총 수는 20 이상일 수 있다.
상기 분포 브래그 반사기(45)를 형성하기 전, 상기 기판(21) 뒷면의 표면 거칠기가 제어될 필요가 있다. 기판(21) 뒷면의 표면 거칠기가 상대적으로 큰 경우, 상기 분포 브래그 반사기(45)에 의해 넓은 파장 범위에 걸쳐 높은 반사율을 얻는 것이 곤란하다. 또한, 분포 브래그 반사기(45)와 기판(21) 사이의 계면이 불량할 경우, 분포 브래그 반사기(45)가 쉽게 변형될 수 있다. 이러한 변형은, 예컨대 발광 다이오드 패키지에 발광 다이오드 칩을 실장하는 경우와 같이, 약간의 열 공정이 적용되더라도 분포 브래그 반사기(45)의 반사율이 감소되는 문제를 야기할 수 있다. 상기 기판(21)의 뒷면은 표면 거칠기가 3nm 이하의 RMS 값을 갖도록 제어된다. 바람직하게 상기 기판(21)의 뒷면은 표면 거칠기가 2nm 이하, 더 바람직하게는 1nm 이하의 RMS 값을 가질 수 있다.
이하에서, 상기 분포 브래그 반사기(45) 및 발광 다이오드 칩 제조 방법에 대해 설명한다.
우선, 분포 브래그 반사기(45)를 형성하기 전, 기판(21) 표면의 거칠기를 제어한다. 예컨대, 발광 구조체들이 형성된 기판(21)의 뒷면을 1차로 그라인딩(grinding)함으로써 기판(21)의 일부를 제거한다. 이때, 상기 기판(21) 뒷면은 그라인딩에 의해 스크래치가 발생하여 상대적으로 매우 거친 표면을 갖는다. 그 후, 상기 기판(21) 표면을 작은 입자들의 슬러리를 이용하여 갈아낸다(lapping). 상기 래핑 공정에서 상기 기판(21) 표면 내 스크래치 등의 홈의 깊이가 감소되어 표면 거칠기가 감소된다. 이때, 상기 래핑 공정에서 사용되는 정반 및 다이아몬드 슬러리 입자 크기를 조절함으로써, 기판(21) 뒷면의 표면 거칠기가 3um 이하가 되도록 제어할 수 있다. 그러나, 일반적으로, 정반 및 슬러리 입자를 이용한 래핑 공정으로는 표면 거칠기를 조절하는데, 한계가 있으며, 따라서 상기 래핑 공정으로 표면 거칠기를 감소시킨 후, 화학기계적 연마(Chemical Mechanical Polishing) 공정을 수행하여 기판(21) 뒷면을 연마할 수 있다. 상기 CMP 공정에 의해 기판(21) 뒷면의 표면 거칠기는 1nm 이하로 제어될 수 있다.
이어서, 상기 기판(21) 표면에 TiO2, SiO2, Si3N4 등의 굴절률이 서로 다른 재료층들을 반복하여 증착한다. 상기 재료층들의 증착은 스퍼터링, 전자빔 증착, 플라즈마 강화 화학기상증착 등 공지의 다양한 방법이 사용될 수 있으며, 특히 이온 보조 증착법(ion assisted deposition)이 사용될 수 있다. 이온 보조 증착법은 기판(21)에 증착되는 재료층의 반사도를 측정하여 적합한 두께의 재료층을 형성하므로 분포 브래그 반사기의 재료층들을 형성하는데 특히 적합하다.
상기 분포 브래그 반사기가 형성된 후, 상기 분포 브래그 반사기 상에 금속층이 형성될 수 있다. 그 후, 상기 기판(21)을 다이싱하여 개별 발광 다이오드 칩들이 완성된다.
도 5는 본 발명의 다른 실시예에 따른 분포 브래그 반사기(55)를 설명하기 위한 단면도이다. 본 실시예에 따른 발광 다이오드 칩은 도 3 및 도 4를 참조하여 설명한 발광 다이오칩과 대체로 유사하다. 다만, 앞서 도 3 및 도 4에서는, 분포 브래그 반사기(45)가 제1 분포 브래그 반사기(40)와 제2 분포 브래그 반사기(50)의 적층 구조로 도시 및 설명하였다. 이와 달리, 본 실시예에 따른 분포 브래그 반사기(55)에서는 제1 재료층(40a)과 제2 재료층(40b)의 복수개의 쌍들과 제3 재료층(50a)과 제4 재료층(50b)의 복수개의 쌍들이 서로 섞여 있다. 즉, 제3 재료층(50a)과 제4 재료층(50b)의 적어도 하나의 쌍이 제1 재료층(40a)과 제2 재료층(40b)의 복수개의 쌍들 사이에 위치하며, 또한, 제1 재료층(40a)과 제2 재료층(40b)의 적어도 하나의 쌍이 제3 재료층(50a)과 제4 재료층(50b)의 복수개의 쌍들 사이에 위치한다. 여기서, 상기 제1 내지 제4 재료층들(40a, 40b, 50a, 50b)의 광학 두께는 가시광선 영역의 넓은 범위에 걸쳐 광에 대한 높은 반사율을 갖도록 제어된다. 따라서, 분포 브래그 반사기(55)를 구성하는 각 재료층의 광학 두께는 서로 다를 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드 칩(20a)을 설명하기 위한 단면도이다.
도 6을 참조하면, 상기 발광 다이오드 칩(20a)은 기판(21) 상에 복수개의 발광셀들을 포함하며, 또한, 분포 브래그 반사기(45)를 포함하고, 금속층(51 및/또는 53)을 포함할 수 있다.
상기 기판(21) 및 상기 분포 브래그 반사기(45)는 도 3 내지 도 5를 참조하여 설명한 분포 브래그 반사기와 유사하므로 그 상세한 설명은 생략한다. 다만, 상기 기판(21)은 복수개의 발광셀들을 전기적으로 분리하기 위해 절연체인 것이 바람직하며, 예컨대 패터닝된 사파이어 기판일 수 있다.
한편, 상기 복수개의 발광셀들(30)은 서로 이격되어 위치한다. 상기 복수개의 발광셀들(30) 각각은 도 3을 참조하여 설명한 발광 구조체(30)와 동일하므로, 상세한 설명은 생략한다. 또한, 발광셀들(30)과 기판(21) 사이에 버퍼층(23)이 개재될 수 있으며, 상기 버퍼층(23) 또한, 서로 이격되는 것이 바람직하다.
제1 절연층(37)이 발광셀들(30)의 전면을 덮는다. 제1 절연층(37)은 제1 도전형 반도체층들(25) 상에 개구부들을 가지며, 또한 제2 도전형 반도체층들(29) 상에 개구부들을 갖는다. 상기 발광셀들(30)의 측벽들은 제1 절연층(37)에 의해 덮인다. 제1 절연층(37)은 또한 발광셀들(30) 사이 영역들 내의 기판(21)을 덮는다. 제1 절연층(37)은 실리콘산화막(SiO2) 또는 실리콘 질화막으로 형성될 수 있으며, 플라즈마 화학기상증착법을 이용하여 200~300℃의 온도 범위에서 형성된 층일 수 있다. 이때, 상기 제1 절연층(37)은 4500Å~1㎛의 두께로 형성되는 것이 바람직하다. 4500Å보다 작은 두께로 형성될 경우, 발광셀들의 아래쪽에서 층덮힘 특성에 의해 상대적으로 얇은 두께의 제1 절연층이 형성되고, 제1 절연층 상에 형성되는 배선과 발광셀간에 전기적 단락이 발생될 수 있다. 한편, 제1 절연층은 두꺼울수록 전기적 단락을 방지할 수 있지만, 광 투과율을 떨어뜨려 발광효율을 감소시키므로, 1㎛의 두께를 초과하지 않는 것이 바람직하다.
한편, 배선들(39)이 제1 절연층(37) 상에 형성된다. 배선들(39)은 상기 개구부들을 통해 제1 도전형 반도체층들(25) 및 제2 도전형 반도체층들(29)에 전기적으로 연결된다. 상기 제2 도전형 반도체층들(29) 상에 투명전극층들(31)이 위치할 수 있으며, 상기 배선들은 상기 투명전극층들(31)에 접속될 수 있다. 또한 배선들(29)은 인접한 발광셀들(30)의 제1 도전형 반도체층들(25)과 제2 도전형 반도체층들(29)을 각각 전기적으로 연결하여 발광셀들(30)의 직렬 어레이를 형성할 수 있다. 이러한 어레이들이 복수개 형성될 수 있으며, 복수개의 어레이들이 서로 역병렬로 연결되어 교류전원에 연결되어 구동될 수 있다. 또한, 발광셀들의 직렬 어레이에 연결된 브리지 정류기(도시하지 않음)가 형성될 수 있으며, 상기 브리지 정류기에 의해 상기 발광셀들이 교류전원하에서 구동될 수도 있다. 상기 브리지 정류기는 상기 발광셀들(30)과 동일한 구조의 발광셀들을 배선들(29)을 이용하여 결선함으로써 형성할 수 있다.
이와 달리, 상기 배선들은 인접한 발광셀들의 제1 도전형 반도체층들(25)을 서로 연결하거나 제2 도전형 반도체층들(29)을 서로 연결할 수도 있다. 이에 따라, 직렬 및 병렬 연결된 복수개의 발광셀들(30)이 제공될 수 있다.
상기 배선들(29)은 도전 물질, 예컨대 다결정 실리콘과 같은 도핑된 반도체 물질 또는 금속으로 형성될 수 있다. 특히, 상기 배선들(29)은 다층구조로 형성될 수 있으며, 예컨대, Cr 또는 Ti의 하부층과, Cr 또는 Ti의 상부층을 포함할 수 있다. 또한, Au, Au/Ni 또는 Au/Al의 금속층이 상기 하부층과 상부층 사이에 개재될 수 있다.
제2 절연층(41)이 상기 배선들(39) 및 상기 제1 절연층(37)을 덮을 수 있다. 제2 절연층(41)은 배선들(39)이 수분 등에 의해 오염되는 것을 방지하며, 외부 충격에 의해 배선들(39) 및 발광셀들(30)이 손상되는 것을 방지한다.
제2 절연층(41)은 제1 절연층(37)과 동일한 재질로, 실리콘산화막(SiO2) 또는 실리콘 질화막으로 형성될 수 있다. 상기 제2 절연층(41)은, 제1 절연층과 같이, 플라즈마 화학기상증착법을 이용하여 200~300℃의 온도 범위에서 형성된 층일 수 있다. 더욱이, 상기 제1 절연층(37) 플라즈마 화학기상증착법을 이용하여 형성된 층일 경우, 상기 제2 절연층(41)은 상기 제1 절연층(37)의 증착 온도에 대해 -20% ~ +20%의 온도 범위 내에서 증착된 층인 것이 바람직하며, 더욱 바람직하게는 동일 증착온도에서 증착된 층인 것이 바람직하다.
한편, 상기 제2 절연층(41)은 제1 절연층(37)에 비해 상대적으로 얇은 두께를 가지며, 500Å 이상의 두께를 갖는 것이 바람직하다. 제2 절연층(41)이 제1 절연층(37)에 비해 상대적으로 얇기 때문에, 제2 절연층이 제1 절연층으로부터 박리되는 것을 방지할 수 있다. 또한, 제2 절연층이 2500Å보다 얇을 경우, 외부충격 또는 습기 침투로부터 배선 및 발광셀을 보호하기 어렵다.
한편, 형광체층(43)이 발광 다이오드 칩(20a) 상에 위치할 수 있다. 상기 형광체층(43)은 수지에 형광체가 분산된 층이거나 또는 전기 영동법에 의해 증착된 층일 수 있다. 형광체층(43)은 제2 절연층(41)을 덮어 발광셀들(30)에서 방출된 광을 파장변환시킨다.
도 7은 본 발명의 또 다른 실시예에 따른 복수개의 발광셀들을 갖는 발광 다이오드 칩(20b)을 설명하기 위한 단면도이다.
도 7을 참조하면, 본 실시예에 따른 발광 다이오드 칩(20b)은 앞서 설명한 발광 다이오드 칩(20a)과 대체로 유사하나, 발광셀들(30)의 형상이 다르고, 이에 따라 배선(39)이 접속하는 제1 도전형 반도체층(25) 부분이 다르다.
즉, 발광 다이오드 칩(20a)의 발광셀들(30)은 제1 도전형 반도체층(25)의 상부면이 노출되고, 배선(39)은 제1 도전형 반도체층(25)의 상부면에 접속한다. 이와 달리, 본 실시예에 따른 발광 다이오드 칩(20b)의 발광셀들(30)은 경사진 측면을 갖도록 형성되어 제1 도전형 반도체층(25)의 경사진 측면이 노출되고, 배선(39)은 제1 도전형 반도체층(25)의 경사진 측면에 접속한다.
따라서, 본 실시예에 따르면, 발광셀을 분리하는 공정 이외에 제1 도전형 반도체층(25)의 상부면을 노출시키기 위한 공정을 별도로 수행할 필요가 없어 공정을 단순화할 수 있다. 나아가, 제1 도전형 반도체층(25)의 상부면을 노출시킬 필요가 없으므로, 활성층(27) 면적 감소를 방지할 수 있다. 또한, 배선(39)이 제1 도전형 반도체층(25)의 경사면을 따라 접속하기 때문에, 발광셀(30)의 전류 분산 성능을 개선할 수 있으며, 이에 따라 순방향 전압 및 신뢰성이 개선된다.
(실험예)
도 8은 입사각에 따른 분포 브래그 반사기의 반사율 변화를 보여주는 시뮬레이션 그래프이다. 여기서, 분포 브래그 반사기는 글래스 기판 상에 SiO2와 TiO2를 교대로 40층 적층한 것으로, 각 층의 두께는 0도 입사각에서 400~700nm의 전 영역에 걸쳐 99% 이상의 반사율을 갖도록 개별적으로 조절되었다. 이에 따른 전체 분포 브래그 반사기의 두께는 2.908㎛이었다. 한편, 실제 사용되는 발광 다이오드 칩의 경우, 사파이어 기판(n: 약 1.78)과 SiO2(n: 약 1.48) 사이의 굴절률 차이에 의해 약 60도 이상의 입사각으로 입사되는 광은 전반사되므로, 60도 이상의 입사각에 대한 시뮬레이션은 생략하였다. 한편, 도 8의 그래프에서 반사율 100% 부분에 전체 가시영역을 표시하였다(도 9의 그래프에도 동일하게 표시함).
도 8의 그래프에서 알 수 있듯이, 상기 40층의 분포 브래그 반사기는 전체 가시광 영역에서 0도 입사각에 대해 99% 이상의 극히 높은 반사율을 나타내었다. 그러나, 분포 브래그 반사기에 입사되는 광의 입사각이 커질수록 장파장 가시광에 대한 반사율이 떨어지는 것을 알 수 있다. 입사각이 30도를 초과할 경우, 700nm 파장의 광에 대한 반사율은 99% 이하로 감소된다.
도 9a 및 9b는 분포 브래그 반사기의 층 수를 증가시켜 입사각 50도 및 60도에서 장파장 입사광에 대한 반사율을 향상시킨 예들을 나타낸다.
도 9a 및 9b를 참조하면, 도 8에서 설명한 바와 같이, 2.908㎛의 기준 분포 브래그 반사기(40L)의 경우, 장파장 가시광 영역에서 0도 입사각에 대한 반사율(40L-0도)에 비해 50도 입사각에 대한 반사율(40L-50도) 및 60도 입사각에 대한 반사율(40L-60도)이 상당히 감소된다. 더욱이, 가시영역의 중간 영역, 예컨대 510~520nm 근처에서 반사율이 떨어지는 부분이 발생하고 있다.
이에 대해, 분포 브래그 반사기의 층수를 48층(전체 두께: 3.829㎛) 또는 52층(전체 두께: 4.367㎛)으로 증가시킬 경우, 입사각이 크더라도 넓은 파장 영역에 걸쳐 높은 대체로 균일한 반사율을 얻을 수 있다.
따라서, 분포 브래그 반사기의 적층되는 층수를 증가시킴으로써 반사율을 향상시킬 수 있으며, 또한 큰 입사각으로 입사되는 광에 대해서도 높은 반사율을 유지할 수 있다. 그러나, 분포 브래그 반사기의 적층 수 증가는 공정시간을 증가시키고, 분포 브래그 반사기의 크랙을 유발할 수 있다.
도 10 (a) 및 (b)는 각각 다이싱 공정이 진행된 후의 분포 브래그 반사기를 나타낸 평면도들이다. 여기서, 도 10(a)는 40층의 분포 브래그 반사기를, 도 10(b)는 48층의 분포 브래그 반사기를 각각 이온 보조 증착법으로 적층한 것이다.
40층을 적층한 경우(도 10(a)), 분포 브래그 반사기에 크랙이 발생하지 않았지만, 48층을 적층한 경우(도 10(b)), 분포 브래그 반사기에 크랙이 발생하였다. 52층을 적층한 경우에도 유사한 크랙이 발생하는 것을 관찰할 수 있었다.
분포 브래그 반사기에 크랙이 발생하는 이유는 명확하지는 않지만, 이온 보조 증착법과 관련된 것으로 예상된다. 즉, 이온들을 충돌시켜 고밀도의 층들을 증착하기 때문에, 분포 브래그 반사기에 스트레스가 누적되고, 이에 따라 기판을 다이싱하는 동안 분포 브래그 반사기에 크랙이 발생한 것으로 예상된다. 그러므로, 단순히 적층수를 증가시키는 것으로는 양산성 있는 발광 다이오드 칩을 제공하는 데 적합하지 않을 수 있다.
이와 관련하여, 도 3에서 설명한 바와 같이, 분포 브래그 반사기에 반사 금속층을 형성함으로써, 입사각이 큰 광에 대해서도 상대적으로 높은 반사율을 유지할 수 있다.
표 1은 분포 브래그 반사기의 층수, 에폭시 종류 및 Al 반사 금속층 적용 유무에 따른 백색 발광 다이오드 패키지 상태에서의 상대 발광 효율을 나타낸다. 각 실시예에서, 분포 브래그 반사기, 반사 금속층, 에폭시 종류를 제외하면 다른 조건, 예컨대 발광 다이오드 칩의 종류 및 패키지의 종류는 모두 동일하게 하였으며, 분포 브래그 반사기의 층수를 40층으로 하고 Al 반사 금속층을 적용하지 않은 발광 다이오드 칩의 패키지(샘플 번호 1)의 발광 효율에 대한 상대 발광 효율을 %로 나타내었다.
샘플 번호 적층 수 반사금속층(Al) 적용 에폭시 종류 상대 발광효율(%)
1 40층 X 은 에폭시 100
2 40층 X 투명 에폭시 106.8
3 40층 O 은 에폭시 109.7
4 40층 O 투명 에폭시 108.6
5 48층 X 은 에폭시 106.4
6 48층 X 투명 에폭시 110.9
7 48층 O 은 에폭시 109.8
샘플1과 2, 그리고 샘플5와 6을 대비하면, Al 반사 금속층을 적용하지 않은 경우, 접착제로 사용되는 에폭시의 종류에 따라 발광 효율에 차이가 나타나는 것을 알 수 있다. 즉, 투명 에폭시를 사용한 샘플이 은 에폭시를 사용한 경우에 비해 발광 효율이 더 높게 나타난다. 이는, Al 반사 금속층이 없는 경우, 분포 브래그 반사기의 반사율이 접착제에 의해 영향을 받는 것을 보여준다.
한편, 동일한 종류의 접착제를 사용한 경우, Al 반사 금속층을 적용한 샘플이 그렇지 않은 샘플에 비해 발광 효율이 높게 나타난다. 예를 들어, 샘플1과 3, 샘플 2와 4, 샘플 5와 7을 대비하면, Al 반사 금속층을 적용한 경우 발광효율이 개선되는 것을 알 수 있다.
한편, 동일하게 접착제를 사용하고, Al 반사 금속층을 적용하지 않은 샘플1과 5, 그리고 샘플 2와 6을 대비하며, 적층수가 증가함에 따라 발광 효율이 개선되는 것을 알 수 있다. 이는 분포 브래그 반사기의 적층수가 증가함에 따라 넓은 입사각 범위에서 분포 브래그 반사기의 반사율이 향상되기 때문인 것으로 판단된다.
그러나, Al 반사 금속층 및 은 에폭시를 적용한 샘플3과 샘플7을 대비하면, 적층수의 증가에도 불구하고 발광 효율에는 차이가 없는 것으로 나타났다. 이는, Al 반사 금속층에 의해 입사각이 큰 장파장 가시광에 대해서도 상대적으로 높은 반사율을 유지하기 때문인 것으로 판단된다. 따라서, 분포 브래그 반사기와 함께 반사 금속층을 적용할 경우, 분포 브래그 반사기의 적층수를 줄이면서도 패키지 레벨에서 양호한 발광 효율을 달성할 수 있음을 알 수 있다. 나아가, 분포 브래그 반사기의 적층수 감소는 분포 브래그 반사기에 유발되는 크랙을 방지할 수 있게 한다.
한편, 분포 브래그 반사기에 Al 반사 금속층을 적용할 경우, 칩 레벨에서 분포 브래그 반사기의 반사율이 감소되는 것이 관찰되었으며, 이러한 현상은 기판의 표면거칠기와 밀접한 관련이 있는 것으로 보인다. 이하에서는 기판의 표면거칠기가 칩 레벨에서 분포 브래그 반사기의 반사율에 미치는 영향에 대해 설명한다.
도 11은 구리 정반에 의한 사파이어 기판 래핑 공정 후 CMP 유무에 따른 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
우선, 사파이어 기판의 뒷면을 그라인딩한 후, 3㎛ 입자의 다이아몬드 슬러리를 사용하여 구리 정반에 의해 래핑 공정을 수행하였다. 구리 정반에 의한 래핑 공정 후의 사파이어 기판 뒷면의 표면 거칠기는 5㎛×5㎛의 면적에서 약 5.12 nm의 RMS 값을 나타내었다.
이어서 상기 사파이어 기판 뒷면에 화학기계적 연마 공정을 수행한 후 TiO2와 SiO2의 두께를 제어하여 앞서 설명한 제1 분포 브래그 반사기 및 제2 분포 브래그 반사기를 형성하여 샘플을 제작하였다(실시예 1). 이에 대한 비교예로서, 화학기계적 연마 공정을 수행하지 않고 바로 실시예 1과 동일하게 분포 브래그 반사기를 형성하여 샘플을 제작하였다. 화학기계적 연마 공정은 20 Kg의 하중으로 SiO2 슬러리를 이용하여 수행되었으며, 화학기계적 연마 공정 후의 사파이어 기판의 표면 거칠기는 5㎛×5㎛의 면적에서 약 0.25nm의 RMS 값을 나타내었다.
비교예의 경우, 상기 분포 브래그 반사기의 반사율은 도 7에 도시된 바와 같이, 가시광선 영역에서 대체로 90% 이상의 반사율을 나타내지만, 반사율이 파장에 따라 불규칙하고 또한 550nm 근처에서는 90% 이하의 값을 나타내었다. 이에 반해, 실시예 1의 경우, 분포 브래그 반사기의 반사율은 가시광선의 넓은 파장 범위에 걸쳐 대부분 100%에 가까운 값을 나타내었다.
도 12는 도 11의 실시예 및 비교예와 동일하게 제작한 샘플에 약 500nm의 Al을 증착한 후의 반사율을 나타내는 그래프이다.
비교예의 경우, Al 증착후의 반사율이 상당히 감소되는 것이 확인되었다. 이에 반해, 실시예의 경우, Al 증착후에도 반사율이 감소되지 않고 높은 반사율을 유지하였다.
비교예에서 Al을 증착한 후 반사율이 감소하는 것은, Al을 전자빔 증착기술을 사용하여 증착하는 동안, 표면이 거친 사파이어 기판에 형성된 비교예의 분포 브래그 반사기가 계면 불량에 의해 변형되기 때문에 나타난 현상으로 생각된다. 실시예 1의 경우에는 사파이어 기판의 표면 거칠기가 양호하기 때문에, Al을 증착하는 동안에도 분포 브래그 반사기의 변형이 발생되지 않아 반사율이 유지되는 것으로 판단된다.
도 13 내지 15는 주석 정반을 이용한 래핑 공정에서 슬러리 입자의 크기에 따른 분포 브래그 반사기의 반사율을 보여주는 그래프이다.
여기서, 슬러리는 다이아몬드 입자를 함유하며, 다이아몬드 입자의 크기는 각각 3㎛, 4㎛ 및 6㎛를 이용하였다. 주석 정반을 이용한 래핑 공정 후의 사파이어 기판의 표면거칠기는 다이아몬드 입자 크기에 따라, 약 2.40nm, 3.35nm 및 4.18nm의 RMS 값을 나타내었다.
주석 정반에 의해 래핑 공정을 수행한 후 실시예 1과 동일한 분포 브래그 반사기를 형성하였으며, 추가로 도 8의 예에서와 같이 약 500nm의 Al을 증착하였다.
위 도면들에서 알 수 있듯이, 3㎛ 슬러리와 주석 정반에 의한 래핑 공정 후의 분포 브래그 반사기의 반사율은 가시광선 영역의 넓은 파장 범위에 걸쳐 90% 이상이었다. 다만, Al을 증착한 후, 반사율이 550nm 근처에서 약간 감소하였다.
그러나, 4㎛ 슬러리와 주석 정반에 의한 래핑 공정 후의 분포 브래그 반사기의 반사율은 550nm 근처에서 90%에 미치지 못하며 Al을 증착한 후의 반사율은 80% 이하로 감소하였다.
이상의 실험예에서 알 수 있듯이, 분포 브래그 반사기를 형성하기 전 사파이어 기판의 표면 거칠기가 분포 브래그 반사기의 반사율에 영향을 미치는 것을 알 수 있다. 또한, 사파이어 기판의 표면 거칠기는 3nm 이하의 RMS 값 이하로 제어될 필요가 있다. 또한, 사파이어 기판의 표면 거칠기가 1nm 이하일 경우, Al 증착후에도 반사율이 감소되지 않을 것으로 예상된다.

Claims (17)

  1. 앞면 및 뒷면을 갖는 기판;
    상기 기판의 앞면 상부에 위치하고, 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 복수개의 발광셀;
    상기 기판의 뒷면 상에 위치하고, 상기 복수개의 발광셀에서 방출된 광을 반사하는 분포 브래그 반사기(distributed bragg reflector); 및
    상기 분포 브래그 반사기 하부에 형성된 금속층을 포함하되,
    상기 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖고,
    상기 분포 브래그 반사기는 청색 파장 영역의 광에 비해 녹색 또는 적색 파장 영역의 광에 대한 반사율이 높은 제1 분포 브래그 반사기 및 녹색 또는 적색 파장 영역의 광에 비해 청색 파장 영역의 광에 대한 반사율이 높은 제2 분포 브래그 반사기를 포함하는 발광 다이오드 칩.
  2. 청구항 1에 있어서, 상기 금속층은 반사 금속층인 발광 다이오드 칩.
  3. 청구항 2에 있어서, 상기 반사 금속층은 Al인 발광 다이오드 칩.
  4. 청구항 1에 있어서, 상기 기판의 뒷면은 표면거칠기가 3nm 이하의 RMS 값을 갖는 발광 다이오드 칩.
  5. 청구항 4 있어서, 상기 기판의 뒷면은 화학적 기계적 연마에 의해 처리되어 표면거칠기가 1nm 이하의 RMS 값을 갖는 발광 다이오드 칩.
  6. 삭제
  7. 청구항 1에 있어서, 상기 복수개의 발광셀이 직렬연결된 적어도 하나의 발광셀 어레이를 포함하는 발광 다이오드 칩.
  8. 청구항 1에 있어서, 이웃하는 발광셀들을 직렬 연결하는 배선을 더 포함하고,
    상기 복수개의 발광셀들은 경사진 측면들을 갖고,
    상기 배선은 이웃하는 발광셀들 중 하나의 발광셀의 제1 도전형 반도체층의 측면에 접속된 발광 다이오드 칩.
  9. 삭제
  10. 청구항 1에 있어서, 상기 분포 브래그 반사기는 굴절률이 서로 다른 층들이 교대로 적층된 구조를 갖되, 각 층들의 광학 두께는 서로 다른 발광 다이오드 칩.
  11. 청구항 1에 있어서, 상기 분포 브래그 반사기는 400~700nm 범위 내의 모든 파장의 광에 대해 입사각 0도에서 98% 이상의 반사율을 갖는 발광 다이오드 칩.
  12. 청구항 1에 있어서, 상기 분포 브래그 반사기는 700nm의 광에 대해 입사각 50도에서 95% 이상의 반사율을 갖는 발광 다이오드 칩.
  13. 기판, 및 상기 기판상에 제1 도전형 반도체층과 제2 도전형 반도체층 사이에 개재된 활성층을 포함하는 발광 구조체를 갖는 적층 구조체;
    상기 적층 구조체 상에 위치하며, 상기 활성층에서 방출한 광을 파장변환시키는 형광체층; 및
    상기 형광체층에 대향하여 위치하며, 상기 적층 구조체에 접하되, 상기 활성층 및 형광체층에서 방출되는 광을 반사하는 분포 브래그 반사기를 포함하고,
    상기 적층 구조체는 상기 분포 브래그 반사기와 형광체층 사이에 위치하며,
    상기 분포 브래그 반사기는,
    청색 파장 영역의 광에 비해 녹색 또는 적색 파장 영역의 광에 대한 반사율이 높은 제1 분포 브래그 반사기; 및
    녹색 또는 적색 파장 영역의 광에 비해 청색 파장 영역의 광에 대한 반사율이 높은 제2 분포 브래그 반사기를 포함하는 발광 다이오드 칩.
  14. 청구항 13에 있어서, 상기 분포 브래그 반사기는 청색 파장 영역의 제1 파장의 광, 녹색 파장 영역의 제2 파장의 광 및 적색 파장 영역의 제3 파장의 광에 대해 90% 이상의 반사율을 갖는 발광 다이오드 칩.
  15. 청구항 13에 있어서, 상기 제1 분포 브래그 반사기는 제2 분포 브래그 반사기보다 광학두께가 큰 발광 다이오드 칩.
  16. 청구항 13에 있어서, 상기 분포 브래그 반사기는 상기 적층 구조체 하부면과 접촉하여 위치하는 발광 다이오드 칩.
  17. 청구항 13에 있어서, 상기 제1 분포 브래그 반사기는 상기 제2 분포 브래그 반사기보다 상기 적층 구조체에 더 가깝게 위치하는 발광 다이오드 칩.
KR1020100115347A 2009-11-13 2010-11-19 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법 KR101712543B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2011025369A JP5855344B2 (ja) 2010-02-12 2011-02-08 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
US13/023,876 US8963178B2 (en) 2009-11-13 2011-02-09 Light emitting diode chip having distributed bragg reflector and method of fabricating the same
PCT/KR2011/000870 WO2011099771A2 (en) 2010-02-12 2011-02-09 Light emitting diode chip having distributed bragg reflector and method of fabricating the same
TW100104554A TWI544661B (zh) 2010-02-12 2011-02-11 具有分佈式布拉格反射鏡的發光二極體晶片以及其製造方法
TW105119652A TWI627767B (zh) 2010-02-12 2011-02-11 具有分佈式布拉格反射鏡的發光二極體以及其製造方法
US14/091,985 US10141480B2 (en) 2009-11-13 2013-11-27 Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US14/590,493 US9324919B2 (en) 2009-11-13 2015-01-06 Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US14/606,863 US9343631B2 (en) 2009-11-13 2015-01-27 Light emitting diode chip having distributed bragg reflector and method of fabricating the same
US15/069,260 US9577157B2 (en) 2009-11-13 2016-03-14 Light emitting diode chip having distributed Bragg reflector and method of fabricating the same
US15/401,599 US10128306B2 (en) 2009-11-13 2017-01-09 Light emitting diode chip having distributed bragg reflector and method of fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100013166 2010-02-12
KR1020100013166 2010-02-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170024851A Division KR101899484B1 (ko) 2010-02-12 2017-02-24 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20110093587A KR20110093587A (ko) 2011-08-18
KR101712543B1 true KR101712543B1 (ko) 2017-03-07

Family

ID=44930241

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020100115347A KR101712543B1 (ko) 2009-11-13 2010-11-19 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법
KR1020170024851A KR101899484B1 (ko) 2010-02-12 2017-02-24 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170024851A KR101899484B1 (ko) 2010-02-12 2017-02-24 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법

Country Status (2)

Country Link
KR (2) KR101712543B1 (ko)
TW (2) TWI627767B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140062216A (ko) * 2012-11-14 2014-05-23 엘지이노텍 주식회사 발광소자
KR20140096654A (ko) * 2013-01-28 2014-08-06 엘지이노텍 주식회사 발광 소자 및 그를 포함하는 발광소자 패키지
KR102364160B1 (ko) * 2014-03-06 2022-02-21 서울반도체 주식회사 Mjt led를 이용한 백라이트 모듈 및 이를 포함하는 백라이트 유닛
TWI557945B (zh) * 2015-01-08 2016-11-11 澤米科技股份有限公司 具有布拉格反射鏡的發光二極體晶片
KR102319813B1 (ko) * 2015-03-06 2021-11-01 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR20190022326A (ko) * 2017-08-24 2019-03-06 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드
TWI685162B (zh) * 2019-05-30 2020-02-11 宏捷科技股份有限公司 面射型雷射的製造方法
CN111146321B (zh) * 2020-02-17 2024-06-25 佛山市国星半导体技术有限公司 一种具有dbr绝缘保护的出光均匀led芯片及其制作方法
WO2022039509A1 (ko) * 2020-08-19 2022-02-24 서울바이오시스주식회사 발광 다이오드 및 그것을 갖는 디스플레이 장치
TWI816177B (zh) * 2021-08-30 2023-09-21 晶元光電股份有限公司 發光元件
CN114242858B (zh) * 2022-02-28 2022-05-17 江西兆驰半导体有限公司 红黄GaAs二极管的外延结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
JP2008544540A (ja) * 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
WO2009057551A1 (ja) * 2007-11-02 2009-05-07 Konica Minolta Opto, Inc. 光学素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3532752B2 (ja) * 1997-02-03 2004-05-31 株式会社東芝 半導体デバイスの分離方法
US6570186B1 (en) * 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
US6515308B1 (en) * 2001-12-21 2003-02-04 Xerox Corporation Nitride-based VCSEL or light emitting diode with p-n tunnel junction current injection
US7654452B2 (en) * 2003-07-11 2010-02-02 Tc License Ltd. Self-service electronic toll collection unit and system
JP4116960B2 (ja) * 2003-09-30 2008-07-09 松下電器産業株式会社 半導体発光装置、発光モジュール、照明装置、および半導体発光装置の製造方法
WO2005022654A2 (en) * 2003-08-28 2005-03-10 Matsushita Electric Industrial Co.,Ltd. Semiconductor light emitting device, light emitting module, lighting apparatus, display element and manufacturing method of semiconductor light emitting device
TW200834969A (en) * 2007-02-13 2008-08-16 Epistar Corp Light-emitting diode and method for manufacturing the same
TWI352438B (en) * 2007-08-31 2011-11-11 Huga Optotech Inc Semiconductor light-emitting device
JP5634003B2 (ja) * 2007-09-29 2014-12-03 日亜化学工業株式会社 発光装置
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR20090072980A (ko) * 2007-12-28 2009-07-02 서울옵토디바이스주식회사 발광 다이오드 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008544540A (ja) * 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP2007273975A (ja) * 2006-03-10 2007-10-18 Matsushita Electric Works Ltd 発光素子
WO2009057551A1 (ja) * 2007-11-02 2009-05-07 Konica Minolta Opto, Inc. 光学素子

Also Published As

Publication number Publication date
TW201635592A (zh) 2016-10-01
TW201214780A (en) 2012-04-01
TWI544661B (zh) 2016-08-01
KR101899484B1 (ko) 2018-09-19
KR20170023919A (ko) 2017-03-06
TWI627767B (zh) 2018-06-21
KR20110093587A (ko) 2011-08-18

Similar Documents

Publication Publication Date Title
KR101899484B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 그 제조방법
JP6374564B2 (ja) 分布ブラッグ反射器を有する発光ダイオードチップ、及び分布ブラッグ反射器を有する発光ダイオードパッケージ
US8963178B2 (en) Light emitting diode chip having distributed bragg reflector and method of fabricating the same
JP5855344B2 (ja) 分布ブラッグ反射器を有する発光ダイオードチップ及びその製造方法
KR101769075B1 (ko) 발광 다이오드 칩 및 그것을 제조하는 방법
KR20110053064A (ko) 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지
KR101562375B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드 칩 및 발광 다이오드 패키지
KR101873502B1 (ko) 발광 다이오드 칩 및 그것을 제조하는 방법
KR101590585B1 (ko) 발광 다이오드 칩 및 그것을 제조하는 방법
KR101562376B1 (ko) 발광 다이오드 칩 및 그것을 제조하는 방법
KR20150073157A (ko) 발광 다이오드 칩 및 그것을 제조하는 방법
KR20120049161A (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 4