JP6911111B2 - オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 - Google Patents

オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 Download PDF

Info

Publication number
JP6911111B2
JP6911111B2 JP2019520645A JP2019520645A JP6911111B2 JP 6911111 B2 JP6911111 B2 JP 6911111B2 JP 2019520645 A JP2019520645 A JP 2019520645A JP 2019520645 A JP2019520645 A JP 2019520645A JP 6911111 B2 JP6911111 B2 JP 6911111B2
Authority
JP
Japan
Prior art keywords
layer
contact
semiconductor region
semiconductor
current web
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019520645A
Other languages
English (en)
Other versions
JP2019531606A (ja
Inventor
ファビアン コップ
ファビアン コップ
アッティラ モルナー
アッティラ モルナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2019531606A publication Critical patent/JP2019531606A/ja
Application granted granted Critical
Publication of JP6911111B2 publication Critical patent/JP6911111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法に関する。
達成すべき目的は、効率的に製造することができ、高い発光効率を与えるオプトエレクトロニクス半導体チップを提供することである。
この目的は、とりわけ、独立請求項の特徴を含むオプトエレクトロニクス半導体チップおよび方法によって達成される。好ましい発展形態は、従属請求項の主題である。
少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、半導体積層体を備える。半導体積層体は、放射、特に青色光などの可視光を生成する１つまたは複数の活性層を備える。活性層は、第１の半導体領域と第２の半導体領域との間に位置する。第１の半導体領域は、好ましくはｎ側伝導性であり、第２の半導体領域は、特にｐ側伝導性である。以下、第１および第２の半導体領域について、この電荷キャリア伝導性でそれぞれ説明する。同じように、第１および第２の半導体領域は、逆の電荷キャリア伝導性を有することもできる。
オプトエレクトロニクス半導体チップは、好ましくは発光ダイオード、略してＬＥＤである。
少なくとも１つの実施形態によれば、半導体積層体は、ＩＩＩ−Ｖ族化合物半導体材料である。半導体材料は、例えば、ＡｌｎＩｎ１−ｎ−ｍＧａｍＮなどの窒化物化合物半導体材料、またはＡｌｎＩｎ１−ｎ−ｍＧａｍＰなどのリン化物化合物半導体材料、またはさらにＡｌｎＩｎ１−ｎ−ｍＧａｍＡｓもしくはＡｌｎＧａｍＩｎ１−ｎ−ｍＡｓｋＰ１−ｋなどのヒ化物化合物半導体材料である。ここでいずれの場合も、０≦ｎ≦１、０≦ｍ≦１、およびｎ＋ｍ≦１、ならびに０≦ｋ＜１である。好ましくは、半導体積層体の少なくとも１つの層またはすべての層に、０＜ｎ≦０．８、０．４≦ｍ＜１、およびｎ＋ｍ≦０．９５、ならびに０＜ｋ≦０．５が当てはまり、半導体積層体は、ドーパントおよび追加の成分を有することができる。しかし話を簡単にするために、これらを少量のさらなる物質によって部分的に置換および／または補足することができる場合でも、半導体積層体の結晶格子の本質的な成分、すなわちＡｌ、Ａｓ、Ｇａ、Ｉｎ、ＮまたはＰについてのみ記載する。半導体積層体は、特に好ましくは、材料系ＡｌＩｎＧａＮに基づいている。
少なくとも１つの活性層は、特に少なくとも１つのｐｎ接合部および／または少なくとも１つの量子井戸構造を備える。動作中に活性層によって生成される放射の最大強度波長は、例えば、少なくとも４００ｎｍもしくは４２５ｎｍ、および／または、最大で４８０ｎｍもしくは８００ｎｍである。
少なくとも１つの実施形態によれば、半導体積層体は、半透明の基板上に位置する。基板は、特に活性層内で生成される放射に対して、光透過性、好ましくは透明である。半導体積層体は、さらに好ましくは基板上に直接成長し、したがって基板は成長基板である。例えば基板は、炭化ケイ素基板、窒化ガリウム基板、シリコン基板、または好ましくはサファイア基板である。
この場合、第１の半導体領域は、第２の半導体領域より基板の近くに位置する。活性層は、好ましくは、半導体積層体の成長方向に直交しかつ半導体積層体が設けられる基板の主面に直交するように向けられる。
少なくとも１つの実施形態によれば、半導体チップは、１つまたは複数のコンタクトトレンチを有する。少なくとも１つのコンタクトトレンチは、第２の半導体領域のうち基板から離れた側から活性層を通って第１の半導体領域内へ延びる。コンタクトトレンチを介して、第２の半導体領域のうち基板の反対側から第１の半導体領域に電気的に接触することができる。
少なくとも１つの実施形態によれば、半導体チップは、第１および第２のミラー層を有する。２つのミラー層は、好ましくは電気絶縁性である。さらに、ミラー層は、動作中に活性層内で生成される放射を反射するように設計される。ミラー層はそれぞれ、単一の層から形成することができ、またはそれぞれ複数の部分層から構成することができる。そのような部分層は、好ましくは、半導体積層体の成長方向に沿って互いに直接従う。特に、ミラー層はそれぞれ、誘電体ミラーまたは分布ブラッグ反射器、略してＤＢＲとして設計される。
少なくとも１つの実施形態によれば、半導体チップは、１つまたは複数の電流ウエブを備える。少なくとも１つの電流ウエブは、好ましくは金属性ウエブであり、これは特に、電流ウエブが１つまたは複数の金属からなり、オーム導電性であることを意味する。
少なくとも１つの実施形態によれば、電流ウエブは、部分的または完全にコンタクトトレンチ内に位置する。平面視において、電流ウエブは、好ましくは完全にコンタクトトレンチ内に位置する。半導体積層体の成長方向と平行な方向では、電流ウエブは、完全にコンタクトトレンチ内に位置することができる。好ましくは、電流ウエブは、コンタクトトレンチを越えて突出し、半導体積層体は、基板から離れる方向に突出する。
少なくとも１つの実施形態によれば、電流ウエブは、コンタクトトレンチに沿って電流を伝導するように構成される。第１の半導体領域には、電流ウエブを介して電流を供給することができる。電流ウエブの長さは、好ましくは、長手方向に沿って、電流ウエブの平均幅を少なくとも１０倍もしくは２０倍もしくは３０倍、および／または最大で２００倍もしくは１００倍もしくは５０倍超過する。言い換えれば、電流ウエブは、細長い形状である。たとえば、電流ウエブの寸法は、約３μｍ×５００μｍである。
少なくとも１つの実施形態によれば、電流ウエブは、長手方向に沿って複数のコンタクトフィールドおよび複数のアイソレータフィールドを有し、コンタクトフィールドおよびアイソレータフィールドは、連続して交互に配置される。アイソレータフィールドでは、電流ウエブから半導体積層体内へ電流は印加されない。対照的に、コンタクトフィールドは、半導体積層体に対して、すなわち第１の半導体領域に対して電流を供給するように設計される。したがって、電流ウエブの長さ全体に沿って第２の半導体領域内へ電流が印加されるわけではない。
少なくとも１つの実施形態によれば、電気コンタクト層は、各コンタクトフィールド内に存在する。コンタクト層は、単一の層から製造することができ、または複数の部分層から構成することができる。コンタクト層は、好ましくは、１つまたは複数の金属からなる金属性層である。変形例として、コンタクト層は、インジウム−スズ酸化物などの１つもしくは複数の透明導電性酸化物をさらに含み、または１つもしくは複数のそのような酸化物からなることが可能である。
少なくとも１つの実施形態によれば、コンタクト層は、第１の半導体領域上に直接位置し、第１の半導体領域内に電流を直接印加するように構成される。特に、第１の半導体領域には、コンタクト層を介して排他的に電流が供給され、したがって半導体チップの他の構成要素によって第１の半導体領域内へ電流は印加されない。
少なくとも１つの実施形態によれば、コンタクト層は、電流ウエブに直接取り付けられる。これは、電流が電流ウエブを介してコンタクト層へ、コンタクト層から第１の半導体領域内へ生じることを意味する。コンタクト層は、好ましくは、それぞれのコンタクトフィールドに制限され、したがって、隣接するコンタクトフィールド間の接続は、コンタクト層自体の材料によってではなく、電気的に直接、好ましくは排他的に、電流ウエブを介して生じる。「電気的に直接」という用語は、好ましくはオーム伝導接続に関係し、したがってこの場合、半導体積層体を介した導電性接続は、直接的な電気接続とは見なされない。
少なくとも１つの実施形態によれば、アイソレータフィールドにはコンタクト層がない。特に、コンタクト層は、コンタクトフィールドに制限される。ミラー層のうちの１つ、特に第１のミラー層は、アイソレータフィールド内で電流ウエブと第１の半導体領域との間に位置する。言い換えれば、付随するミラー層を介した第１の半導体領域からの電流ウエブの電気絶縁が、アイソレータフィールド内で生じる。
少なくとも１つの実施形態では、オプトエレクトロニクス半導体チップは、放射を生成する活性層を有する半導体積層体を備えており、活性層は、第１の半導体領域と第２の半導体領域との間に位置する。半導体積層体は、光透過性基板上に位置する。少なくとも１つのコンタクトトレンチが、第２の半導体領域のうち基板から離れた側から活性層を通って第１の半導体領域内へ延びる。第１および第２の電気絶縁性ミラー層は、動作中に活性層内で生成される放射を反射するように設計される。金属性電流ウエブは、コンタクトトレンチ内に設けられ、コンタクトトレンチに沿って電流を伝導して第１の半導体領域にエネルギー供給するように設けられる。第１のミラー層は、コンタクトトレンチから活性層を越えて、第２の半導体領域のうち基板の反対側まで延びる。コンタクト層は、第１の半導体領域内に電流を直接印加するように設けられ、電流ウエブに直接接触する。
最も製造されているタイプの発光ダイオードの１つは、いわゆるサファイアボリュームエミッタである。そのデバイスにおいて、ＡｌＩｎＧａＮ系の半導体積層体は、サファイア基板上で成長する。発光ダイオードは青色光を生成し、この青色光は、基板の側面および半導体積層体とは反対側を向く基板の上面を介して放出される。電流注入のための金属コンタクトは、半導体積層体上に位置する。好ましくは、半導体積層体の方を向いている金属コンタクトの下面と半導体積層体との間に、さらなる層、例えばミラー層または電流拡散層が位置する。そのような発光ダイオードは、例えば、ＹＡＧ：Ｃｅなどの蛍光体と組み合わせて、白色光を生成するために使用される。
そのような発光ダイオードの場合、電気金属コンタクトにおける反射係数が高ければ高いほど、これらのコンタクトにおける吸収、したがって輝度損失は低くなる。さらに、オプトエレクトロニクス半導体チップの製造プロセスでは、特にコンタクトにおける反射係数を増大させるために、より多くのフォト層が使用されるほど、製造コストもより高くなる。
本明細書に記載する半導体チップおよび方法を用いると、一方では、電気コンタクトにおける高い反射を達成することができ、他方では、半導体チップを製造するために４つのフォト層だけが必要とされる。この結果、比較的低い製造コストで、半導体チップの光出力効率が高くなる。
これは特に、コンタクトトレンチの側面および底面に設けられたミラー層によって達成される。コンタクト層は、コンタクトトレンチの底面内で局所的な開口部のみに位置する。コンタクト層は、追加のフォト層なしで製造することができる。好ましくは比較的高い反射を有するそのようなコンタクト層は、コンタクトにおいて全体的な高い反射を可能にするために、第２の半導体領域に対するコンタクト上に位置することもできる。
少なくとも１つの実施形態によれば、半導体チップは、電流レールとも呼ばれる１つまたは複数の導体棒を備える。少なくとも１つの導体棒は、好ましくは、１つまたは複数の金属から形成され、オーム伝導性を有する。言い換えれば、導体棒は、金属性レールとすることができる。導体棒は、第２の半導体領域のうち基板の反対側で、第２の半導体領域にエネルギー供給するように設計される。
少なくとも１つの実施形態によれば、第２のミラー層は、第２の半導体領域に直接設けられる。特に、第２のミラー層は、第２の半導体領域に排他的に設けられる。第２のミラー層は、好ましくは、導体棒が配置される領域に制限される。これは例えば、オプトエレクトロニクス半導体チップの平面図内で公差が最大で５μｍ、１０μｍまたは２０μｍの場合に当てはまる。
少なくとも１つの実施形態によれば、コンタクト層は、導体棒と第２の半導体領域との間の領域内にさらに存在する。コンタクト層は、好ましくは、第２のミラー層に直接設けられる。平面視において、第２のミラー層は、横方向にコンタクト層の周りに、特に周囲全体に突出する。すなわち、平面図においてコンタクト層は、第２のミラー層によって完全に覆うことができ、したがって第２のミラー層内に位置することができる。さらに導体棒は、平面視において、好ましくは横方向にコンタクト層を越えて突出する。
少なくとも１つの実施形態によれば、コンタクト層は、ちょうど２つ、３つまたは４つの部分層から構成される。特に、半導体コンタクト層が存在し、第１の半導体領域上に直接位置し、好ましくはちょうど１つの層によって形成される。半導体コンタクト層は、好ましくは、Ｃｒ、Ａｇ、Ｍｏ、Ｎｉ、Ｔｉ、ＺｎＯ、ＩＴＯという材料のうちの１つもしくは複数を含み、またはこれらの材料のうちの１つもしくは複数からなる。さらに、半導体コンタクト層の厚さは、好ましくは、少なくとも０．１ｎｍ、０．５ｎｍもしくは１ｎｍ、および／または、最大で５ｎｍ、３０ｎｍもしくは１００ｎｍである。
少なくとも１つの実施形態によれば、コンタクト層は、反射層を備える。反射層は、好ましくは、半導体コンタクト層に直接従い、好ましくはちょうど１つの層によって形成される。特に、コンタクト層は、半導体コンタクト層とともに反射層からなる。さらに、反射層および半導体コンタクト層は、好ましくは、互いに合同に配置される。反射層は、好ましくは、Ａｇ、Ａｌ、Ａｌ：Ｃｕ、Ｒｈ、Ｐｄ、Ｐｔ、ＩＴＯなどのＴＣＯ層のうちの１つもしくは複数を含み、またはこれらの材料のうちの１つもしくは複数からなる。反射層の厚さは、好ましくは、少なくとも１０ｎｍ、２０ｎｍもしくは３０ｎｍ、および／または、最大で１００ｎｍ、２００ｎｍもしくは５００ｎｍである。
少なくとも１つの実施形態によれば、コンタクト層は、障壁層を含む。障壁層は、好ましくは、半導体積層体の反対側で、反射層上に直接取り付けられる。任意選択の障壁層は、好ましくは金属層である。特に、障壁層は、Ｔｉ、Ｐｔ、Ａｕ、Ｎｉ、Ｒｈ、Ｒｕのうちの１つもしくは複数を含み、またはこれらの材料のうちの１つもしくは複数からなる。障壁層の厚さは、好ましくは、少なくとも１ｎｍ、４ｎｍもしくは２０ｎｍ、および／または、最大で２００ｎｍもしくは１００ｎｍである。障壁層は、好ましくは、２つの部分層、例えばＴｉ部分層およびＰｔ部分層から構成されるが、３つ以上の部分層を有することもできる。
少なくとも１つの実施形態によれば、導体棒は、平面視においてＵ字状である。これは、平面視において、導体棒が好ましくは、１８０°の角度範囲を有する弧を形成し、導体棒は、端領域より中間部分でより強く曲げられており、導体棒は、端領域でまっすぐに延びることができることを意味する。変形例として、導体棒はまた、他の形状を有することができ、例えば２つ以上のフィンガを備えたＬ字状、Π字状、およびＭ字状、またはフォーク状とすることができる。
少なくとも１つの実施形態によれば、電流ウエブは、導体棒のＵ字の突出部間に位置する。特に、電流ウエブは、完全に導体棒のＵ字内に位置することができる。導体棒が他の形状を有する場合も、電流ウエブは導体棒内に位置することができる。加えて変形例として、導体棒および電流ウエブがそれぞれ、Ｌ字状の構成であり、互いに隣接して位置し、または導体棒および電流ウエブが、平面視においてフォーク状もしくはＭ字状の形状であり、フィンガもしくはプロングが互いに係合することが可能である。
少なくとも１つの実施形態によれば、半導体チップは、特に電気接触に関して、電流ウエブが延びる長手方向軸に対して対称に設計される。長手方向軸は、特に対称軸または半導体チップの最も長い軸である。長手方向軸は、平面図に見られるように、半導体チップの単一の対称軸とすることが可能である。
少なくとも１つの実施形態によれば、電流ウエブは、平面視において、少なくとも部分的にコンタクト層を越えて突出する。これは特に、電流ウエブの長手方向に直交する方向において当てはまる。さらに、これは好ましくは、コンタクトフィールドのうちの少なくとも１つまたは全てにおいて当てはまる。特に、電流ウエブは、関係するコンタクトフィールド内でコンタクト層の上を横方向に延びる。
少なくとも１つの実施形態によれば、コンタクト層は、平面視において、電流ウエブを越えて横方向または完全に、電流ウエブの長手方向に直交する方向に突出する。言い換えれば、コンタクト層は、少なくとも１つまたは全てのコンタクトフィールド内で、電流ウエブより広い。
少なくとも１つの実施形態によれば、電流ウエブは、部分的に、または横方向全体に、コンタクト層に隣接して位置する。これは、平面図および電流ウエブの長手方向に直交する方向において当てはまる。言い換えれば、電流ウエブは、平面視において、完全または部分的にコンタクト層に隣接して位置することができる。これは、コンタクトフィールドのうちの１つ、複数または全てに当てはまる。
少なくとも１つの実施形態によれば、第１のミラー層は、コンタクトトレンチから活性層を越えて、第２の半導体領域のうち基板の反対側へ延び、特にミラー層は、この側に接触する。すなわち、第１のミラー層は、コンタクトトレンチの底面を部分的に覆い、好ましくは直接接触する。横断面図で見たとき、第１のミラー層によってコンタクトトレンチの側面を完全または主に覆うことができ、ミラー層は、好ましくは、側面に直接設けられる。コンタクトトレンチの底面は、好ましくは、コンタクト層とともに第１のミラー層によって完全に覆われる。第１のミラー層による第２の半導体領域の被覆度は、好ましくは、最大で１０％、５％もしくは２％、および／または、少なくとも０．５％もしくは１％である。
少なくとも１つの実施形態によれば、半導体チップは、パッシベーション層を備える。パッシベーション層は、単一の層または複数の部分層から形成することができる。好ましくは、第１および第２のミラー層はそれぞれ、パッシベーション層によって部分的に覆われる。パッシベーション層は、共通の層として２つのミラー層の上に連続して途切れず延びることができる。電流ウエブおよび導体棒に対する凹部は、好ましくは、パッシベーション層内に設けられる。第１および第２のミラー層のうち、パッシベーション層によって覆われていない領域は、好ましくは、導体棒とともに電流ウエブによって覆われる。特に、ミラー層および／またはコンタクト層は、どの点でも露出されない。
少なくとも１つの実施形態によれば、コンタクト層は、パッシベーション層に接触しない。すなわち、コンタクト層は、パッシベーション層から離間される。変形例として、コンタクト層は、部分的にパッシベーション層に接触することができる。
少なくとも１つの実施形態によれば、長手方向に沿った電流ウエブ上のコンタクトフィールドの割合は、少なくとも２０％、２５％、３０％または４０％である。変形例またはさらに、この割合は、最大で７０％、６０％、５５％、４５％または３５％である。特に、電流ウエブ上のコンタクトフィールドの割合は、当該電流ウエブ上のアイソレータフィールドの割合より小さい。
少なくとも１つの実施形態によれば、電流ウエブは、コンタクトフィールドおよびアイソレータフィールドにわたって長手方向に沿って一定の幅を有する。すなわち、電流ウエブは、コンタクトトレンチに沿って幅が変動することなく、特にまっすぐな線として延びることができる。同様に、電流ウエブに対するコンタクトトレンチも、変動しない一定の幅および／または横断面形状を有することができる。コンタクトトレンチもまた、好ましくは、まっすぐな線に沿って延びる。変形例として、電流ウエブおよび／またはコンタクトトレンチの幅が変動することも可能である。このとき幅は、例えば、接合領域から離れる方向に連続的もしくは段階的に増大し、または、幅は周期的に、例えば正弦曲線状に変動する。
少なくとも１つの実施形態によれば、第１のミラー層は、第２のミラー層より基板の近くに位置する。第１のミラー層は、平均してより第２のミラー層の近くに位置し、または第２のミラー層は、全体として第１のミラー層より基板からさらに離れることが可能である。
少なくとも１つの実施形態によれば、ミラー層は、平面視において、互いに重複しない。すなわち、ミラー層は、半導体積層体の成長方向に沿ってどの点でも上下に配置されない。
少なくとも１つの実施形態によれば、第２のミラー層は、半導体積層体の凹部の外側にのみ設けられる。特に、第２のミラー層は、成長したときに第２の半導体領域上に位置する。したがって、第２のミラー層が設けられる点では、半導体積層体から材料が除去されない。特に、コンタクトトレンチには第２のミラー層が存在しない。
少なくとも１つの実施形態によれば、ミラー層は、互いに異なる形で構築される。これは、ミラー層の材料、材料組成、および／または層の厚さが異なることを意味する。
少なくとも１つの実施形態によれば、第１および第２のミラー層は、同じ構造である。特に、このとき２つのミラー層は、同じ材料組成、および同一の積層体、および同じ層の厚さを有する。しかし、ミラー層は、異なるプロセスステップで設けられる。
さらに、オプトエレクトロニクス半導体チップを製造する方法が提供される。この方法は、好ましくは、前述の実施形態のうちの１つまたは複数に関連して特定されたオプトエレクトロニクス半導体チップを製造する。したがって、この方法の特徴はまた、オプトエレクトロニクス半導体チップに対しても開示され、逆も同様である。
少なくとも１つの実施形態では、この方法は、オプトエレクトロニクス半導体チップを製造するように構成され、
Ａ）第１の半導体領域と第２の半導体領域との間に放射を生成するための活性層を有する半導体積層体を光透過性基板上へ成長させるステップと、
Ｂ）半導体積層体上に第１のマスク層を生成し、活性層内で動作中に生成される放射を反射するための第２の電気絶縁性ミラー層を、第２の半導体領域上に部分的に設けるステップと、
Ｃ）第１のマスク層を除去し、第２の半導体領域に対する電流拡散層を全面に設けるステップと、
Ｄ）半導体積層体上に第２のマスク層を生成し、第２の半導体領域のうち基板から離れた側から活性層を通って第１の半導体領域内へ延びる少なくとも１つのコンタクトトレンチをエッチングするステップと、
Ｅ）動作中に活性層内で生成される放射を反射するための第１の電気絶縁性ミラー層をコンタクトトレンチ内に設けるステップと、
Ｆ）第２のマスク層を除去し、第３のマスク層を生成し、第１のミラー層を部分的に除去し、第１の半導体領域内へ電流を直接印加するためのコンタクト層を設けるステップと、
Ｇ）第３のマスク層を除去し、パッシベーション層を設け、第４のマスク層を製造し、コンタクトトレンチに沿って電流を伝導し、第１の半導体領域にエネルギー供給するために、金属性電流ウエブをコンタクトトレンチ内に設けるステップとを、特に好ましくは指定の順序で含み、したがって第１のミラー層が、コンタクトトレンチから活性層を越えて、第２の半導体領域のうち基板の反対側へ延びる。
この方法によって、第１〜第４のマスク層に対応して、ちょうど４つのフォト層のみを有する光電子半導体チップの製造が可能になる。
この方法の少なくとも１つの実施形態によれば、ステップＤ）とステップＥ）との間のステップＤ１）において、電流拡散層はエッチングされ、好ましくは湿式化学エッチングされる。この場合、第２の半導体領域には、コンタクトトレンチの縁部で部分的に電流拡散層が存在しない。この場合、第２のマスク層はアンダーカットされており、したがって電流拡散層のエッチングされた領域が、第２のマスク層の下へ延びる。コンタクトトレンチに向かう方向に電流拡散層を越える第２の半導体領域の突出部は、電流拡散層のエッチング後、好ましくは、少なくとも０．３μｍもしくは０．７μｍ、および／または、最大で１０μｍもしくは５μｍである。
本明細書に記載するオプトエレクトロニクス半導体チップおよびその製造方法について、例示的な実施形態に基づいて、図面を参照して以下により詳細に説明する。個々の図において、同一の参照符号は同じ要素を指す。しかしこの場合、関係は原寸に比例して示されているわけではなく、むしろさらなる理解を与えるために、個々の要素を強調したサイズで表すことがある。
本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略平面図である。 本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップの例示的な実施形態の概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。 本明細書に記載するオプトエレクトロニクス半導体チップに対する本明細書に記載する製造方法の方法ステップの概略断面図である。
図１は、オプトエレクトロニクス半導体チップ１の例示的な実施形態を示す。図１では、４つの領域Ａ、Ｂ、Ｃ、Ｄが示されている。図２〜５は、これらの領域Ａ、Ｂ、Ｃ、Ｄの断面図を示す。半導体チップ１、特に発光ダイオードチップは、半導体積層体２を光透過性基板３上に備える。半導体積層体２は、好ましくはＡｌＩｎＧａＮ系である。基板３は、好ましくはサファイア成長基板である。動作中、半導体チップ１は、好ましくは青色光を生成する。
半導体チップ１にエネルギーを供給するために、接合領域６６を有する電流ウエブ６と、接合領域８８を有する導体棒（バスバー）８とが設けられる。電流ウエブ６は、平面視において、コンタクトトレンチ４内に位置する。電流ウエブ６は、長手方向に沿って、直接連続するコンタクトフィールド６１およびアイソレータフィールド６２を交互に有する。半導体積層体２に対する電流の印加は、コンタクトフィールド６１内でのみ、電流ウエブ６を介して行われる。平面視において、導体棒８はＵ字状であり、接合領域６６を有する電流ウエブ６は、完全にこのＵ字内に位置する。
図２は、コンタクトフィールド６１のうちの１つを形成する図１の領域Ａの断面図を示す。半導体積層体２は、活性層２２、例えば多重量子井戸構造を備える。活性層２２は、第１の半導体領域２１と第２の半導体領域２３との間に位置する。第１の半導体領域２１は、好ましくは、半導体積層体２のｎ側であり、第２の半導体領域２３は、半導体積層体２のｐ側である。
電流ウエブ６に対するコンタクトトレンチ４は、半導体積層体２内に形成される。コンタクトトレンチ４は、第２の半導体領域２３のうち基板３から離れた側から活性層２２を通って第１の半導体領域２１内へ延びる。第１のミラー層５１が、コンタクトトレンチ４内に位置し、コンタクトトレンチ４の底面からコンタクトトレンチ４の側面を介して第２の半導体領域２３へ延びる。この場合、第１のミラー層５１は、第２の半導体領域２３の非常に小さい部分のみを覆う。第２の半導体領域２３の残り領域は、電流拡散層８３によって覆われる。さらに、パッシベーション層９が存在し、パッシベーション層９は電流ウエブ６とともに、図２に示す領域内で、半導体積層体２を完全に覆う。
さらに、コンタクト層７が、第１の半導体領域２１と電流ウエブ６との間に配置され、コンタクト層７および第１の半導体領域２１が直接隣接する。したがって、コンタクト層７は、第１のミラー層５１の開口部内に位置する。コンタクト層７は、第１のミラー層５１をその縁部でわずかに覆うことができる。半導体積層体２の成長方向Ｇに直交する横方向において、電流ウエブ６は、コンタクト層７を越えて突出する。したがってコンタクト層７は、第１のミラー層５１および電流ウエブ６とともに、第１の半導体領域２１によって完全に取り囲まれる。
任意選択で、すべての他の例示的な実施形態と同様に、コンタクト層７は、半導体コンタクト層７ａ、反射層７ｂおよび障壁層７ｃからなることが可能である。薄い半導体コンタクト層７ａは、例えばチタンまたはクロムから形成される。反射層７ｂは、例えば、比較的厚いＡｇ、ＡｌまたはＲｈ層である。障壁層７ｃは、チタンもしくは白金を含有し、または特にチタンもしくは白金からなる。
電流ウエブ６は、例えば、銀、銅、金、スズ、および／またはニッケルから形成される。電気絶縁性の第１のミラー層５１は、好ましくは、ＤＢＲ（分布ブラッグ反射器）として設計された多層ミラーである。第１のミラー層５１は、好ましくは、比較的少ない数の層、特に少なくとも２つ、３つまたは４つの部分層を備える。変形例または追加として、第１のミラー層５１は、最大で２０、１２または６つの部分層を備える。したがって、第１のミラー層５１は、好ましくは、それぞれ低い屈折率および高い屈折率を有する一続きの誘電体層を有する。動作中に半導体積層体２で生成される放射の最大強度波長で、低い屈折率は特に１．７未満を意味し、高い屈折率は特に１．７超を意味する。この波長に関連して、個々の層の厚さは、好ましくはλ／４であり、これらの層のうち基板３に最も近い最下層の厚さは、３λ／４とすることができる。
図３を参照すると、図１の領域Ｂにはコンタクト層が存在しない。電気絶縁性の第１のミラー層５１は、電流ウエブ６と半導体積層体２との間を連続して延び、したがってアイソレータフィールド６２内では半導体積層体２内へ電流が印加されない。
図４は、図１の領域Ｃの断面図を示す。平面視において、コンタクト層７はリング状である。さらに、コンタクト層７は、電流ウエブ６によって完全に覆われる。コンタクト層７は、第１のミラー層５１の円形領域を囲む。残りは、図２について記載した内容が同様に当てはまる。
図１の領域Ｄは、図５に見ることができる。第２のミラー層５３が、導体棒８のエリア内で、第２の半導体領域２３上に直接存在する。第２のミラー層５３は、第１のミラー層５１とちょうど同じように構築することができ、したがって第１のミラー層５１に関係する記載を参照されたい。
電流拡散層８３は、第２のミラー層５３上に位置する。電流拡散層８３は、例えばＩＴＯから形成され、その厚さは約８０ｎｍである。導体棒８は、電流拡散層８３上に直接位置する。動作中、導体棒８によって半導体チップ１の表面にわたって電流分布が行われ、次に、電流拡散層８３を介してさらなる電流拡散が行われる。導体棒８は、好ましくは、電流ウエブ６と同じ材料、同じ厚さで形成される。
図５に示す接合領域８８の外側では、Ｕ字状のアーム内で、導体棒８は好ましくは、図５に示すのとちょうど同じように構築されるが、幅が低減されている。
任意選択で、コンタクト層７は、第２のミラー層５３と導体棒８との間に位置する。これは、導体棒８全体または接合領域８８のみに当てはまることができる。コンタクト層７は、導体棒８および接合領域８８によって横方向に張り出している。
図５に関連して示すように、対応する導体棒８の構成は、好ましくは全ての他の例示的な実施形態にも存在する。
図６は、半導体チップ１のさらなる例示的な実施形態を示す。この場合、例として、１つのコンタクトフィールド６１のみが示されている。半導体チップ１の残り領域は、図１〜５と同様に、図６からの修正形態を考慮して構成することができる。
図６によれば、電流ウエブ６の幅は、コンタクト層７より小さい。図２と同様に、コンタクト層７および電流ウエブ６は、互いに対して対称に配置される。したがってコンタクト層は部分的に、パッシベーション層９に直接接触している。パッシベーション層９は電流ウエブ６とともに、図６に示す領域内で、コンタクト層７を完全に覆う。コンタクト層７は、好ましくは図１〜５の場合と同様に、反射性金属から形成され、不透明である。
パッシベーション層９は、全ての他の例示的な実施形態でも好ましいように、電気絶縁性材料から形成され、湿気および／または酸素を通さない。特に、パッシベーション層９は、例えば原子層成長によって施された酸化アルミニウムの内層と、例えば化学蒸着によって施された基板３からさらに離れて位置する二酸化ケイ素の外層との組合せである。
図７に係る半導体チップ１の例示的な実施形態では、電流ウエブ６は、コンタクト層７に対して中心に配置される。電流ウエブ６は、好ましくは、コンタクト層７より狭い。この場合、電流ウエブ６は、第１のミラー層５１内で開口部に完全に隣接して位置することができ、コンタクト層７は、第１の半導体領域２１に直接接触する。電流ウエブ６を介してコンタクト層７へ電流の流れが生じ、次いで第１の半導体領域２１に入る。この配置のため、少なくとも電流ウエブ６の面積の最大部分が、第１のミラー層５１によって入射光から遮蔽される。
この場合、コンタクト層７は、好ましくは、透明導電性酸化物、特にＩＴＯなどの透明材料から作られ、したがって入射光は電流ウエブ６でもコンタクト層７でもそれほど吸収されない。したがって、コンタクト層７の横方向範囲は、第１のミラー層５１内の開口部より大きい。この配置によって、特に高い光出力効率を達成することができる。
図８は、そのようなオプトエレクトロニクス半導体チップ１に対する製造方法の一例を示す。図８Ａによれば、半導体積層体２が基板３上に成長する。第１のマスク層１１が設けられ、構造化される。第２のミラー層５３は、第１のマスク層１１によって覆われていない領域内に設けられる。
次に、図８Ｂを参照すると、第１のマスク層１１が除去され、例えばＩＴＯの電流拡散層８３が全面に設けられる。
その後、図８Ｃを参照すると、第２のマスク層１２が製造され、構造化される。コンタクトトレンチ４は、第２のマスク層１２を用いてエッチングされる。その結果、電流拡散層８３もまた、コンタクトトレンチ４の領域内で除去される。さらに、電流拡散層８３の湿式化学エッチング法が行われ、第２のマスク層１２は、この湿式化学エッチング法中そのままにしておくことができる。電流拡散層８３は、コンタクトトレンチ４の縁部から選択的に後方へエッチングされる結果、第２の半導体領域２３がコンタクトトレンチ４の縁部で露出される。例えば、第２の半導体領域２３は、コンタクトトレンチ４の方向に約１μｍ、電流拡散層８３を越えて突出する。
次に、図８Ｄを参照すると、第１のミラー層５１が、同じ第２のマスク層１２を用いて、コンタクトトレンチ４内に製造される。第１のミラー層５１を設ける前に、たとえば酸素プラズマによって、第２の半導体領域２３のうち基板３の反対側で第２のマスク層１２を局所的に除去するプラズマ処置を実施することができる。したがって、第１のミラー層５１は次に、第２の半導体領域２３のこの側をわずかに覆うことができる。
第２のマスク層１２は、図８Ｂに示す第２のミラー層５３を、好ましくは完全に覆い、したがって第２のミラー層５３は、コンタクトトレンチ４の製造の影響を受けない。
図８Ｅによれば、第２のマスク層１２の除去後、第３のマスク層１３が設けられ、第３のマスク層１３を用いて、第１のミラー層５１が、コンタクトトレンチ４内で局所的に開放され、任意選択で第２のミラー層５３が、導体棒８のために決定された領域内で局所的に開放される（図５も参照されたい）。次に、コンタクト層７が設けられる。
湿式化学または乾式化学エッチング法を使用して、ミラー層５１、５３を開放することができる。ミラー層５１、５３の一方または両方が多層構造を有する場合、異なる誘電体の湿式化学エッチング速度が通常は互いに異なるため、平滑な側面を製造するために乾式化学エッチング法が実施されることが有利である。こうしたミラー層５１、５３の開放後、任意選択で、第３のマスク層１３を部分的に除去するために、プラズマ、例えば酸素プラズマを生成することができる。したがって第３のマスク層１３内の開口部が増大し、その結果、開口部は半導体積層体２の方へ拡大し、ミラー層５１、５３のうち基板３の反対側が部分的に解放される。これは、コンタクト層７が開口部に対して横方向にずれて電流ウエブ６に接触する範囲を増大させるため、有利である（図７も参照されたい）。
任意選択で、コンタクト層７はまた、開放された電流拡散層８３内で第２のミラー層５３上に製造される。
図８Ｆによれば、第３のマスク層１３は除去され、パッシベーション層９は表面全体に設けられる。パシベーション層９は、好ましくは、特に湿気を通さないように、最初に設けられたＡｌ２Ｏ３層と、次に設けられたＳｉＯ２層とから構成される。
最後に、図８Ｇを参照すると、第４のマスク層１４が設けられる。第４のマスク層１４を用いて、パッシベーション層９は部分的に除去され、好ましくは同じ方法ステップで、電流ウエブ６および導体棒８が製造される。次いで第４のマスク層１４は除去される。
これらの図に示す構成要素は、別途指示しない限り、好ましくは上下に直接指定の順序に従う。これらの図で接触していない層は、互いに離間される。線が互いに平行に引かれている場合、対応する表面も同様に互いに平行に向けられる。別途指示しない限り、これらの図では、示されている構成要素の互いに対する相対的な厚さ比、長さ比、および位置は、正確に再現されている。
本明細書に記載する本発明は、例示的な実施形態に基づく説明によって制限されない。むしろ、本発明は、その特徴またはその組合せが特許請求の範囲または例示的な実施形態内に明示的に示されていない場合でも、特に特許請求の範囲内の特徴の任意の組合せを含むあらゆる新しい特徴および特徴の組合せを包含する。
本特許出願は、開示内容が参照により本明細書に組み込まれている、独国特許出願第１０２０１６１２４８４７．９号明細書の優先権を主張するものである。
１ オプトエレクトロニクス半導体チップ
２ 半導体積層体
２１ 第１の半導体領域
２２ 活性層
２３ 第２の半導体領域
３ 光透過性基板
４ コンタクトトレンチ
５１ 第１のミラー層
５３ 第２のミラー層
６ 電流ウエブ
６１ コンタクトフィールド
６２ アイソレータフィールド
６６ 接合領域
７ コンタクト層
８ 導体棒
８３ 電流拡散層
８８ 接合領域
９ パッシベーション層
１１ 第１のマスク層
１２ 第２のマスク層
１３ 第３のマスク層
１４ 第４のマスク層
Ｇ 成長方向

Claims (17)

  1. 第１の半導体領域（２１）と第２の半導体領域（２３）との間に放射を生成する活性層（２２）を有する半導体積層体（２）と、
    前記半導体積層体（２）が配置されている光透過性基板（３）と、
    前記第２の半導体領域（２３）のうち前記基板（３）とは反対側を向く側から前記活性層（２２）を通って前記第１の半導体領域（２１）内へ延びる少なくとも１つのコンタクトトレンチ（４）と、
    前記第２の半導体領域（２３）のうち前記基板（３）とは反対側を向く側で、前記第２の半導体領域（２３）へ電流を供給する少なくとも１つの金属導体棒（８）と、
    前記活性層（２２）内で動作中に生成される放射を反射する第１の電気絶縁性ミラー層（５１）および第２の電気絶縁性ミラー層（５３）と、
    前記コンタクトトレンチ（４）内に配置され、前記コンタクトトレンチ（４）に沿って電流伝導を供給し、前記第１の半導体領域（２１）内へ電流を供給する金属電流ウエブ（６）と
    を備えるオプトエレクトロニクス半導体チップ（１）であって、
    前記第１の電気絶縁性ミラー層（５１）は、前記活性層（２２）の上で、前記第２の半導体領域（２３）のうち前記基板（３）とは反対側に、前記コンタクトトレンチ（４）から突出し、
    前記第１の半導体領域（２１）内に電流を直接印加するコンタクト層（７）は、前記電流ウエブ（６）に直接接触して存在し、
    前記第１の半導体領域（２１）は前記半導体積層体（２）のｎ側であり、前記第２の半導体領域（２３）はｐ側であり、
    前記第２の電気絶縁性ミラー層（５３）は、前記第２の半導体領域（２３）に直接設けられ、
    複数のコンタクトフィールド（６１）およびアイソレータフィールド（６２）は、前記電流ウエブ（６）の長手方向に沿って交互に配置され、
    前記コンタクト層（７）は、前記コンタクトフィールド（６１）内で、前記電流ウエブ（６）に直接接触し、前記アイソレータフィールド（６２）には前記コンタクト層（７）がなく、
    前記第１の電気絶縁性ミラー層（５１）は、前記電流ウエブ（６）と前記第１の半導体領域（２１）との間に位置する、
    オプトエレクトロニクス半導体チップ（１）。
  2. 前記導体棒（８）は、オーム導電性であり、
    前記第１の電気絶縁性ミラー層（５１）は、前記第２の半導体領域（２３）を部分的にのみ覆い、前記第２の半導体領域（２３）の残りの領域は、ＩＴＯから形成された電流拡散層（８３）によって覆われ、
    前記コンタクトトレンチ（４）に向かう方向に前記電流拡散層（８３）を越える前記第２の半導体領域（２３）の突出部は、０．３μｍ以上５μｍ以下である、
    請求項１に記載のオプトエレクトロニクス半導体チップ（１）。
  3. 前記導体棒（８）と前記第２の半導体領域（２３）との間の領域内に、前記コンタクト層（７）は、前記第２の電気絶縁性ミラー層（５３）に直接設けられ、
    前記第２の電気絶縁性ミラー層（５３）は、平面視において、前記コンタクト層（７）を越えて横方向に突出する、
    請求項１または２に記載のオプトエレクトロニクス半導体チップ（１）。
  4. 前記導体棒（８）は、平面視においてＵ字状であり、前記電流ウエブ（６）は、前記Ｕ字の突出部間に位置し、
    前記半導体チップ（１）は、平面視において、前記電流ウエブ（６）が延びる長手方向軸に対して対称に構成される、
    請求項１〜３の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  5. 前記電流ウエブ（６）は、平面視において、前記電流ウエブ（６）の前記長手方向に直交する方向に、少なくとも部分的に前記コンタクト層（７）を取り囲む、
    請求項１〜４の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  6. 前記電流ウエブ（６）は、前記コンタクト層（７）に関して偏心的に配置される、
    請求項１〜５の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  7. 前記コンタクト層（７）は、平面視において、前記電流ウエブ（６）の前記長手方向に直交する横方向に、少なくとも部分的に前記電流ウエブ（６）を越えて突出する、
    請求項１〜６の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  8. 前記電流ウエブ（６）は、平面視において、前記電流ウエブ（６）の前記長手方向に直交する横方向に、少なくとも部分的に前記コンタクト層（７）に隣接して配置される、
    請求項１〜７の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  9. 前記コンタクトフィールド（６１）のうち、前記電流ウエブ（６）が前記コンタクト層（７）に横方向に隣接して延びる領域内で、前記電流ウエブ（６）は、平面視において、前記電流ウエブ（６）の前記長手方向に直交する方向に、前記第１の電気絶縁性ミラー層（５１）上に完全に位置する、
    請求項８に記載のオプトエレクトロニクス半導体チップ（１）。
  10. 前記第１の電気絶縁性ミラー層（５１）は、前記第２の半導体領域（２３）のうち前記基板（３）とは反対側を向く側を最大で５％覆う、
    請求項１〜９の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  11. 前記第１の電気絶縁性ミラー層（５１）および第２の電気絶縁性ミラー層（５３）は、共通のパッシベーション層（９）によって部分的に取り囲まれ、前記第１の電気絶縁性ミラー層（５１）および第２の電気絶縁性ミラー層（５３）の残り領域は、前記導体棒（８）とともに前記電流ウエブ（６）によって覆われる、
    請求項１〜１０の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  12. 前記コンタクト層（７）は、１つまたは複数の金属からなり、前記パッシベーション層（９）から離間している、
    請求項１１に記載のオプトエレクトロニクス半導体チップ（１）。
  13. 前記長手方向に沿った前記電流ウエブ（６）における前記コンタクトフィールド（６１）の割合は、２０％〜７０％（境界値を含む）であり、
    前記電流ウエブ（６）は、前記コンタクトフィールド（６１）および前記アイソレータフィールド（６２）を横切る前記長手方向に沿って一定の幅を有する、
    請求項１〜１２の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  14. 前記第１の電気絶縁性ミラー層（５１）は、前記第２の電気絶縁性ミラー層（５３）より前記基板（３）に近く、
    前記電気絶縁性ミラー層（５１、５３）は、互いに重複しないが同じ構成であり、
    前記第２の電気絶縁性ミラー層（５３）が、前記半導体積層体（２）の凹部の外側にのみ設けられる、
    請求項１〜１３の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  15. 平面視において、前記コンタクト層（７）はリング状である、
    請求項１〜１４の何れか一項に記載のオプトエレクトロニクス半導体チップ（１）。
  16. オプトエレクトロニクス半導体チップ（１）の製造方法であって、
    Ａ）第１の半導体領域（２１）と第２の半導体領域（２３）との間に放射を生成するための活性層（２２）を有する半導体積層体（２）を光透過性基板（３）上に成長させるステップと、
    Ｂ）前記半導体積層体（２）上に第１のマスク層（１１）を生成し、前記活性層（２２）内で動作中に生成される放射を反射するための第２の電気絶縁性ミラー層（５３）を、前記第２の半導体領域（２３）上に部分的に設けるステップと、
    Ｃ）前記第１のマスク層（１１）を除去し、前記第２の半導体領域（２３）の全体領域に対して電流拡散層（８３）を設けるステップと、
    Ｄ）前記半導体積層体（２）上に第２のマスク層（１２）を生成し、前記第２の半導体領域（２３）のうち前記基板（３）とは反対側を向く側から前記活性層（２２）を通って前記第１の半導体領域（２１）内へ延びる少なくとも１つのコンタクトトレンチ（４）をエッチングにより形成するステップと、
    Ｅ）前記活性層（２２）内で動作中に生成される放射を反射するための第１の電気絶縁性ミラー層（５１）を前記コンタクトトレンチ（４）内に設けるステップと、
    Ｆ）前記第２のマスク層（１２）を除去し、第３のマスク層（１３）を生成し、ならびに前記第１の電気絶縁性ミラー層（５１）を部分的に除去し、前記第１の半導体領域（２１）内へ電流を直接印加するためのコンタクト層（７）を設けるステップと、
    Ｇ）前記第３のマスク層（１３）を除去し、ならびにパッシベーション層（９）を設け、第４のマスク層（１４）を生成し、前記コンタクトトレンチ（４）に沿って電流を伝導し、前記第１の半導体領域（２１）内へ電流を印加するように構成された金属電流ウエブ（６）を、前記コンタクトトレンチ（４）内に設けるステップとを、
    指定の順序で含み、
    前記第１の電気絶縁性ミラー層（５１）は、前記活性層（２２）の上へ前記コンタクトトレンチ（４）から突出し、前記第２の半導体領域（２３）のうち前記基板（３）とは反対側に延びる、
    オプトエレクトロニクス半導体チップ（１）の製造方法。
  17. ステップＤ）とステップＥ）との間のステップＤ１）において、前記電流拡散層（８３）は湿式化学エッチングされ、
    前記第２のマスク層（１２）がアンダーカットされることにより、前記電流拡散層（８３）のエッチング領域が前記第２のマスク層（１２）の下へ延び、前記第２の半導体領域（２３）が前記コンタクトトレンチ（４）の縁部で露出される、
    請求項１６に記載のオプトエレクトロニクス半導体チップ（１）の製造方法。
JP2019520645A 2016-12-19 2017-12-18 オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法 Active JP6911111B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016124847.9 2016-12-19
DE102016124847.9A DE102016124847B4 (de) 2016-12-19 2016-12-19 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
PCT/EP2017/083317 WO2018114807A1 (de) 2016-12-19 2017-12-18 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Publications (2)

Publication Number Publication Date
JP2019531606A JP2019531606A (ja) 2019-10-31
JP6911111B2 true JP6911111B2 (ja) 2021-07-28

Family

ID=60937719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019520645A Active JP6911111B2 (ja) 2016-12-19 2017-12-18 オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法

Country Status (5)

Country Link
US (1) US10833224B2 (ja)
JP (1) JP6911111B2 (ja)
CN (1) CN110100319B (ja)
DE (1) DE102016124847B4 (ja)
WO (1) WO2018114807A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017117164A1 (de) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102018117018A1 (de) * 2018-07-13 2020-01-16 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement mit einer silberhaltigen stromaufweitungsstruktur und optoelektronische vorrichtung
DE102018119438A1 (de) * 2018-08-09 2020-02-13 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
DE102019113119A1 (de) 2019-05-17 2020-11-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN115172561A (zh) * 2021-07-22 2022-10-11 厦门三安光电有限公司 发光二极管及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8097897B2 (en) * 2005-06-21 2012-01-17 Epistar Corporation High-efficiency light-emitting device and manufacturing method thereof
DE102009023849B4 (de) * 2009-06-04 2022-10-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip
WO2011027418A1 (ja) * 2009-09-01 2011-03-10 株式会社 東芝 半導体発光素子及び半導体発光装置
JP5541261B2 (ja) * 2011-03-23 2014-07-09 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
CN108598229A (zh) * 2012-07-18 2018-09-28 世迈克琉明有限公司 半导体发光器件
DE102012107921A1 (de) * 2012-08-28 2014-03-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102012108879B4 (de) * 2012-09-20 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterchip mit mehreren nebeneinander angeordneten aktiven Bereichen
JP2014175362A (ja) * 2013-03-06 2014-09-22 Toshiba Corp 半導体発光素子及びその製造方法
US9923121B2 (en) * 2014-08-05 2018-03-20 Seoul Viosys Co., Ltd. Light-emitting diode and manufacturing method therefor
JP6299540B2 (ja) 2014-09-16 2018-03-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法
DE102014114674A1 (de) 2014-10-09 2016-04-14 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
CN104409599B (zh) * 2014-11-20 2017-04-19 华灿光电股份有限公司 一种发光二极管芯片及其制造方法
JP2016115920A (ja) * 2014-12-15 2016-06-23 豊田合成株式会社 発光素子
DE102015107577A1 (de) 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Also Published As

Publication number Publication date
CN110100319A (zh) 2019-08-06
DE102016124847B4 (de) 2023-06-07
US20190371969A1 (en) 2019-12-05
CN110100319B (zh) 2022-02-15
JP2019531606A (ja) 2019-10-31
US10833224B2 (en) 2020-11-10
WO2018114807A1 (de) 2018-06-28
DE102016124847A1 (de) 2018-06-21

Similar Documents

Publication Publication Date Title
JP6911111B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
US9142729B2 (en) Light emitting element
JP5012187B2 (ja) 発光装置
TWI381548B (zh) 光電半導體主體及製造該光電半導體主體之方法
JP4644193B2 (ja) 半導体発光素子
US9293657B2 (en) Semiconductor light emitting device
JP2007103689A (ja) 半導体発光装置
JP2020177996A (ja) 半導体発光素子および半導体発光素子の製造方法
KR102562063B1 (ko) 발광 다이오드
US20150311400A1 (en) Light-emitting device
TW201637240A (zh) 半導體發光元件及其製造方法
US20230395765A1 (en) Light-emitting device
CN110114891B (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
JP2011071444A (ja) 発光素子
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
US20110284893A1 (en) Optoelectronic Semiconductor Chip
KR102455387B1 (ko) 광전자 반도체 칩
KR20150141198A (ko) 반도체 발광소자
JP5865870B2 (ja) 半導体発光素子
KR101591966B1 (ko) 반도체 발광소자 및 이의 제조방법
WO2023281848A1 (ja) 半導体レーザ素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200602

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200819

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200819

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210608

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210707

R150 Certificate of patent or registration of utility model

Ref document number: 6911111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250