JP2005136136A - 半導体装置の製造方法およびウエーハの製造方法 - Google Patents

半導体装置の製造方法およびウエーハの製造方法 Download PDF

Info

Publication number
JP2005136136A
JP2005136136A JP2003370084A JP2003370084A JP2005136136A JP 2005136136 A JP2005136136 A JP 2005136136A JP 2003370084 A JP2003370084 A JP 2003370084A JP 2003370084 A JP2003370084 A JP 2003370084A JP 2005136136 A JP2005136136 A JP 2005136136A
Authority
JP
Japan
Prior art keywords
gap
semiconductor
buffer layer
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003370084A
Other languages
English (en)
Inventor
Akihiro Fujiwara
原 章 裕 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003370084A priority Critical patent/JP2005136136A/ja
Priority to US10/975,391 priority patent/US20050124086A1/en
Publication of JP2005136136A publication Critical patent/JP2005136136A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)

Abstract

【課題】 第１導電型のＧａＰウエーハを第１導電型の半導体層に接着する工程を含む半導体装置の製造方法において、安定したデバイス特性が得られ歩留まりが高い半導体装置の製造方法を提供する。また、そのためのＧａＰウエーハの製造方法を提供する。
【解決手段】 第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、このＧａＰバッファー層にイオン注入法または固相拡散法により第１導電型不純物をドーピングすることによりウエーハを製造する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法およびウエーハの製造方法に関する。
発光ダイオードや半導体レーザなどの半導体発光装置は、小型、軽量、低消費電力、高信頼性などの特徴を兼ね備え、表示用光源や光通信用光源などの各種の用途に広く用いられている。実用化されている可視光ＬＥＤの材料としては、ＡｌＧａＡｓ、ＧａＰ、ＩｎＧａＡｌＰなどの化合物半導体を挙げることができる。これらの材料のうち、ＩｎＧａＡｌＰ系材料は、赤色から緑色の光の波長に対応する直接遷移型のバンド構造を有する。このため、このＩｎＧａＡｌＰ系材料は、赤色から緑色において高い内部量子効率が得られるＬＥＤの材料として開発が進められてきた（例えば、特許文献１参照）。
上記のＩｎＧａＡｌＰ系材料は、ＧａＡｓ基板と格子整合するため、ＧａＡｓ基板上に形成される。しかしながら、このＧａＡｓ基板は、ＩｎＧａＡｌＰ活性層からの光に対して不透明である。このため、このＧａＡｓ基板をそのままにしておくと、光取り出し効率を十分に高くすることができない。
そこで、ＩｎＧａＡｌＰ系半導体発光装置の光取り出し効率を高くするため、ＧａＡｓ基板上にＩｎＧａＡｌＰ系半導体からなるｎ型層、活性層、ｐ型層を順次形成した後、ｐ型層上に活性層からの光に対して透明なｐ型ＧａＰ基板を接着し、その後、活性層からの光を吸収するＧａＡｓ基板を除去する方法が提案されている。接着するｐ型ＧａＰ基板は、ＧａＰ系ＬＥＤ等で汎用されている基板であり、ｐ型不純物を含む基板である（例えば、特許文献２参照）。このＧａＰ基板およびＧａＡｓ基板は直径２インチ（約５ｃｍ）のものが多く用いられている。そして、この直径２インチの基板を例えば１個が３５０［μｍ］×３５０［μｍ］程度の複数の素子に分離し、この素子に電極を形成して、１つの基板から多数の透明基板型半導体発光装置が形成される。
上記の透明基板型半導体発光装置では、ＩｎＧａＡｌＰ活性層からの光を吸収するＧａＡｓ基板がなくなるので、光取り出し効率が向上し、高い光出力が得られる。また、ｐ型ＧａＰ基板のｐ型不純物濃度およびキャリア濃度を一定の値以下にし、ｐ型不純物による光吸収を避けることで、さらに光取り出し効率が高められる。例えば、ｐ型ＧａＰ基板のｐ型不純物にＺｎを用いる場合には、ｐ型キャリア濃度が約５×１０１８［ｃｍ−３］以下になるようにして、光吸収を避けている。
特開平９−９７９２０号公報 特開平８−２３３９２５号公報
上記のように、ＩｎＧａＡｌＰ活性層と透明ＧａＰ基板とを用いた透明基板型半導体発光装置は、光出力が高い装置として注目されている。しかし、上記の透明基板型半導体発光装置では、歩留まりが低いという問題があった。もっとも、この透明基板型半導体発光装置では、通常の半導体発光装置と異なり、ＧａＰ基板とＩｎＧａＡｌＰ基板との接着工程が必要となる。このため、歩留まりが低くなるのはやむをえないと考えられていた。
また、上記の透明基板型半導体発光装置では、ｐ型の透明ＧａＰ基板上にＭＯＣＶＤ法によりｐ型のＧａＰ層を形成し、このｐ型のＧａＰ層をＩｎＧａＡｌＰ系半導体からなるｐ型層に接着する方法も行われている。しかし、この方法でも、同様に、歩留まりが低いという問題があった。
しかしながら、本発明者は、透明基板型半導体発光装置の歩留まりを高くすべく、各種の実験を繰り返していた。その結果、一般的に供給されるＧａＰ基板は基板面内でのキャリア濃度のばらつきが大きく、このばらつきによりＧａＰ基板とＩｎＧａＡｌＰ系半導体層との接着界面のキャリア濃度が基板の位置によってばらついていることが分かった。そして、この基板の位置によるキャリア濃度ばらつきにより装置電圧が変化してしまい、キャリア濃度が低い位置から得られる装置の歩留まりが低下していることが分かった。具体的には、市販されている透明ＧａＰ基板は基板面内でキャリア濃度が５×１０１７〜５×１０１８（ｃｍ−３）の範囲でばらついており、キャリア濃度が低い位置から取り出される素子で電圧が上昇し、デバイス不良が発生することが分かった。そして、本発明者は、この接着界面でのキャリア濃度のばらつきを抑えることにより、透明基板型半導体発光装置の歩留まりを向上させることができると考えた。
本発明は、かかる課題の認識に基づくもので、その目的は、第１導電型のＧａＰウエーハを第１導電型の半導体層に接着する工程を含む半導体装置の製造方法において、安定したデバイス特性が得られ歩留まりが高い半導体装置の製造方法を提供することである。また、そのためのＧａＰウエーハの製造方法を提供することである。
本発明の実施の形態のウエーハの製造方法は、第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、前記ＧａＰバッファー層にイオン注入法により第１導電型不純物をドーピングすることを特徴とする。
また、本発明の実施の形態のウエーハの製造方法は、第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、前記ＧａＰバッファー層に固相拡散法により第１導電型不純物をドーピングすることを特徴とする。
また、本発明の実施の形態の半導体装置の製造方法は、第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、前記ＧａＰバッファー層にイオン注入法により第１導電型不純物をドーピングし、ＧａＡｓ基板上に、ＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第２導電型半導体層を形成し、前記第２導電型半導体層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなり前記ＧａＰ基板に対して透光性を有する光を放射する活性層を形成し、前記活性層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第１導電型半導体層を形成し、前記ＧａＡｓ基板上に形成された前記第１導電型半導体層と、前記ＧａＰ基板上に形成され前記第１導電型不純物がドープされた前記ＧａＰバッファー層と、を接着し、前記活性層からの前記光に対して不透明な前記ＧａＡｓ基板を除去することを特徴とする。
また、本発明の実施の形態の半導体装置の製造方法は、第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、前記ＧａＰバッファー層に固相拡散法により第１導電型不純物をドーピングし、ＧａＡｓ基板上に、ＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第２導電型半導体層を形成し、前記第２導電型半導体層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなり前記ＧａＰ基板に対して透光性を有する光を放射する活性層を形成し、前記活性層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第１導電型半導体層を形成し、前記ＧａＡｓ基板上に形成された前記第１導電型半導体層と、前記ＧａＰ基板上に形成され第１導電型不純物がドープされた前記ＧａＰバッファー層と、を接着し、前記活性層からの前記光に対して不透明な前記ＧａＡｓ基板を除去することを特徴とする。
なお、本明細書において、ＩｎＧａＡｌＰ系半導体とは、組成式ＩｎｘＧａｙＡｌ１−ｘ−ｖＰ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で表される半導体である。また、ＡｌＧａＡｓ系半導体とは、組成式ＡｌｚＧａ１−ｚＡｓ（０≦ｚ≦１）で表される半導体である。また基板とは、結晶板である。また、ウエーハとは、基板と、この基板上に結晶成長され基板と同一の材料からなる半導体バッファー層と、の両者、または、基板のみを意味する。
本発明によれば、第１導電型のＧａＰウエーハを第１導電型の半導体層に接着する工程を含む半導体装置の製造方法において、ＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成した後、このＧａＰバッファー層にイオン注入法または固相拡散法により第１導電型不純物をドーピングしてＧａＰウエーハを製造したので、ウエーハ表面でのキャリア濃度のばらつきを抑え、歩留まりを高くすることができる。また、ＧａＰウエーハの製造方法において、ＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成した後、このＧａＰバッファー層にイオン注入法または固相拡散法により第１導電型不純物をドーピングしたので、ウエーハ表面でのキャリア濃度のばらつきを抑えることができる。
以下、本発明の実施の形態について詳細な説明を行う前に、本発明の前提となる、本発明者の独自の実験の結果について説明する。
本発明者は、実験により、ＩｎＧａＡｌＰ系半導体からなる発光層と、透明ＧａＰ基板と、を用いた透明基板型半導体発光装置において、発光層と基板との接着面キャリア濃度と、装置電圧と、に密接な関連があることを独自に知得した。図１２は、この実験に用いたサンプルの構造を示す断面図である。ｐ型不純物であるＺｎがドープされた厚さ数百μｍのｐ型（第１導電型）のＧａＰ基板１１上には、ＩｎＧａＡｌＰ系半導体からなる発光層９が形成されている。この発光層９は、ｐ形クラッド層（第１導電型の半導体層）４と、活性層３と、ｎ形クラッド層２と、を有している。このｎ型クラッド層２上には、一方側の電極であるｎ側電極７が形成されている。他方側の電極であるｐ側電極８は、ｐ型ＧａＰ基板１１の図中下側に形成されている。この図１２の装置の大きさは、幅（Ｗ）が約３５０μｍ、奥行き（Ｌ）が約３５０μｍである。この図１２の装置は、図１３に示すような直径２インチ（約５００００μｍ）のｐ型ＧａＰ基板１１上に発光層９を形成し、その後この基板１１を３５０μｍ×３５０μｍのサイズにチップ化することにより得られたものである。
上記の透明基板型半導体発光装置では、基板１１を構成するＧａＰのバンドギャプ波長よりも、発光層９を構成するＩｎＧａＡｌＰ系半導体のバンドギャップ波長の方が長い。このため、ＧａＰ基板１１が発光層９からの光に対して透光性を有し、光取り出し効率が高くなる。また、上記のＧａＰ基板１１では、光吸収を避けるため、キャリア濃度が５×１０１８[ｃｍ−３]以下とされる。このようにキャリア濃度を制御することで、さらに光取り出し効率が高くなる。
本発明者は、図１３のような一般的に供給されているｐ型ＧａＰ基板１１を多数枚用意し、このｐ型ＧａＰ基板１１の表面におけるキャリア濃度の面内分布を測定した。この測定は、やや広い領域での平均的なキャリア濃度をＣＶ測定により測定した後、ＳＩＭＳにより基板１１の各位置におけるＺｎ濃度を詳細に測定し、これらの測定値を解析して行った。その結果、一般的に供給されているｐ型ＧａＰ基板１１では、表面のキャリア濃度が、基板１１面内の位置によって、５．０×１０１７［ｃｍ−３］以上５．０×１０１８［ｃｍ−３］以下の範囲でばらついていることが分かった。
次に、本発明者は、このｐ型ＧａＰ基板１１の表面のキャリア濃度と、装置の電圧と、の関係を調べる実験を行った。この実験の結果を図１４に示す。
図１４で、接着面キャリア濃度とは、ｐ型ＧａＰ基板１１の表面のキャリア濃度を意味する。この接着面キャリア濃度［ｃｍ−３］を横軸に、装置電圧［Ｖ］を縦軸に表し、横軸を対数スケール、縦軸をリニアスケールとすると、これらは直線の関係になる。そして、ｐ型ＧａＰ基板１１の表面のキャリア濃度が５．０×１０１７［ｃｍ−３］以上５．０×１０１８［ｃｍ−３］以下の範囲でばらついていることが原因で、装置電圧が約２．０Ｖ〜２．７Ｖの範囲Ａでばらついていることが分かる。本発明者の実験では、接着面キャリア濃度が低くなり、装置電圧が高くなると、デバイス不良が起こりやすくなる。つまり、図１３に示す基板１１のうち、接着面キャリア濃度が低い位置から得られた装置は、歩留まりが悪くなる。
このように、本発明者の実験により、ｐ型ＧａＰ基板１１（図１３）のうちの表面キャリア濃度が低い位置から得られる素子１００（図１２）の歩留まりが低くなることが分かった。
以上の図１４のデータを前提に、以下、図面を参照にしつつ、本発明の実施例について説明する。以下では、２つの実施例について説明する。
図１は、本発明の実施例１の半導体装置を示す断面図である。この半導体装置は、電流注入により光を放射するＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）である。このＬＥＤでは、厚さ数百μｍのｐ型（第１導電型）のＧａＰ基板１１上に、ＺｎがドープされたＧａＰからなり厚さが０．２μｍのＧａＰバッファー層１２、ＩｎＧａＡｌＰ系半導体からなる発光層９、が順次形成されている。この発光層９は、Ｚｎがドープされキャリア濃度（ｐ型キャリア濃度）１．０×Ｅ１６〜１．０×Ｅ１９［ｃｍ−３］のＩｎ０．４９（Ｇａ０．３Ａｌ０．７）０．５１Ｐからなり厚さが０.５μｍのｐ形クラッド層（第１導電型の半導体層）４、ノンドープのＩｎ０．４９（Ｇａ０．７５Ａｌ０．２５）０．５１Ｐからなり厚さが０.５μｍの活性層３、Ｓｉがドープされキャリア濃度（ｎ型キャリア濃度）１．０×Ｅ17〜１．０×Ｅ19［ｃｍ−３］のＩｎ０．４９（Ｇａ０．３Ａｌ０．７）０．５１Ｐからなり厚さが０.５μｍのｎ形クラッド層２、を有している。このうち、活性層３は、ｎ型クラッド層２およびｐ型クラッド層４よりも、Ａｌ組成が低くてバンドギャップエネルギーが小さくなっている。つまり、この発光層９は、バンドギャップが低い活性層３をバンドギャップが高いクラッド層２、４で挟み込んだ構造になっている。この発光層９のｎ型クラッド層２上には、一方側の電極であるｎ側電極７が形成されている。他方側の電極であるｐ側電極８は、ｐ型ＧａＰ基板１１の図中下側に形成されている。この図１の装置の大きさは、幅（Ｗ）が約３５０μｍ、奥行き（Ｌ）が約３５０μｍである。なお、図１の装置では、基板１１の厚さが数百μｍ、積層体９、１２の厚さが１．７μｍであるが、理解を容易にするため、縮尺を変えて示している。
図１の装置では、ｎ側電極７とｐ側電極８からの電流注入により、活性層３が主に図中上下方向に光を放射する。このうち、図中上側に放射された光は、図中上側の面から取り出される。また、図１の装置では、この活性層３からの光に対し、ＧａＰ基板２２が透明である。このため、図１の装置では、活性層３から図中下側に放射された光も、ｐ側電極８によって図中上側に反射され、図中上側の面から取り出される。このように、図１の装置は、活性層３からの光に対してｐ型ＧａＰ基板が透明なので、光出力が高くなる。
次に、図１の装置の製造方法について、図２〜図６の断面図を用いて説明する。
（１）まず、図２に示すように、直系２インチ（約５ｃｍ＝５００００μｍ）のＧａＡｓ基板１（図１３参照）上に、ＭＯＣＶＤ法（有機金属化学気相成長法）により、発光層９を形成する。具体的には、ｎ形のＧａＡｓ基板１をＭＯＣＶＤ装置内に入れ、反応ガスとしてトリメチルガリウム（以下、ＴＭＧという）、トリメチルアルミニウム（以下、ＴＭＡという）、トリメチルインジウム（以下、ＴＭＩｎという）およびホスフィン（以下、ＰＨ３という）を、ｎ形不純物原料（ｎ型不純物を添加するための原料）としてＳｉＨ４を、キャリアガスとして水素（Ｈ２）を、それぞれ用い、５００〜９００℃程度の温度で、Ｉｎ０．４９（Ｇａ０．３Ａｌ０．７）０．５１Ｐからなるｎ型クラッド層２を形成する。その後、反応ガスのＴＭＡを減らしてＴＭＧを増やし、ＳｉＨ４を止めて、ノンドープのＩｎ０．４９（Ｇａ０．７５Ａｌ０．２５）０．５１Ｐからなる活性層３を形成する。さらに、ｎ形クラッド層２と同様の反応ガスで、ｐ型不純物原料をジメチル亜鉛（ＤＭＺ）にして、Ｉｎ０．４９（Gａ０．３Ａｌ０．７）０．５１Ｐからなるｐ形クラッド層４を形成する。なお、活性層３からの光に対し、ＧａＡｓ基板１は不透明である。
（２）一方、図３に示すように、直系２インチのｐ形のＧａＰ基板１１上に、ＭＯＣＶＤ法によりノンドープのＧａＰバッファー層１２を０．２μｍ成長する。具体的には、ｐ形のＧａＰ基板１１をＭＯＣＶＤ装置内に入れ、ＴＭＧ、ＰＨ３、およびキャリアガスの水素（Ｈ２）と導入し、ｐ型不純物原料を用いずに、５００〜９００℃程度で、ＧａＰバッファー層１２をエピタキシャル成長する。
（３）次に、図４に示すように、ＧａＰ基板１１上のＧａＰバッファー層１２にイオン注入によりＺｎイオンをドーピングして、接着用のウエーハ１１、１２を形成する。イオンドーピングは電界加速で不純物（Ｚｎ＋イオン）をＧａＰバッファー層１２に注入する。注入条件は、加速エネルギーを約５００ｅＶ、照射時間を１０分として、ドーズ量を３．０×Ｅ１８〜５．０×Ｅ１８［ａｔｏｍ／ｃｍ２］とする。この後、ＧａＰバッファー層１２にアニール処理を施す。具体的には、アニールキャップ膜としてＡｌＮ膜を全面にスパッタ法で成膜し、高温アニールによってＺｎイオンを活性化する。アニ−ル条件は、Ｎ２流量：１０００ｃｃｍ、９００℃、３０ｍｉｎで行なう。これらの加速エネルギー、照射時間、ドーズ量、アニール条件、等は、ＧａＰバッファー層中の最大キャリア濃度が約３．０×Ｅ１８［ｃｍ−３］になるように設定した値である。上記のアニール後、アニ-ルキャップ膜のＡｌＮ膜をバッファードフッ酸（ＨＦ：ＮＨ４Ｆ＝１：６）を用いたウエットエッチング法によって除去する。
（４）次に、図５に示すように、図２の発光層９のｐ型クラッド層４の表面と、図４のウエーハ１１、１２のＧａＰバッファー層１２の表面と、を接着する。この接着は、両半導体層４、１２の表面を重ね合せて、０.１〜１０［ｋｇ／ｃｍ２］程度の圧力で圧接しながら７００℃程度に加熱して圧着することにより行なう。
（５）次に、図６に示すように、活性層３からの光に対して不透明なＧａＡｓ基板１を、Ｈ２Ｏ２とＨ２ＳＯ４の混合液によりエッチングで除去する。その後、ｐ型ＧａＰ基板１１の図中下側の面の表面にＡｕ-Ｔｉ合金またはＡｕ-Ｚｎ-Ｎｉ合金などを真空蒸着などにより成膜してパターニングをすることによりｐ側電極８を形成する。また、発光層９のｎ型クラッド層２の表面に、Ａｕ-Ｇｅ-Ｎｉ合金などを全面に設けてｎ側電極７を形成する。その後、直径２インチ（約５００００μｍ）の基板１１を、３５０μｍ×３５０μｍの複数の装置にチップ化し、図１に示すＬＥＤが形成される。
以上説明した製造方法により形成される図１の半導体装置では、イオン注入法によりＧａＰバッファー層１２にＺｎイオンを注入したので、ＧａＰバッファー層１２の膜中のキャリア濃度を１．０×Ｅ１８〜３．０×Ｅ１８(ｃｍ−３)の範囲にし、安定したキャリア濃度でドーピングを行うことができる。これにより、装置の歩留まりを高くすることができる。以下、図７、図８、図１４を用いて説明する。
図７は、図１のウエーハ１１、１２のＧａＰバッファー層１２の表面におけるキャリア濃度の面内分布を示す図である。このキャリア濃度は、ＣＶ測定によりＧａＰバッファー層１２の平均的なキャリア濃度を求めた後、ＳＩＭＳ分析によりＺｎ濃度の分布を詳細に調べ、これらの結果を解析して、算出している。この図７では、図中に示すように、２インチのウエーハ面内の５つの点についてのキャリア濃度の分布を示している。この図７から、図１のウエーハ１１、１２では、ＧａＰバッファー層１２の表面のキャリア濃度の均一性が極めて高くなることが分かる。
また、図８は、図１のウエーハ１１、１２の中心におけるＧａＰバッファー層１２のキャリア濃度の深さ方向の分布を示す図である。このキャリア濃度も、ＣＶ測定によりＧａＰバッファー層１２の平均的なキャリア濃度を求めた後、ＳＩＭＳ分析によりＺｎ濃度の分布を詳細に調べ、これらの結果を解析して、算出している。ここで、横軸の拡散距離は、表面からの深さと同じ意味である。この図８から、図１に示す厚さ０．２μｍのＧａＰバッファー層１２では、深さ０．２μｍまで、つまりＧａＰバッファー層１２の深さ方向の全体にわたって、キャリア濃度が、安定して、１．０×Ｅ１８〜３．０×Ｅ１８［ｃｍ−３］の範囲になることが分かる。
上記のように、図１のウエーハでは、ＧａＰバッファー層１２の膜厚０．２μｍ、最大キャリア濃度３．０×Ｅ１８［ｃｍ−３］の設定で、ＧａＰバッファー層１２の膜中のキャリア濃度のばらつきが１．０×Ｅ１８〜３．０×Ｅ１８［ｃｍ−３］の範囲Ｃになる（図１４）。このため、ＧａＰバッファー層１２の表面のキャリア濃度も１．０×Ｅ１８〜３．０×Ｅ１８［ｃｍ−３］の範囲になる。これにより、図１４から分かるように、装置電圧を約２．１５〜２．５Ｖの範囲Ｃで安定させることができる。この結果、装置電圧の上昇による不良をなくし、歩留まりを高くすることができる。
これに対し、透明ＧａＰ基板１１上にＭＯＣＶＤ法によりｐ型不純物原料を用いてｐ型のＧａＰバッファー層１２を形成し、このＧａＰバッファー層１２をｐ型クラッド層４に接着する方法では、ＧａＰバッファー層１２のキャリア濃度の面内分布が大きくなってしまい、歩留まりを高くすることはできなかった。
また、図１の装置では、一般的に供給されているｐ型ＧａＰ基板１１をそのまま用いることができるので、ｐ型ＧａＰ基板１１のキャリア濃度を制御するような特殊なプロセスは不要で、コストが上昇することを避けることができる。
以上説明した図１の装置では、図１の装置では、ＧａＰバッファー層１２の最大キャリア濃度が３．０×Ｅ１８［ｃｍ−３］になるように設定してイオン注入を行った。しかし、加速エネルギー、照射時間、ドーズ量、アニール条件、等を変化させることにより、最大キャリア濃度が５．０×Ｅ１８［ｃｍ−３］になるように設定してイオン注入を行うこともできる。この場合、ＧａＰバッファー層１２の膜中のキャリア濃度および表面のキャリア濃度を、１．０×Ｅ１８以上５．０×Ｅ１８［ｃｍ−３］以下の範囲にすることができる。これにより、図１４から分かるように、装置電圧を約２．０〜２．５Ｖの範囲Ｂで安定させ、装置電圧の上昇による不良をなくし、歩留まりを高くすることができる。
これに対し、最大キャリア濃度が５．０×Ｅ１８［ｃｍ−３］を超えると、ｐ型不純物（Ｚｎ）による光吸収が起こり、光取り出し効率が低下してしまう。このため、最大キャリア濃度は、５．０×Ｅ１８［ｃｍ−３］以下になるように設定する。
また、図１の装置では、ｐ型ＧａＰバッファー層１２の膜厚を０．２μｍとしたが、これを０．１μｍ以上５．０μｍ以下とすることもできる。これに対し、膜厚を０．１μｍ未満にすると上述の歩留まり上昇の効果が得にくくなる。また、膜厚を５．０μｍよりも厚くすると、Ｚｎのイオン注入が困難になったり、バッファー層１２の成長に時間がかかったりしてしまう。
また、上記のように、ｐ型ＧａＰバッファー層１２の膜厚を０．１μｍ以上５．０μｍ以下の範囲にすれば、ＧａＰバッファー層１２の膜中のキャリア濃度および表面のキャリア濃度を１．０×Ｅ１８以上５．０×Ｅ１８［ｃｍ−３］以下の範囲にすることができる。これにより、図１４から分かるように、装置電圧を約２．０〜２．５Ｖの範囲Ｂで安定させ、装置電圧の上昇による不良をなくし、歩留まりを高くすることができる。
また、以上説明した図１の装置では、ｐ型クラッド層４の厚さを０．５μｍ、活性層３の厚さを０．５μｍ、ｎ型クラッド層２の厚さを０．５μｍとしたが、これらの厚さは必要に応じて変化させることができる。例えば、これらの層の厚さは０．１〜２．０μｍ程度にすることができる。また、これらの層の２〜４では、キャリア濃度を適宜変更することもできる。
また、図１の装置では、活性層３を両クラッド層２、４により挟持し、活性層３と両クラッド層２、４の材料、たとえばＡｌの混晶比を異ならせ、活性層３にキャリアを閉じ込めやすくして活性層３を発光層とするダブルヘテロ接合構造であるが、活性層３を介さないでｐｎ接合が形成され、ｐｎ接合部から発光を得る構造でもよい。
また、図１の装置では、ＧａＰウエーハ１１、１２と、ＩｎＧａＡｌＰ系半導体層９と、を組み合わせる発光装置について説明した。しかし、ＧａＰウエーハ１１、１２と、ＡｌＧａＡｓ系半導体層と、を組み合わせる発光装置を形成することもできる。また、必要に応じて、他の材料系の半導体層と組み合わせることもできる。具体的には、ＧａＰは波長約５５０ｎｍ以上の光に対して透明なので、バンドギャップ波長が約５５０ｎｍ以上の半導体層と組み合わせることができる。
また、図１の装置では、ｐ型とｎ型を逆にすることもできる。
実施例２の半導体装置の製造方法は、イオン注入法に代えて、固相拡散法によりＧａＰバッファー層１２にＺｎイオンを注入する方法である。装置の構造は、実施例１（図１）と同様であり、詳細な説明は省略する。以下では、図２、図３、図９、図５、図６を用いて、装置（図１）の製造方法について説明する。
（１）まず、実施例１と同様に、図２に示すように、直系２インチ（約５ｃｍ）のＧａＡｓ基板１（図７参照）上に、ＭＯＣＶＤ法（有機金属化学気相成長法）により、厚さが０．１〜２μｍ程度のｎ型クラッド層２と、厚さが０．１〜２μｍ程度の活性層３と、厚さが０．１〜２μｍ程度のｐ型クラッド層４と、からなる発光層９を形成する。
（２）また、実施例１と同様に、図３に示すように、直系２インチのｐ形のＧａＰ基板１１上に、ＭＯＣＶＤ法によりノンドープのＧａＰバッファー層１２を０．２μｍ程度成長する。
（３）次に、図９に示すように、図３のＧａＰバッファー層１２上に、ＺnＯ-ＳiＯ２混合膜からなる拡散源膜１３を形成し、その上に、ＡｌＮ膜からなるアニールキャップ膜１４をスパッタ法で成膜する。その後、高温アニールによって拡散源膜１３のＺイオンをＧａＰバッファー層１２内に拡散する。この高温アニールは、Ｎ２：１０００ｃｃｍ、７００℃、６０ｍｉｎの拡散条件で行なう。このアニール条件は、ＧａＰバッファー層中の最大キャリア濃度が約３．０×Ｅ１８［ｃｍ−３］になるように設定した値である。
（４）次に、図９のアニ-ルキャップ膜１４および拡散源膜１３をバッファードフッ酸によって除去する。その後、図５に示すように、図２の発光層９のｐ型クラッド層４の表面と、図４のウエーハ１１、１２のＧａＰバッファー層１２の表面と、を接着する。
（５）次に、図６に示すように、活性層３からの光に対して不透明なＧａＡｓ基板１を、Ｈ２Ｏ２とＨ２ＳＯ４の混合液によりエッチングで除去する。その後、ｐ側電極８、ｎ側電極７を形成し、直径２インチ（約５００００μｍ）の基板１１を３５０μｍ×３５０μｍの複数の素子にチップ化し、図１に示すＬＥＤが形成される。
以上説明した製造方法により形成される実施例２の半導体装置では、図９に示すように固相拡散法によりＧａＰバッファー層１２にＺｎをドーピングしている。これにより、図１０および図１１に示すように、ＧａＰバッファー層１２の膜中キャリア濃度分布、面内キャリア濃度分布のばらつきを１．０×Ｅ１８〜３．０×Ｅ１８［ｃｍ−３］の範囲内に抑えることができる。この結果、実施例１と同様に、装置電圧の上昇による不良をなくし、歩留まりを高くすることができる。
以上説明した実施例２の形態の装置では、ＧａＰバッファー層１２の最大キャリア濃度が３．０×Ｅ１８［ｃｍ−３］になるように設定して固相拡散法によるドーピングを行った。しかし、アニール条件等を変化させることにより、最大キャリア濃度が５．０×Ｅ１８［ｃｍ−３］になるように設定してイオン注入を行うこともできる。この場合、ＧａＰバッファー層１２の膜中のキャリア濃度および表面のキャリア濃度を、１．０×Ｅ１８以上５．０×Ｅ１８［ｃｍ−３］以下の範囲にすることができる。
また、実施例２の形態の装置では、ｐ型ＧａＰバッファー層１２の膜厚を０．２μｍとしたが、これを０．１μｍ以上５．０μｍ以下とすることもできる。
また、上記のように、ｐ型ＧａＰバッファー層１２の膜厚を０．１μｍ以上５．０μｍ以下の範囲にすれば、ＧａＰバッファー層１２の膜中のキャリア濃度および表面のキャリア濃度を１．０×Ｅ１８以上５．０×Ｅ１８［ｃｍ−３］以下の範囲にすることができる。これにより、図１４から分かるように、装置電圧を約２．０〜２．５Ｖの範囲Ｂで安定させ、装置電圧の上昇による不良をなくし、歩留まりを高くすることができる。
また、実施例２の装置では、発光層９にＩｎＧａＡｌＰ系半導体を用いたが、ＡｌＧａＡｓ系半導体を用いることもできる。また、実施例２の装置は、活性層３を両クラッド層２、４により挟持し、活性層３と両クラッド層２、４の材料、たとえばＡｌの混晶比を異ならせ、活性層にキャリアを閉じ込めやすくして活性層３を発光層とするダブルヘテロ接合構造であるが、活性層３を介さないでｐｎ接合が形成され、ｐｎ接合部に発光層を形成する構造のものでもよい。
また、以上の実施例では、半導体発光装置を構成する各半導体層として、具体的な半導体材料を用い、その厚さやキャリア濃度が特定の例で示しているが、これらの例には限定されない。
本発明の実施例１の半導体装置を示す断面図。 本発明の実施例１の半導体装置の製造方法を示す断面図。 本発明の実施例１の半導体装置の製造方法を示す断面図で、図２に続く図。 本発明の実施例１の半導体装置の製造方法を示す断面図で、図３に続く図。 本発明の実施例１の半導体装置の製造方法を示す断面図で、図４に続く図。 本発明の実施例１の半導体装置の製造方法を示す断面図で、図５に続く図。 本発明の実施例１のウエーハのキャリア濃度の面内分布を示す図。 本発明の実施例１のウエーハのキャリア濃度の深さ方向の分布を示す図。 本発明の実施例２の半導体装置の製造方法を示す断面図。 本発明の実施例２のウエーハのキャリア濃度の面内分布を示す図。 本発明の実施例２のウエーハのキャリア濃度の深さ方向の分布を示す図。 本発明の前提となる実験に用いたサンプルの構造を示す図である。 本発明の前提となる実験に用いた基板を示す図である。 接着面キャリア濃度と、装置電圧と、の関係を示す図。
符号の説明
１ ＧａＡｓ基板
２ ｎ型クラッド層
３ 活性層
４ ｐ型クラッド層
７ ｎ側電極
８ ｐ側電極
９ 発光層
１１ ｐ型のＧａＰ基板
１２ ＧａＰバッファー層
１３ 拡散源膜
１４ アニールキャップ膜

Claims (8)

  1. 第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、
    前記ＧａＰバッファー層にイオン注入法により第１導電型不純物をドーピングすることを特徴とするウエーハの製造方法。
  2. 第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、
    前記ＧａＰバッファー層に固相拡散法により第１導電型不純物をドーピングすることを特徴とするウエーハの製造方法。
  3. 前記固相拡散法が、前記ＧａＰバッファー層上にＺｎＯを含む拡散源膜を形成し、前記拡散源膜上にＡｌＮを含むアニールキャップ膜を形成し、高温アニールによってＺｎイオンを前記ＧａＰバッファー層に拡散させる方法であることを特徴とする請求項２記載のウエーハの製造方法。
  4. 前記ＧａＰバッファー層のキャリア濃度が１．０×１０１８ｃｍ−３以上５．０×１０１８ｃｍ−３以下であることを特徴とする請求項１乃至請求項３のいずれかに記載のウエーハの製造方法。
  5. 第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、前記ＧａＰバッファー層にイオン注入法により第１導電型不純物をドーピングし、
    ＧａＡｓ基板上に、ＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第２導電型半導体層を形成し、前記第２導電型半導体層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなり前記ＧａＰ基板に対して透光性を有する光を放射する活性層を形成し、前記活性層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第１導電型半導体層を形成し、
    前記ＧａＡｓ基板上に形成された前記第１導電型半導体層と、前記ＧａＰ基板上に形成され前記第１導電型不純物がドープされた前記ＧａＰバッファー層と、を接着し、
    前記活性層からの前記光に対して不透明な前記ＧａＡｓ基板を除去することを特徴とする半導体装置の製造方法。
  6. 第１導電型のＧａＰ基板上にＭＯＣＶＤ法により第１導電型不純物原料を用いずにＧａＰバッファー層を形成し、前記ＧａＰバッファー層に固相拡散法により第１導電型不純物をドーピングし、
    ＧａＡｓ基板上に、ＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第２導電型半導体層を形成し、前記第２導電型半導体層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなり前記ＧａＰ基板に対して透光性を有する光を放射する活性層を形成し、前記活性層上にＩｎＧａＡｌＰ系半導体またはＡｌＧａＡｓ系半導体からなる第１導電型半導体層を形成し、
    前記ＧａＡｓ基板上に形成された前記第１導電型半導体層と、前記ＧａＰ基板上に形成され第１導電型不純物がドープされた前記ＧａＰバッファー層と、を接着し、
    前記活性層からの前記光に対して不透明な前記ＧａＡｓ基板を除去することを特徴とする半導体装置の製造方法。
  7. 前記固相拡散法が、前記ＧａＰバッファー層上にＺｎＯを含む拡散源膜を形成し、前記拡散源膜上にＡｌＮを含むアニールキャップ膜を形成し、高温アニールによってＺｎイオンを前記ＧａＰバッファー層に拡散させる方法であることを特徴とする請求項５または請求項６記載の半導体装置の製造方法。
  8. 前記ＧａＰバッファー層のキャリア濃度が１．０×１０１８ｃｍ−３以上５．０×１０１８ｃｍ−３以下であることを特徴とする請求項５乃至請求項７のいずれかに記載の半導体装置の製造方法。
JP2003370084A 2003-10-30 2003-10-30 半導体装置の製造方法およびウエーハの製造方法 Abandoned JP2005136136A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003370084A JP2005136136A (ja) 2003-10-30 2003-10-30 半導体装置の製造方法およびウエーハの製造方法
US10/975,391 US20050124086A1 (en) 2003-10-30 2004-10-29 Method for manufacturing a semiconductor device, and method for manufacturing a wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003370084A JP2005136136A (ja) 2003-10-30 2003-10-30 半導体装置の製造方法およびウエーハの製造方法

Publications (1)

Publication Number Publication Date
JP2005136136A true JP2005136136A (ja) 2005-05-26

Family

ID=34631355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003370084A Abandoned JP2005136136A (ja) 2003-10-30 2003-10-30 半導体装置の製造方法およびウエーハの製造方法

Country Status (2)

Country Link
US (1) US20050124086A1 (ja)
JP (1) JP2005136136A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504002A (ja) * 2010-12-03 2014-02-13 ザ・ボーイング・カンパニー ウエハーの直接接合
CN108352306A (zh) * 2015-11-02 2018-07-31 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059873A (ja) * 2005-07-26 2007-03-08 Sharp Corp 半導体発光素子及びその製造方法
JP5306589B2 (ja) * 2006-11-17 2013-10-02 シャープ株式会社 半導体発光素子及びその製造方法
KR20190079787A (ko) * 2017-12-28 2019-07-08 삼성전자주식회사 반도체 발광소자의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US35665A (en) * 1862-06-24 Improved metallic defensive armor for ships
US4040080A (en) * 1976-03-22 1977-08-02 Hamamatsu Terebi Kabushiki Kaisha Semiconductor cold electron emission device
US4662060A (en) * 1985-12-13 1987-05-05 Allied Corporation Method of fabricating semiconductor device having low resistance non-alloyed contact layer
JP2914847B2 (ja) * 1993-07-09 1999-07-05 株式会社東芝 半導体レーザ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504002A (ja) * 2010-12-03 2014-02-13 ザ・ボーイング・カンパニー ウエハーの直接接合
US9564548B2 (en) 2010-12-03 2017-02-07 The Boeing Company Direct wafer bonding
CN108352306A (zh) * 2015-11-02 2018-07-31 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
CN108352306B (zh) * 2015-11-02 2022-04-29 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法

Also Published As

Publication number Publication date
US20050124086A1 (en) 2005-06-09

Similar Documents

Publication Publication Date Title
KR100406201B1 (ko) 이중 헤테로 구조체를 구비한 발광 질화갈륨계 화합물 반도체 장치
US20100133529A1 (en) Thin light-emitting devices and fabrication methods
CN103337573B (zh) 半导体发光二极管的外延片及其制造方法
US20080217646A1 (en) Nitride semiconductor light emitting device
JP2006114886A (ja) ｎ型ＩＩＩ族窒化物半導体積層構造体
US20080118999A1 (en) Method of fabricating a nitride semiconductor light emitting device
US8138494B2 (en) GaN series light-emitting diode structure
JP2007184353A (ja) 窒化物系化合物半導体素子の製造方法、および、窒化物系化合物半導体素子
CN109786529A (zh) 一种氮化镓基发光二极管外延片及其制作方法
JP7432024B2 (ja) 赤外線発光ダイオード
TW201717429A (zh) 半導體發光元件
JPH1131842A (ja) 半導体発光素子
US20220367749A1 (en) Semiconductor optical device and method of producing the same
JP2006339426A (ja) 発光ダイオード及びその製造方法
KR101030823B1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
CN109309150A (zh) 一种氮化镓基发光二极管外延片及其制作方法
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
JPH04213878A (ja) 半導体発光素子
WO2013066088A1 (ko) 투명 박막, 이를 포함하는 발광 소자와 이들의 제조 방법
US10777706B2 (en) Electrochemical removal of aluminum nitride substrates for electronic and optoelectronic devices
JP2005136136A (ja) 半導体装置の製造方法およびウエーハの製造方法
KR101560952B1 (ko) 발광 다이오드용 에피택셜 웨이퍼
EP2101361B1 (en) Semiconductor light emitting device and method for manufacturing same, and epitaxial wafer
JP2000101133A (ja) 発光素子用エピタキシャルウェハ及びその製造方法
JP3991193B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060911

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070522