KR101560952B1 - 발광 다이오드용 에피택셜 웨이퍼 - Google Patents

발광 다이오드용 에피택셜 웨이퍼 Download PDF

Info

Publication number
KR101560952B1
KR101560952B1 KR1020137002402A KR20137002402A KR101560952B1 KR 101560952 B1 KR101560952 B1 KR 101560952B1 KR 1020137002402 A KR1020137002402 A KR 1020137002402A KR 20137002402 A KR20137002402 A KR 20137002402A KR 101560952 B1 KR101560952 B1 KR 101560952B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting diode
epitaxial wafer
emission wavelength
Prior art date
Application number
KR1020137002402A
Other languages
English (en)
Other versions
KR20130023385A (ko
Inventor
노리요시 세오
아쯔시 마쯔무라
료우이찌 다께우찌
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20130023385A publication Critical patent/KR20130023385A/ko
Application granted granted Critical
Publication of KR101560952B1 publication Critical patent/KR101560952B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G7/00—Botany in general
    • A01G7/04—Electric or magnetic or acoustic treatment of plants for promoting growth
    • A01G7/045—Electric or magnetic or acoustic treatment of plants for promoting growth with electric lighting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/14—Measures for saving energy, e.g. in green houses

Abstract

피크 발광 파장이 655㎚ 이상이고, 신뢰성을 향상시키는 것이 가능한 발광 다이오드용 에피택셜 웨이퍼가 개시되어 있다. GaAs 기판(1)과 GaAs 기판(1) 상에 설치된 pn 접합형의 발광부(2)를 구비한 발광 다이오드용 에피택셜 웨이퍼로서, 발광부(2)는, 변형 발광층과 배리어층이 교대로 적층된 적층 구조로서 형성되어 있고, 배리어층의 조성식은 (AlXGa1 -X)YIn1 - YP(0.3≤X≤0.7, 0.51≤Y≤0.54)이다.

Description

발광 다이오드용 에피택셜 웨이퍼{EPITAXIAL　WAFER　FOR　LIGHT-EMITTING　DIODES}
본 발명은, 발광 다이오드용 에피택셜 웨이퍼에 관한 것으로, 특히 고출력 발광 다이오드용 에피택셜 웨이퍼에 관한 것이다.
본원은, 2010년 7월 6일에, 일본에 출원된 일본 특허 출원 제2010-154202호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 인공 광원에 의한 식물 육성이 연구되고 있다. 특히, 단색성이 우수하고, 에너지 절약, 장수명, 소형화가 가능한 발광 다이오드(영어 약칭:LED)에 의한 조명을 사용한 재배 방법이 주목받고 있다.
또한, 지금까지의 연구 결과로부터, 식물 육성(광합성)용의 광원에 적합한 발광 파장의 하나로서, 파장 600~700㎚의 영역의 적색광의 효과가 확인되어 있다.
이 범위의 파장에 대하여, 종래의 적색 발광 다이오드에 있어서는, AlGaAs 및 InGaNP 등을 포함하는 발광층의 적용이 검토되고 있었다(예를 들어, 특허 문헌 1~4).
한편, 인화 알루미늄·갈륨·인듐(조성식 (AlXGa1 -X)YIn1 - YP;0≤X≤1, 0<Y≤1)을 포함하는 발광층을 구비한 화합물 반도체 LED가 알려져 있다.
이 LED에 있어서, Ga0.5In0.5P의 조성을 갖는 발광층의 파장이 가장 길고, 이 발광층에서 얻어지는 피크 발광 파장은 650㎚ 부근이다. 이로 인해, 655㎚보다도 장파장의 영역에서는, 실용화, 고휘도화가 곤란하였다.
또한, (AlXGa1 -X)YIn1 -YP(0≤X≤1, 0<Y≤1)를 포함하는 발광층을 구비한 발광부를 비화 갈륨(GaAs) 단결정 기판 상에 형성하는 경우, 발광부의 조성은, GaAs 단결정 기판의 격자 상수에 정합하도록 선택된다.
한편, 발광 메커니즘이 상이한 레이저 소자에 있어서는, 변형이 있는 발광층에 대해서 검토되고 있지만, 발광 다이오드에 있어서는, 변형이 있는 발광층에 대해서 실용화되어 있지 않은 것이 현실이다(예를 들어, 특허 문헌 5 참조).
또한, 발광 다이오드의 발광부에 양자 웰 구조를 적용한 검토가 이루어져 있다(예를 들어, 특허 문헌 6 참조). 그러나, 양자 웰 구조의 적용에 의해 얻어지는 양자효과는, 발광 파장을 단파장화시키기 위해서, 장파장화의 기술에는 적용할 수 없다고 하는 문제가 있었다.
특허 문헌
특허 문헌 1 : 일본 특허 출원 공개 평성 9-37648호 공보
특허 문헌 2 : 일본 특허 출원 공개 제2002-27831호 공보
특허 문헌 3 : 일본 특허 출원 공개 제2004-221042호 공보
특허 문헌 4 : 일본 특허 출원 공개 제2001-274454호 공보
특허 문헌 5 : 일본 특허 출원 공개 제2000-151024호 공보
특허 문헌 6 : 특허 제3373561호 공보
그런데, 식물 육성용의 조명에 적합한 660㎚의 파장대의 LED로서, 종래의 AlGaAs를 포함하는 발광층을 사용하는 경우, 발광 출력이 부족하기 때문에, 고발광 효율화된 LED를 실현할 수 없다.
한편, 발광 효율이 높은 (AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1)로 이루어지는 발광층을 LED에 적용하는 경우, 650㎚ 이상의 장파장화에 있어서, LED용의 변형 발광층에 특유한 기술 과제가 존재하기 때문에, 신뢰성이 높은 LED를 실현하는 것이 곤란하다.
특히, 655㎚ 이상의 장파장에서는, 변형 발광층의 변형을 제어한, 신뢰성이 높은 LED를 제조하는 것은 곤란하였다.
본 발명은, 상기 사정을 감안해서 이루어진 것으로, 특히 발광 파장이 655㎚ 이상에 있어서, 신뢰성이 높은 LED의 제조가 가능한 발광 다이오드용 에피택셜 웨이퍼를 제공하는 것을 목적으로 한다.
(1)　GaAs 기판과, 상기 GaAs 기판 상에 설치된 pn 접합형의 발광부를 구비하고, 상기 발광부는, 변형 발광층과 배리어층이 교대로 적층된 적층 구조로 되어 있고, 상기 배리어층의 조성식이, (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
(2) 상기 배리어층의 두께가 35~50㎚인 것을 특징으로 하는 전항(1)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
(3) 상기 변형 발광층의 조성식이 (AlXGa1 -X)YIn1 - YP(0≤X≤0.1, 0.35≤Y≤0.46)인 것을 특징으로 하는 전항(1) 또는 (2)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
(4) 상기 변형 발광층의 두께가 8~38㎚의 범위인 것을 특징으로 하는 전항(1) 내지 (3) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(5) 상기 발광부 상에, 발광 파장에 대하여 투명함과 동시에 상기 GaAs 기판의 격자 상수보다도 작은 격자 상수를 갖는 변형 조정층을 형성하는 것을 특징으로 하는 전항(1) 내지 (4) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(6) 상기 변형 조정층의 조성식이 (AlXGa1 -X)YIn1 - YP(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 전항(5)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
(7) 상기 변형 조정층의 조성식이 AlXGa1 - XAs1 - YPY(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 전항(5)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
(8) 상기 변형 조정층이 GaP층인 것을 특징으로 하는 전항(5)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
(9) 상기 변형 조정층의 두께가 0.5~20㎛의 범위인 것을 특징으로 하는 전항(5) 내지 (8) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(10) 상기 발광부는 8~40층의 상기 변형 발광층을 포함하는 것을 특징으로 하는 전항(1) 내지 (9) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(11) 상기 발광부의 상면 및 하면의 한쪽 또는 양쪽에 클래드층을 구비하고, 상기 클래드층의 조성식이 (AlXGa1 -X)YIn1 - YP(0.5≤X≤1.0, 0.48≤Y≤0.52)인 것을 특징으로 하는 전항(1) 내지 (9) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(12) 상기 GaAs 기판의 면방위의 범위가 (100)방향으로부터 (0-1-1)방향으로 15° 오프 ±5°인 것을 특징으로 하는 전항(1) 내지 (11) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(13) 상기 GaAs 기판의 직경이 75㎜ 이상인 것을 특징으로 하는 전항(1) 내지 (12) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(14) 휨량이 200㎛ 이하인 것을 특징으로 하는 전항(12)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
(15) 식물 육성의 광합성의 촉진에 사용하는 발광 다이오드용 에피택셜 웨이퍼이며, 상기 변형 발광층의 피크 발광 파장이 655~685㎚의 범위인 것을 특징으로 하는 전항(2) 내지 (14) 중 어느 한 항의 발광 다이오드용 에피택셜 웨이퍼.
(16) 상기 변형 발광층의 발광 파장 700㎚에 대한 발광 강도가 상기 피크 발광 파장의 발광 강도의 10% 미만인 것을 특징으로 하는 전항(15)에 기재된 발광 다이오드용 에피택셜 웨이퍼.
본 발명의 하나의 관점에 따르면, GaAs 기판 상에 설치된 pn 접합형의 발광부를, 변형 발광층과 배리어층이 교대로 적층된 적층 구조로 하고, 또한 배리어층의 조성식을 (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)로 함으로써, 배리어층에 변형 발광층과는 반대의 변형(인장 변형)을 형성하는 것이 가능해진다.
이에 의해, 변형 발광층의 Y 조성을 0.37 부근까지 작게 하는 것이 가능해지므로, 변형 발광층의 피크 발광 파장을 655㎚ 이상으로 할 수 있다.
또한, 배리어층에 변형 발광층과는 반대의 변형(인장 변형)을 형성함으로써, 상기 배리어층에 의해, 변형 발광층의 변형을 완화하는 것이 가능해진다.
이에 의해, 변형 발광층의 내부에 있어서의 결정 결함의 발생이 억제되기 때문에, 발광 다이오드용 에피택셜 웨이퍼에 제조되는 LED의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시 형태인 발광 다이오드용 에피택셜 웨이퍼를 도시하는 단면 모식도이다.
도 2는 본 발명의 일 실시 형태인 발광 다이오드용 에피택셜 웨이퍼의 발광부를 도시하는 단면 모식도이다.
도 3은 본 발명의 일 실시 형태인 발광 다이오드를 도시하는 평면도이다.
도 4는 도 3에 도시한 발광 다이오드의 A-A’선을 따른 단면 모식도이다.
도 5는 본 발명의 일 실시 형태인 발광 다이오드의 발광 스펙트럼을 도시하는 도면이다.
이하, 본 발명을 적용한 일 실시 형태인 발광 다이오드용 에피택셜 웨이퍼에 대해서, 이것을 사용한 발광 다이오드 칩과 함께 도면을 이용하여 상세하게 설명한다.
또한, 본 실시 형태는, 상하로 전류를 흘리는 일반적인 소자 구조로 하였다. 또한, 이하의 설명에서 이용하는 도면은, 특징을 이해하기 쉽게 하기 위해서, 편의상 특징이 되는 부분을 확대해서 도시하고 있는 경우가 있으며, 각 구성 요소의 치수 비율 등이 실제와 동일하다고는 할 수 없다.
<발광 다이오드용 에피택셜 웨이퍼>
도 1은, 본 발명을 적용한 일 실시 형태인 발광 다이오드용 에피택셜 웨이퍼의 구조를 설명하기 위한 단면 모식도이다.
도 1에 도시하는 바와 같이, 본 실시 형태의 발광 다이오드용 에피택셜 웨이퍼(10)(이하, 「에피 웨이퍼(10)」라고 함)는, 적어도 GaAs 기판(1)과, GaAs 기판(1) 상에 설치된 pn 접합형의 발광부(2)와, 발광부(2) 상에 설치된 변형 조정층(3)을 구비하여 개략적으로 구성되어 있다.
구체적으로는, 에피 웨이퍼(10)는, GaAs 기판(1)의 표면 상에 GaAs를 포함하는 완충층(4), 하부 클래드층(5), 발광부(2), 상부 클래드층(6) 및 변형 조정층(3)이 순차 적층된 소자 구조를 갖는다.
또한, 본 실시 형태에서는, 이하의 설명에 있어서, 완충층(4), 하부 클래드층(5), 발광부(2), 상부 클래드층(6) 및 변형 조정층(3)이 적층된 소자 구조를 에피택셜 성장층으로 하는 경우가 있다.
상기 소자 구조에는, 공지의 기능층을 적시에 부가할 수 있다. 예를 들어, 오믹(Ohmic) 전극의 접촉 저항을 낮추기 위한 콘택트층, 소자 구동 전류를 발광부의 전체에 평면적으로 확산시키기 위한 전류 확산층, 반대로 소자 구동 전류가 통류하는 영역을 제한하기 위한 전류 저지층이나 전류 협착층 등 공지의 층 구조를 설치할 수 있다. 또한, GaAs 기판(1)의 상방에는, 반사층(DBR층) 등, 공지의 층 구조를 형성해도 된다.
GaAs 기판(1)은, 공지의 제법으로 제작된 시판품의 단결정 기판을 사용할 수 있다. GaAs 기판(1)의 에피택셜 성장 표면은, 평활한 것이 바람직하다. GaAs 기판(1)의 표면의 면방위는, 에피택셜 성장하기 쉬운 (100)면 및 (100)면으로부터 ± 20° 이내의 오프 범위가 품질의 안정성의 관점에서 바람직하다. 또한, GaAs 기판(1)의 면방위의 범위가, (100)방향으로부터 (0-1-1)방향으로 15° 오프 ±5°인 것이 보다 바람직하다.
GaAs 기판(1)의 전위 밀도는, 에피택셜 성장층의 결정성을 좋게 하기 위해서 낮은 쪽이 바람직하다. 구체적으로는, 예를 들어 10,000개cm-2 이하, 바람직하게는, 1,000개cm-2 이하인 것이 적합하다.
GaAs 기판(1)의 도전형은, n형이어도 p형이어도 된다. GaAs 기판(1)의 캐리어 농도는, 원하는 전기 전도도와 소자 구조에 기초하여, 적절하게 선택할 수 있다. 예를 들어, GaAs 기판(1)이 실리콘 도핑의 n형인 경우에는, 캐리어 농도가 1×1017~5×1018cm-3의 범위인 것이 바람직하다. 이에 대해, GaAs 기판(1)이 아연을 도핑한 p형인 경우에는, 캐리어 농도가 2×1018~5×1019cm-3의 범위인 것이 바람직하다.
GaAs 기판(1)의 두께는, 기판의 사이즈에 따라서 적절한 범위가 존재한다. GaAs 기판(1)의 두께가 적절한 범위보다도 얇으면, 에피 웨이퍼(10)의 제조 프로세스 중에 깨져서, 수율이 저하될 우려가 있다.
한편, GaAs 기판(1)의 두께가 적절한 범위보다도 두꺼우면 재료 비용이 증가하게 된다. 이로 인해, GaAs 기판(1)의 기판 사이즈가 큰 경우, 예를 들어 직경 75㎜의 경우에는, 핸들링시의 균열을 방지하기 위해서 250~500㎛의 두께가 바람직하다.
마찬가지로, GaAs 기판(1)의 기판 사이즈가 직경 50㎜인 경우에는, 200~400㎛의 두께가 바람직하고, 직경 100㎜인 경우에는, 350~600㎛의 두께가 바람직하다.
또한, 본 실시 형태에서는, GaAs 기판(1)의 직경은, 생산성의 측면에서 75㎜ 이상인 것이 바람직하다.
이와 같이, GaAs 기판(1)의 기판 사이즈에 따라서 기판의 두께를 두껍게 함으로써, 후술하는 변형 발광층(7)에 기인하는 에피 웨이퍼(10)의 휨을 저감할 수 있다. 이에 의해, 에피택셜 성장 중의 온도 분포가 균일하게 되기 때문에, 에피 웨이퍼(10) 면내의 파장 분포를 작게 할 수 있다. 또한, GaAs 기판(1)의 형상은, 특히 원형에 한정되지 않고, 직사각형 등이어도 문제없다.
발광부(2)는, 도 1에 도시하는 바와 같이, 하부 클래드층(5) 및 상부 클래드층(6)과 함께 더블 헤테로 구조를 구성하고 있다. 또한, 발광부(2)는, 에피 웨이퍼(10)를 사용해서 발광 다이오드(LED)를 제작했을 때에 발광 파장을 제어하기 위해서, 웰 구조를 구성하는 것이 바람직하다.
도 2는, 본 발명의 일 실시 형태인 발광 다이오드용 에피택셜 웨이퍼의 발광부를 도시하는 단면 모식도이다.
도 2를 참조하면, 발광부(2)는, 변형 발광층(7) (「우물층」, 혹은 「웰(well)층」이라고도 함)과, 배리어층(8) (「장벽층」이라고도 함)이 교대로 적층된 적층 구조체로 되어 있고, 그 양단부에는 변형 발광층(7)이 배치되어 있다.
발광부(2)의 층 두께는, 0.05~2㎛의 범위인 것이 바람직하다. 또한, 발광부(2)의 도전형은 특별히 한정되는 것은 아니고, 언도핑, p형 및 n형 모두 선택할 수 있다. 발광 효율을 높이기 위해서는, 결정성이 양호한 언도핑, 혹은 3×1017cm-3 미만의 캐리어 농도로 하는 것이 바람직하다.
변형 발광층(7)의 조성식은, (AlXGa1-X)YIn1-YP(0≤X≤0.1, 0.35≤Y≤0.46)로 되어 있다.
변형 발광층(7)의 층 두께(단층의 두께)가 약 8㎚ 미만의 박막인 경우, 웰 구조의 양자효과에 의해 발광 파장이 짧아져, 원하는 655㎚ 이상의 파장이 얻어지지 않게 된다.
따라서, 변형 발광층(7)의 층 두께는, 층 두께의 변동을 가미해서 양자효과가 발현하지 않는 8㎚ 이상인 것이 바람직하다. 또한, 변형 발광층(7)의 층 두께의 제어의 용이함을 고려하면, 10㎚ 이상의 두께가 적합하다.
배리어층(8)의 조성식은, (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)로 되어 있다. 상기 X는, 에피 웨이퍼(10)의 소자 구조에 기인하기도 하지만, 예를 들어 0.5≤X≤0.6 또는 0.50≤X≤0.55의 범위일 수 있다.
이와 같이, 발광부(2)의 구성을, 변형 발광층(7)과 배리어층(8)을 교대로 적층한 적층 구조로 하고, 또한 배리어층(8)의 조성식을 (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)로 함으로써, 배리어층(8)에 변형 발광층(7)과는 반대의 변형(인장 변형)을 형성하는 것이 가능해진다.
이에 의해, 변형 발광층(7)의 Y 조성을 0.37 부근까지 작게 하는 것이 가능해지므로, 변형 발광층(7)의 피크 발광 파장을 655㎚ 이상으로 할 수 있다.
또한, 배리어층(8)에 변형 발광층(7)과는 반대의 변형(인장 변형)을 형성함으로써, 배리어층(8)에 의해, 변형 발광층(7)의 변형을 완화하는 것이 가능해진다.
이에 의해, 변형 발광층(7)의 내부에 있어서의 결정 결함의 발생이 억제되기 때문에, 에피 웨이퍼(10)(발광 다이오드용 에피택셜 웨이퍼)에 제조되는 LED의 신뢰성을 향상시킬 수 있다.
배리어층(8)의 층 두께(단층의 두께)는, 변형 발광층(7)의 층 두께(단층의 두께)보다도 두꺼운 것이 바람직하다. 이에 의해, 변형 발광층(7)의 발광 효율을 높게 할 수 있다.
또한, 배리어층(8)의 두께는, 35~50㎚의 범위 내로 설정되어 있다. 즉, 배리어층(8)은, 일반적인 배리어층의 두께보다도 두껍게 되도록 구성되어 있다.
이와 같이, 또한, 발광부(2)의 구성을, 변형 발광층(7)과 배리어층(8)을 교대로 적층한 적층 구조로 하고, 또한 배리어층(8)의 조성식을 (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)로 함과 동시에, 배리어층(8)의 두께를 35~50㎚의 범위 내로 설정함으로써, 배리어층(8)에 의해, 변형 발광층(7)의 변형을 더욱 완화하는 것이 가능해지기 때문에, 변형 발광층(7)의 Y 조성의 값을 0.35 부근까지 작게 하는 것이 가능해진다.
이에 의해, 변형 발광층(7)의 피크 발광 파장을 655~685㎚로 할 수 있음과 동시에, 변형 발광층(7)의 내부에 대한 결정 결함의 발생이 더욱 억제되기 때문에, 에피 웨이퍼(10)(발광 다이오드용 에피택셜 웨이퍼)에 제조되는 LED의 신뢰성을 더욱 향상시킬 수 있다.
또한, 배리어층(8)의 층 두께가, 50㎚을 초과하면 발광 파장의 파장에 가까워져, 광의 간섭이나 블랙 반사 등의 광학적인 영향이 나타난다. 따라서, 배리어층(8)은, 50㎚ 이하의 층 두께로 하는 것이 바람직하고, 40㎚ 이하의 층 두께가 보다 바람직하다. 상술한 바와 같이, 변형 발광층(7)의 층 두께가 얇고, 배리어층(8)의 층 두께가 두꺼운 쪽이, 변형 발광층(7)의 변형을 배리어층(8)에 의해 흡수시키는 효과가 얻어짐과 동시에, 변형 발광층(7)에 결정 결함의 발생을 어렵게 하는 효과가 얻어진다.
또한, 일반적으로는, 변형 발광층(7)의 층 두께가 30㎚을 초과하면, 변형량이 지나치게 커지기 때문에, 결정 결함이나 표면의 이상이 발생하기 쉬워지지만, 본 실시 형태에서는, 배리어층(8)에 변형 발광층(7)과는 반대의 변형(인장 변형)을 형성하고, 또한 배리어층(8)의 두께를 두껍게(35~50㎚의 범위 내로 설정) 하고 있기 때문에, 변형 발광층(7)의 층 두께를 8~38㎚의 범위로 할 수 있다.
변형 발광층(7)과 배리어층(8)의 다층 구조에 있어서, 변형 발광층(7)과 배리어층(8)을 교대로 적층하는 쌍의 수는 특별히 한정되는 것은 아니지만, 8쌍 이상 40쌍 이하인 것이 바람직하다. 즉, 발광부(2)에는, 변형 발광층(7)이 8~40층 포함되어 있는 것이 바람직하다.
여기서, 발광부(2)의 발광 효율이 적합한 범위로서는, 변형 발광층(7)이 8층 이상인 것이 바람직하다. 한편, 변형 발광층(7) 및 배리어층(8)은, 캐리어 농도가 낮기 때문에, 많은 쌍이 존재하면 순방향 전압(VＦ)이 증대하게 된다. 이로 인해, 40쌍 이하인 것이 바람직하고, 30쌍 이하인 것이 보다 바람직하다.
또한, 변형 발광층(7)이 갖는 변형은, 에피택셜 성장 기판과 발광부(2)의 격자 상수의 상이함으로 인한, 발광부(2) 중에 발생하는 스트레스이다. 따라서, 변형 발광층(7)과 배리어층(8)을 교대로 적층하는 쌍의 수, 즉 발광부(2)에 포함되는 변형 발광층(7)의 층의 수가 상기 범위를 초과하면, 발광부(2)가 변형을 견디지 못하고 결정 결함이 발생하여, 표면 상태의 악화나 발광 효율 저하 등의 문제가 발생한다.
도 3은, 본 발명의 일 실시 형태인 발광 다이오드를 도시하는 평면도이며, 도 4는, 도 3에 도시한 발광 다이오드의 A-A’선을 따른 단면 모식도이다.
도 3 및 도 4를 참조하면, 변형 발광층(7)은, 상하로 전류를 흘리는 소자 구조(발광 다이오드(20))로 한 경우에, 그 피크 발광 파장이 655~685㎚의 범위로 하는 것이 바람직하고, 660~670㎚의 범위로 하는 것이 보다 바람직하다. 상기 범위의 발광 파장은, 식물 육성(광합성)용의 광원에 적합한 발광 파장의 하나이며, 광합성에 대하여 반응 효율이 높기 때문에 바람직하다.
한편, 700㎚ 이상의 장파장 영역의 광을 이용하면, 식물의 육성을 억제하는 반응이 일어나기 때문에, 장파장 영역의 광량은 적은 쪽이 바람직하다. 따라서, 효율적으로 식물을 육성하기 위해서는, 광합성 반응에 대하여 최적인 655~675㎚의 파장 영역의 광이 강하고, 700㎚ 이상의 초파장 영역의 광을 포함하지 않는 적색 광원이 가장 바람직하다.
또한, 변형 발광층(7)의 발광 파장 700㎚에 대한 발광 강도가, 상기 피크 발광 파장에 대한 발광 강도의 10% 미만인 것이 바람직하다. 이러한 특성의 변형 발광층(7)을 갖는 에피 웨이퍼(10)를 사용해서 제작된 발광 다이오드는, 식물 육성의 광합성의 촉진에 사용되는 조명으로서 적절하게 사용할 수 있다. 또한, 변형 발광층(7)의 구성은, 상기 특성을 충족하도록 조성, 층 두께, 층수를 선택할 수 있다.
변형 조정층(3)은, 도 1에 도시하는 바와 같이, 상부 클래드층(6)을 통해 발광부(2) 상에 형성되어 있다. 또한, 변형 조정층(3)은, 발광부(2)(변형 발광층(7))로부터의 발광 파장에 대하여 투명하다. 또한, 변형 조정층(3)은, 상기 GaAs 기판(1)의 격자 상수보다도 작은 격자 상수를 갖고 있다.
변형 조정층(3)으로서는, (AlXGa1-X)YIn1-YP(0≤X≤1, 0.6≤Y≤1)의 조성을 갖는 재료를 적용할 수 있다. 상기 X는, 에피 웨이퍼(10)의 소자 구조에 기인하기도 하지만, Al 농도가 낮은 재료가 화학적으로 안정하기 때문에, 0.5 이하인 것이 바람직하고, 0인 것이 보다 바람직하다.
또한, 상기 Y의 하한값은, 0.6 이상인 것이 바람직하다. 여기서, 발광부(2)(변형발광층(7))가 갖는 변형이 동일한 경우를 비교하면, 상기 Y의 값이 작은 쪽이 변형 조정층(3)의 변형 조정 효과가 작아진다. 이로 인해, 변형 조정층(3)의 층 두께를 두껍게 할 필요가 발생하여, 변형 조정층(3)의 성막시의 성장 시간과 비용이 상승하게 되기 때문에, 상기 Y의 값은 0.6 이상인 것이 바람직하고, 0.8 이상인 것이 보다 바람직하다.
또한, 변형 조정층(3)으로서는, 발광 파장에 대하여 투명하고, AlXGa1-XAs1-YPY(0≤X≤1, 0.6≤Y≤1)의 조성을 갖는 III-V족 반도체 재료도 적절하게 사용할 수 있다.
상기 조성을 갖는 변형 조정층(3)에서는, Y의 값에 의해 격자 상수가 변화된다. 상기 Y의 값이 큰 쪽이, 격자 상수가 작아진다. 또한, 발광 파장에 대한 투명도는, 상기 X 및 Y의 값의 양쪽에 관련되기 때문에, 투명한 재료로 되도록 X 및 Y의 값을 선택하면 된다.
또한, 변형 조정층(3)으로서, GaP층을 사용할 수 있다. 이 GaP는, 조성의 조정이 불필요함과 동시에 변형 조정 효과가 크기 때문에, 생산성 및 안정성의 관점에서도 변형 조정층(3)의 재료로서 가장 적합하다.
변형 조정층(3)은, 에피택셜 성장 기판인 GaAs 기판(1)의 격자 상수보다도 작은 격자 상수를 갖고 있기 때문에, 변형 발광층(7)이 포함하는 변형량의 편차를 완화하는 기능을 구비하고 있다.
이로 인해, 변형 조정층(3)을 형성함으로써, 발광 파장 등의 특성의 균일화, 크랙 발생 등의 결정 결함의 발생 방지의 효과가 있다. 여기서, 변형 조정층(3)의 층 두께는, 0.5~20㎛의 범위인 것이 바람직하고, 3~15㎛의 범위인 것이 보다 바람직하다.
변형 조정층(3)의 층 두께가 0.5㎛ 미만이면, 변형 발광층(7)의 변형량의 편차를 완화하기에 충분하지 않고, 층 두께가 20㎛을 초과하면, 성장 시간이 길어 비용이 증대하기 때문에 바람직하지 않다.
또한, 변형 조정층(3)의 조성을 제어함으로써, 얇은 GaAs 기판(1)을 사용한 경우라도 에피 웨이퍼(10)의 휨을 저감할 수 있기 때문에, 면내 파장 분포가 작은 에피 웨이퍼(10)의 제작이 가능하다.
또한, 동일한 두께의 기판에서는, GaAs 기판(1)의 사이즈가 커질수록 에피 웨이퍼(10)의 휨은 커진다. 그러나, 변형 조정층(3)의 조성을 제어함으로써, 예를 들어 직경 75㎜ 이상의 큰 직경의 GaAs 기판(1)을 사용한 경우라도, 에피 웨이퍼(10)의 휨을 저감할 수 있다.
또한, 예를 들어 고휘도화를 실현하기 위해서 기능성 기판과 에피 웨이퍼(10)와의 접합을 행하는 소자 구조의 경우에도, 에피 웨이퍼(10)의 휨이 큰 경우에는 균열 등의 문제가 발생하기 때문에, 에피 웨이퍼(10)의 휨을 작게 하는 것이 바람직하다.
에피 웨이퍼(10)의 휨량은, 예를 들어 직경 75㎜ 이상의 GaAs 기판(1)을 사용하는 경우에는, 200㎛ 이하인 것이 바람직하고, 150㎛ 이하인 것이 보다 바람직하다.
또한, 기판 사이즈가 클수록, 휨이 커지는 경향이 있다. 예를 들어, 기판 사이즈가 75㎜인 경우에는, 변형 조정층 및 변형 발광층의 조성, 기판의 두께에 따라 변동하지만, 휨은 약 50~150㎛의 범위가 된다. 또한, 기판 사이즈가 100㎜인 경우에는, 변형 조정층 및 변형 발광층의 조성, 기판의 두께에 따라 변동하지만, 휨은 약 80~200㎛의 범위가 된다.
완충층(4)은, 도 1에 도시하는 바와 같이, GaAs 기판(1) 상에 형성되어 있다. 완충층(4)은, 에피택셜 성장에 사용하는 기판의 결정 결함이나 격자 변형의 증대를 완화하는 기능을 갖고 있다.
따라서, 기판의 품질이나 에피택셜 성장 조건을 선택하는 경우, 완충층(4)이 반드시 필요한 것은 아니다. 또한, 완충층(4)의 재질은, 에피택셜 성장 기판과 동일한 재질로 하는 것이 바람직하다.
따라서, 본 실시 형태에서는, 완충층(4)의 재질로서, GaAs 기판(1)과 같이 GaAs를 사용하는 것이 바람직하다. 또한, 완충층(4)에는, 결함의 증대를 저감하기 위해서 GaAs 기판(1)과 상이한 재질을 포함하는 다층막을 사용할 수도 있다.
완충층(4)의 두께는, 0.1㎛ 이상으로 하는 것이 바람직하고, 0.2㎛ 이상으로 하는 것이 보다 바람직하다.
하부 클래드층(5) 및 상부 클래드층(6)은, 도 1에 도시하는 바와 같이, 발광부(2)의 하면 및 상면에 각각 형성되어 있다.
구체적으로는, 발광부(2)의 하면측 (GaAs 기판(1) 측)에 하부 클래드층(5)이 형성되고, 발광부(2)의 상면측(변형 조정층(3) 측)에 상부 클래드층(6)이 형성되어 있다. 그리고, 하부 클래드층(5) 및 상부 클래드층(6)에 의해, 발광부(2)를 하면 및 상면에 끼워 넣은 구조로 되어 있다.
하부 클래드층(5) 및 상부 클래드층(6)의 재질로서는, 완충층(4)과 격자 정합하고, 또한 변형 발광층(7)보다도 밴드 갭이 큰 재질이 바람직하고, 배리어층(8)보다도 밴드 갭이 큰 재질이 보다 바람직하다.
상기 재질로서는, 예를 들어 AlXGa1-XAs의 조성을 갖는 화합물이나, (AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1)의 조성을 갖는 화합물을 들 수 있다. AlXGa1-XAs의 조성을 갖는 경우, 상기 X의 값은, 하한값이 0.5 이상인 것이 바람직하고, 0.6 이상인 것이 보다 바람직하다.
또한, (AlXGa1-X)YIn1-YP(0≤X≤1, 0<Y≤1) 조성을 갖는 경우, 상기 X의 값은, 하한값이 0.3 이상인 것이 바람직하고, 0.5 이상인 것이 보다 바람직하다. 또한, 상기 Y의 값은, 0.49~0.52의 범위가 바람직하고, 0.49~0.51의 범위가 보다 바람직하다.
하부 클래드층(5)과 상부 클래드층(6)은, 극성이 상이하다. 또한, 하부 클래드층(5) 및 상부 클래드층(6)의 캐리어 농도 및 두께는, 공지의 적합한 범위를 사용할 수 있고, 발광부(2)의 발광 효율이 높아지도록 조건을 최적화하는 것이 바람직하다.
또한, 하부 클래드층(5) 및 상부 클래드층(6)의 조성을 제어하는 것에 의해서도, 에피 웨이퍼(10)의 휨을 저감시킬 수 있다.
구체적으로, 하부 클래드층(5)으로서는, 예를 들어 Si를 도핑한 n형의 (AlXGa1-X)YIn1-YP(0.3≤X≤1, 0.48<Y≤0.52)를 포함하는 반도체 재료를 사용하는 것이 바람직하다. 또한, 캐리어 농도는 1×1017~1×1018cm-3의 범위가 바람직하고, 층 두께는 0.5~2㎛의 범위가 바람직하다.
　또한, 하부 클래드층(5)의 극성은 GaAs 기판(1)과 동일한 극성(n형)이지만, 에피 웨이퍼(10)를, GaAs 기판(1)이 제거된 구조의 LED에 적용하는 경우에는, 그러하지 아니하다.
한편, 상부 클래드층(6)으로서는, 예를 들어 Mg를 도핑한 p형의 (AlXGa1 -X)YIn1-YP(0.3≤X≤1, 0.48<Y≤0.52)를 포함하는 반도체 재료를 사용하는 것이 바람직하다.
또한, 캐리어 농도는 2×1017~2×1018cm-3의 범위가 바람직하고, 상부 클래드층(6)의 층 두께는 0.5~5㎛의 범위가 바람직하다. 또한, 상부 클래드층(6)(및 변형 조정층(3))의 극성은, 소자 구조를 고려해서 선택할 수 있다.
예를 들어, 도 3 및 도 4에 도시하는 바와 같이, 에피 웨이퍼(10)를 상하로 전류를 흘리는 소자 구조의 발광 다이오드(20)에 적용하는 경우, 상부 클래드층(6)(및 변형 조정층(3))의 극성은, GaAs 기판(1)과 상이한 극성(p형)으로 한다.
또한, 하부 클래드층(5)과 발광부(2) 사이, 발광부(2)와 상부 클래드층(6) 사이 및 상부 클래드층(6)과 변형 조정층(3) 사이에, 양쪽 층간에서의 밴드(band) 불연속성을 완만하게 변화시키기 위한 중간층을 형성해도 된다. 이 경우, 각 중간층은, 각각 상기 양층의 중간에서 금지대폭을 갖는 반도체 재료로 구성되는 것이 바람직하다.
또한, 에피택셜 웨이퍼를 구성하는 각 층의 상기 조성식에 있어서, 각 층 중의 X 또는 Y가 독립적이거나, 동일하거나 동일하지 않을 수 있다.
<에피택셜 웨이퍼의 제조 방법>
하기에는, 본 실시 형태의 발광 다이오드용 에피택셜 웨이퍼(10)(에피 웨이퍼(10))의 제조 방법에 대해서 설명한다.
본 실시 형태의 에피 웨이퍼(10)는, GaAs 기판(1) 상에 완충층(4), 하부 클래드층(5), 발광부(2), 상부 클래드층(6) 및 변형 조정층(3)으로 이루어지는 에피택셜 성장층을 순차 에피택셜 성장시켜서 적층한다.
본 실시 형태에서는, 분자선 에피택셜법(MBE)이나 감압 유기 금속 화학 기상 증착법(MOCVD법) 등의 공지의 성장 방법을 적용할 수 있다. 그 중에서도, 양산성이 우수한 MOCVD법을 적용하는 것이 바람직하다. 구체적으로는, 성장에 사용하는 GaAs 기판(1)은, 성장 전에 세정 공정이나 열처리 등의 전처리를 실시하여, 표면의 오염이나 자연 산화막을 제거하는 것이 바람직하다.
상기 에피택셜 성장층을 구성하는 각 층은, 직경 50~150㎜의 GaAs 기판(1)을 MOCVD 장치 내에 8매 이상 세팅하고, 동시에 에피택셜 성장시켜서 적층할 수 있다. 또한, MOCVD 장치로서는, 자공전형, 고속 회전형 등의 시판 중인 대형 장치를 적용할 수 있다.
상기 에피택셜 성장층의 각 층을 에피택셜 성장시킬 때, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3) 등을 사용할 수 있다. 또한, 각 층의 성장 온도로서는, 변형 조정층(3)으로서 p형 GaP층을 사용하는 경우에는, 720~770℃를 적용할 수 있고, 그 밖의 각 층에서는 600~700℃를 적용할 수 있다. 또한, 각 층의 캐리어 농도 및 층 두께, 온도 조건은, 적절하게 선택할 수 있다.
또한, Mg의 도핑 원료로서는, 예를 들어 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg) 등을 사용할 수 있다. 또한, Si의 도핑 원료로서는, 예를 들어 디실란(Si2H6) 등을 사용할 수 있다.
이와 같이 하여 제조한 에피 웨이퍼(10)는, 변형 발광층(7)을 가짐에도 불구하고 결정 결함이 적은 양호한 표면 상태가 얻어진다. 또한, 에피 웨이퍼(10)는, 소자 구조에 따라 연마 등의 표면 가공을 실시해도 된다. 또한, GaAs 기판(1)의 뒷면을 깎아서, 두께를 조정해도 된다.
<식물 육성용의 발광 다이오드>
본 실시 형태의 발광 다이오드용 에피택셜 웨이퍼(10)(에피 웨이퍼(10))를 소자로 한 경우에 대해서 설명한다.
도 3 및 도 4에 도시하는 바와 같이, 발광 다이오드(20)는, 에피 웨이퍼(10)를 사용해서 상하로 전류를 흘리는 소자 구조를 갖고 있다.
구체적으로는, 발광 다이오드(20)는, 변형 조정층(3)의 상면 및 GaAs 기판(1)의 하면에, 원하는 형상으로 가공된 오믹 전극(9A, 9B)이 형성되어 있다. 이 오믹 전극(9A, 9B)으로서는, 공지의 전극 재료를 사용할 수 있다. 예를 들어, 오믹 전극(9A, 9B)이 n형 전극인 경우에는 AuGe 등을, p형 전극에는 AuBe 등을 사용할 수 있다.
발광 다이오드(20)는, 에피 웨이퍼(10)의 상면 및 하면에 오믹 전극(9A, 9B)을 형성하고, 다이싱법에 의해 원하는 사이즈의 칩으로 재단한 후, 파쇄층을 에칭 제거하는 것에 의해서 제조할 수 있다.
도 5는, 본 발명의 일 실시 형태인 발광 다이오드의 발광 스펙트럼을 도시하는 도면이다.
도 5에 도시하는 바와 같이, 발광 다이오드(20)의 발광 스펙트럼은, 피크 발광 파장이 655~675㎚인 범위이다. 또한, 발광 파장 700㎚에 대한 발광 강도가, 피크 발광 파장에 대한 발광 강도의 10% 미만이 된다. 따라서, 에피 웨이퍼(10)를 사용해서 제작한 발광 다이오드(20)는, 식물 육성의 광합성의 촉진에 사용되는 조명으로서 적절하게 사용할 수 있다.
본 실시 형태의 에피 웨이퍼(10)에 따르면, 발광부(2)의 구성을, 변형 발광층(7)과 배리어층(8)을 교대로 적층한 적층 구조로 하고, 또한 배리어층(8)의 조성식을 (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)로 함으로써, 배리어층(8)에 변형 발광층(7)과는 반대의 변형(인장 변형)을 형성하는 것이 가능해진다.
이에 의해, 변형 발광층(7)의 Y 조성을 0.37 부근까지 작게 하는 것이 가능해지므로, 변형 발광층(7)의 피크 발광 파장을 655㎚ 이상으로 할 수 있다.
또한, 배리어층(8)에 변형 발광층(7)과는 반대의 변형(인장 변형)을 형성함으로써, 배리어층(8)에 의해, 변형 발광층(7)의 변형을 완화하는 것이 가능해진다. 이에 의해, 변형 발광층(7)의 내부에 있어서의 결정 결함의 발생이 억제되기 때문에, 에피 웨이퍼(10)(발광 다이오드용 에피택셜 웨이퍼)에 제조되는 LED의 신뢰성을 향상시킬 수 있다.
또한, 발광부(2)의 구성을, 변형 발광층(7)과 배리어층(8)을 교대로 적층한 적층 구조로 하고, 또한 배리어층(8)의 조성식을 (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)로 함과 동시에, 배리어층(8)의 두께를 35~50㎚의 범위 내로 설정함으로써, 배리어층(8)에 의해, 변형 발광층(7)의 변형을 더욱 완화하는 것이 가능해지기 때문에, 변형 발광층(7)의 Y 조성의 값을 0.35까지 작게 하는 것이 가능해진다.
이에 의해, 변형 발광층(7)의 피크 발광 파장을 655~685㎚로 할 수 있음과 동시에, 변형 발광층(7)의 내부에 대한 결정 결함의 발생이 더욱 억제되기 때문에, 에피 웨이퍼(10)(발광 다이오드용 에피택셜 웨이퍼)에 제조되는 LED의 신뢰성을 더욱 향상시킬 수 있다.
또한, 본 실시 형태의 에피 웨이퍼(10)에는, 발광부(2) 상에 변형 조정층(3)이 형성되어 있다. 이 변형 조정층(3)은, 발광 파장에 대하여 투명하기 때문에, 이 에피 웨이퍼(10)를 사용하여 발광 다이오드(20)를 제작했을 때에, 발광부(2)로부터의 발광을 흡수하는 일이 없다. 또한, 이 변형 조정층(3)은, GaAs 기판(1)의 격자 상수보다도 작은 격자 상수를 갖고 있기 때문에, 이 에피 웨이퍼(10) 전체에 휨이 발생되는 것을 저감할 수 있다. 이에 의해, 변형 발광층(7)에서의 결함의 발생을 억제할 수 있다.
실시예
하기에서, 본 발명의 효과를, 실시예를 이용하여 구체적으로 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.
본 실시예에서는, 본 발명에 따른 발광 다이오드용 에피택셜 웨이퍼를 사용해서 발광 다이오드를 제작한 예를 구체적으로 설명한다. 또한, 본 실시예에서 제작한 발광 다이오드는, AlGaInP 발광부를 갖는 적색 발광 다이오드이다. 본 실시예에서는, GaAs 기판 상에 GaP를 포함하는 변형 조정층을 포함하는 에피택셜 성장층을 성장시킨 에피 웨이퍼를 제작하였다. 그리고, 특성 평가를 위해 발광 다이오드 칩을 제작하고, 웨이퍼 면내 및 웨이퍼 간의 편차를 평가하였다.
(실시예 1)
실시예 1의 발광 다이오드는, 우선, Si를 도핑한 n형의 GaAs 단결정을 포함하는 반도체 기판 상에, 에피택셜 성장층을 순차 적층해서 에피택셜 웨이퍼를 제작하였다. n형의 GaAs 기판은, (100)면으로부터 (0-1-1)방향으로 15° 기울인 면을 성장면으로 하고 캐리어 농도를 2×1018cm-3으로 하였다.
에피택셜 성장층으로서, n형의 GaAs 기판 상에, Si를 도핑한 n형의 GaAs를 포함하는 완충층과, Si를 도핑한 n형의 (Al0 .5Ga0 .5)0.5In0 .5P를 포함하는 저저항층과, Si를 도핑한 n형의 Al0 .5In0 .5P를 포함하는 하부 클래드층과, 변형 발광층인 언도핑의 Ga0.42In0.58P 및 배리어층인 언도핑의 (Al0 .53Ga0 .47)0.51In0 .49P가 교대로 적층된 발광부와, Mg를 도핑한 p형의 Al0 .5In0 .5P를 포함하는 상부 클래드층과, 박막의 중간층인 (Al0.6Ga0.4)0.5In0.5P와, 변형 조정층인 Mg 도핑한 p형 GaP를 순차 형성하였다.
또한, 변형 발광층의 단층의 두께를 10㎚, 변형 발광층의 층수를 21층, 배리어층의 두께를 45㎚, 배리어층의 층수를 20층으로 하였다.
실시예 1에서는, 감압 유기 금속 화학 기상 증착 장치(MOCVD 장치)를 이용하여, 직경 76㎜, 두께 350㎛의 GaAs 기판 18매를 동시에 성장시켜서, 에피택셜 웨이퍼를 형성하였다.
Mg의 도핑 원료로서는, 비스시클로펜타디에닐마그네슘(bis-(C5H5)2Mg)을 사용하였다. 또한, Si의 도핑 원료로서는, 디실란(Si2H6)을 사용하였다. 또한, V족 구성 원소의 원료로서는, 포스핀(PH3), 아르신(AsH3)을 사용하였다. 또한, 각 층의 성장 온도로서는, p형 GaP로 이루어지는 변형 조정층은 770℃에서 성장시키고, 그 밖의 각 층에서는 680℃에서 성장시켰다.
GaAs를 포함하는 완충층은, 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 0.5㎛로 하였다. 저저항층은, 캐리어 농도를 약 3×1018cm-3, 층 두께를 약 3㎛로 하였다. 하부 클래드층은, 캐리어 농도를 약 2×1018cm-3, 층 두께를 약 0.5㎛로 하였다. 변형 발광층은, 언도핑이고, 층 두께가 약 10㎚인 Ga0 .42In0 .58P로 하고, 배리어층은 언도핑이고, 층 두께가 약 45㎚인 (Al0 .53Ga0 .47)0.51In0 .49P로 하였다. 또한, 변형 발광층과 배리어층을 교대로 20쌍 적층하였다. 상부 클래드층은, 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.5㎛로 하였다. 중간층은, 캐리어 농도를 약 8×1017cm-3, 층 두께를 약 0.05㎛로 하였다. GaP로 이루어지는 변형 조정층은, 캐리어 농도를 약 3×1018cm-3, 층 두께를 약 9㎛로 하였다.
계속해서, 에피 웨이퍼의 두께를 250㎛로 하기 위해서, GaAs 기판을 깎아서 두께를 조정하였다.
다음에, 진공 증착법에 의해, 에피택셜 성장층을 구성하는 GaP로 이루어지는 변형 조정층의 표면에, 두께 0.2㎛의 AuBe막과, 두께 1㎛의 Au막을 순차적으로 성막하였다. 그 후, 일반적인 포토리소그래피 기술에 의해 형성된 마스크를 통한 에칭에 의해, AuBe막 및 Au막을 패터닝함으로써, 직경 100㎛의 원형의 p형 오믹 전극을 형성하였다. 그 후, 상기 마스크를 제거하였다.
다음에, 진공 증착법에 의해, GaAs 기판의 뒷면에, 0.5㎛의 AuGe/Ni 합금 적층막과, 1㎛의 Au막을 순차 적층하고, 그 후, AuGe/Ni 합금 적층막 및 Au막을 패터닝함으로써, n형 오믹 전극을 형성하였다.
그 후, 450℃에서 10분간 열처리를 행하고 합금화시킴으로써, p형 및 n형 오믹 전극을 저저항화하였다.
다음에, 다이싱 소어를 이용하여, 350㎛ 간격으로 GaAs 기판을 절단하고, 칩화하였다. 다이싱에 의한 파쇄층 및 오염을 황산·과산화수소 혼합액으로 에칭 제거함으로써, 실시예 1의 발광 다이오드를 제작하였다.
상기 제작한 실시예 1의 발광 다이오드 칩을 균등하게 샘플링하고, 마운트 기판 상에 구현되는 발광 다이오드 램프를 각 웨이퍼 17개×18매=306개를 조립하였다.
실시예 1의 발광 다이오드에 대해서, 표면 결함의 유무, 평균 파장의 수치, 피크 발광 파장의 기판 면내의 편차 및 통전 시험 전후의 출력비를 평가하였다. 이들 결과를 표 1에 나타낸다. 또한, 표 1에는, 후술하는 실시예 2~16 및 비교예 1~6의 평가 결과도 나타낸다.
표면 결함의 유무에 대해서는, GaAs 기판을 절단하기 전에 평가하였다. 또한, 표면 결함은 집광 등에 의해 육안 및 광학 현미경으로 검사하였다. 통전 시험은, 발광 다이오드에 100㎃의 전류를 20시간 동안 통전시킨 전후에 대해, 각각 휘도를 측정하고, 그 후, 통전 후의 휘도를 통전 전의 휘도로 나누고, 나눠진 값에 100을 곱한 값(이것이 통전 시험 전후의 출력비(％))으로 수치화하였다.
또한, 상기 피크 발광 파장의 기판 면내의 편차는 3㎚ 이내이면 되고, 또한, 통전 시험 전후의 출력비는 90% 이상이면 된다. 또한, 피크 발광 파장의 기판 면내의 편차는 3㎚ 이하이면 되고, 출력은 3㎽ 이상이면 된다.
표 1에 도시하는 바와 같이, 실시예 1의 발광 다이오드의 경우, 피크 발광 파장이 660.8㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차(최대-최소)가 2.4㎚로 작고, 출력이 3.9㎽이고, 또한 통전 시험 전후의 출력비가 100%인 양호한 결과가 얻어졌다.
(실시예 2)
실시예 2의 발광 다이오드는, 실시예 1의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 언도핑의 Ga0 .36In0 .64P를 형성한 것 이외에는, 실시예 1의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 2의 발광 다이오드의 경우, 피크 발광 파장이 681.5㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.6㎚로 작고, 출력이 3.5㎽이고, 또한 통전 시험 전후의 출력비가 98%인 양호한 결과가 얻어졌다.
(실시예 3)
실시예 3의 발광 다이오드는, 실시예 1의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 언도핑의 Ga0 .35In0 .65P를 형성함과 동시에, 실시예 1의 발광 다이오드에 형성된 배리어층 대신에 언도핑의 (Al0.53Ga0.47)0.54In0.46P를 형성한 것 이외에는, 실시예 1의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 3의 발광 다이오드의 경우, 피크 발광 파장이 685.3㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.5㎚로 작고, 출력이 3.1㎽이고, 또한 통전 시험 전후의 출력비가 98%인 양호한 결과가 얻어졌다.
(실시예 4)
실시예 4의 발광 다이오드는, 실시예 1의 발광 다이오드에 형성된 배리어층 대신에, 두께가 30㎚인 언도핑의 Ga0 .51In0 .49P를 형성한 것 이외에는, 실시예 1의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 4의 발광 다이오드의 경우, 피크 발광 파장이 660.7㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.2㎚로 작고, 출력이 3.6㎽이고, 또한 통전 시험 전후의 출력비가 92%인 양호한 결과가 얻어졌다.
(실시예 5)
실시예 5의 발광 다이오드는, 실시예 4의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 언도핑의 Ga0 .39In0 .61P를 형성한 것 이외에는, 실시예 4의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 5의 발광 다이오드의 경우, 피크 발광 파장이 670.1㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.7㎚로 작고, 출력이 3.8㎽이고, 또한 통전 시험 전후의 출력비가 91%인 양호한 결과가 얻어졌다.
(실시예 6)
실시예 6의 발광 다이오드는, 실시예 4의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 언도핑의 Ga0 .37In0 .63P를 형성함과 동시에, 실시예 4의 발광 다이오드에 형성된 배리어층 대신에 언도핑의 (Al0.53Ga0.47)0.54In0.46P를 형성한 것 이외에는, 실시예 4의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 6의 발광 다이오드의 경우, 피크 발광 파장이 678.0㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.7㎚로 작고, 출력이 3.3㎽이고, 또한 통전 시험 전후의 출력비가 98%인 양호한 결과가 얻어졌다.
(실시예 7)
실시예 7의 발광 다이오드는, 실시예 1의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 두께가 17㎚인 언도핑의 Ga0 .44In0 .56P를 23층 형성함과 동시에, 실시예 1의 발광 다이오드에 형성된 배리어층의 두께를 38㎚, 배리어층의 적층수를 22로 한 것 이외에는, 실시예 1의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 7의 발광 다이오드의 경우, 피크 발광 파장이 661.0㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2㎚로 작고, 출력이 4㎽이고, 또한 통전 시험 전후의 출력비가 98%인 양호한 결과가 얻어졌다.
(실시예 8)
실시예 8의 발광 다이오드는, 실시예 7의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 언도핑의 Ga0 .4In0 .6P를 형성한 것 이외에는, 실시예 7의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 8의 발광 다이오드의 경우, 피크 발광 파장이 673.5㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.1㎚로 작고, 출력이 3.8㎽이고, 또한 통전 시험 전후의 출력비가 97%인 양호한 결과가 얻어졌다.
(실시예 9)
실시예 9의 발광 다이오드는, 실시예 8의 발광 다이오드에 형성된 변형 발광층 대신에, 변형 발광층으로서 언도핑의 Ga0 .38In0 .62P를 형성함과 동시에, 실시예 8의 발광 다이오드에 형성된 배리어층의 두께(단층의 두께)를 50㎚로 형성한 것 이외에는, 실시예 8의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 9의 발광 다이오드의 경우, 피크 발광 파장이 680.3㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.3㎚로 작고, 출력이 3.4㎽이고, 또한 통전 시험 전후의 출력비가 97%인 양호한 결과가 얻어졌다.
(실시예 10)
실시예 10의 발광 다이오드는, 실시예 7의 발광 다이오드에 형성된 배리어층의 두께(단층의 두께)를 35㎚로 형성한 것 이외에는, 실시예 7의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 10의 발광 다이오드의 경우, 피크 발광 파장이 661.2㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2㎚로 작고, 출력이 3.9㎽이고, 또한 통전 시험 전후의 출력비가 98%인 양호한 결과가 얻어졌다.
(실시예 11)
실시예 11의 발광 다이오드는, 실시예 10의 발광 다이오드에 형성된 배리어층의 두께(단층의 두께)를 19㎚로 형성한 것 이외에는, 실시예 10의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 11의 발광 다이오드의 경우, 피크 발광 파장이 660.7㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.1㎚로 작고, 출력이 3.9㎽이고, 또한 통전 시험 전후의 출력비가 90%인 양호한 결과가 얻어졌다.
(실시예 12)
실시예 12의 발광 다이오드는, 실시예 11의 발광 다이오드에 형성된 변형 발광층 대신에 언도핑의 Ga0 .42In0 .58P를 형성한 것 이외에는, 실시예 11의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 12의 발광 다이오드의 경우, 피크 발광 파장이 666.3㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.1㎚로 작고, 출력이 3.8㎽이고, 또한 통전 시험 전후의 출력비가 90%인 양호한 결과가 얻어졌다.
(실시예 13)
실시예 13의 발광 다이오드는, 실시예 4의 발광 다이오드에 형성된 변형 발광층 대신에, 두께가 25㎚인 언도핑의 Ga0 .45In0 .55P를 형성한 것 이외에는, 실시예 4의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 13의 발광 다이오드의 경우, 피크 발광 파장이 655.8㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.2㎚로 작고, 출력이 3.9㎽이고, 또한 통전 시험 전후의 출력비가 98%인 양호한 결과가 얻어졌다.
(실시예 14)
실시예 14의 발광 다이오드는, 실시예 13의 발광 다이오드에 형성된 변형 발광층의 두께를 30㎚로 함과 동시에, 배리어층의 두께를 50㎚로 한 것 이외에는, 실시예 13의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 14의 발광 다이오드의 경우, 피크 발광 파장이 665.0㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.2㎚로 작고, 출력이 3.9㎽이고, 또한 통전 시험 전후의 출력비가 97%인 양호한 결과가 얻어졌다.
(실시예 15)
실시예 15의 발광 다이오드는, 실시예 14의 발광 다이오드에 형성된 변형 발광층의 두께를 38㎚로 한 것 이외에는, 실시예 14의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 15의 발광 다이오드의 경우, 피크 발광 파장이 671.5㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2㎚로 작고, 출력이 3.8㎽이고, 또한 통전 시험 전후의 출력비가 97%인 양호한 결과가 얻어졌다.
(실시예 16)
실시예 16의 발광 다이오드는, 실시예 9의 발광 다이오드에 형성된 변형 발광층 대신에, (Al0 .1Ga0 .9)0.38In0 .62P를 형성한 것 이외에는, 실시예 9의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 실시예 16의 발광 다이오드의 경우, 660.5㎚의 피크 발광 파장에서, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.4㎚로 작고, 출력이 3.6㎽이고, 또한 통전 시험 전후의 출력비가 97%인 양호한 결과가 얻어졌다.
(비교예 1)
비교예 1의 발광 다이오드는, 실시예 9의 발광 다이오드에 형성된 배리어층의 두께를 55㎚로 한 것 이외에는, 실시예 9의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 비교예 1의 발광 다이오드의 경우, 피크 발광 파장이 679.8㎚이고, 표면 결함이 없고, 기판 면내의 피크 발광 파장의 편차가 2.4㎚로 작고, 또한 통전 시험 전후의 출력비가 95%인 결과가 얻어졌다.
그러나, 출력은, 3.0㎽보다도 낮은 2.2㎽이었다. 이것은, 배리어층의 두께가 35~50㎚의 범위를 초과하고 있었기 때문(바꿔 말하면, 배리어층의 두께가 지나치게 두꺼웠기 때문)이라고 생각된다.
(비교예 2)
비교예 2의 발광 다이오드는, 실시예 3의 발광 다이오드에 형성된 배리어층 대신에, 언도핑의 (Al0.53Ga0.47)0.5In0.5P(배리어층에 거의 변형이 생기지 않는 조성)를 형성한 것 이외에는, 실시예 3의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 비교예 2의 발광 다이오드의 경우, 피크 발광 파장이 685㎚이고, 표면 결함이 존재하고, 기판 면내의 피크 발광 파장의 편차가 3.6㎚로 크고, 출력이 1.5㎽로 낮고, 또한 통전 시험 전후의 출력비가 78%인 낮은 결과가 얻어졌다.
바꿔 말하면, 표면 결함 검사, 기판 면내의 피크 발광 파장의 편차, 출력 및 통전 시험 전후의 출력비에 있어서, 나쁜 결과가 얻어졌다. 이것은, 배리어층의 조성식 (AlXGa1 -X)YIn1 - YP의 Y가 0.51≤Y≤0.54의 범위 밖이었기 때문(구체적으로는, 배리어층에 거의 변형이 생기지 않았기 때문)이라고 생각된다.
(비교예 3)
비교예 3의 발광 다이오드는, 비교예 2의 발광 다이오드에 형성된 변형 발광층 대신에, 언도핑의 Ga0 .34In0 .66P를 형성함과 동시에, 비교예 2의 발광 다이오드에 형성된 배리어층 대신에, 언도핑의 (Al0 .53Ga0 .47)0.55In0 .45P를 형성한 것 이외에는, 비교예 2의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 비교예 3의 발광 다이오드의 경우, 피크 발광 파장이 688.5㎚이고, 표면 결함이 존재하고, 기판 면내의 피크 발광 파장의 편차가 3.8㎚로 크고, 출력이 1.4㎽로 낮고, 또한 통전 시험 전후의 출력비가 81%인 낮은 결과가 얻어졌다.
바꿔 말하면, 표면 결함 검사, 기판 면내의 피크 발광 파장의 편차, 출력 및 통전 시험 전후의 출력비에 있어서, 나쁜 결과가 얻어졌다. 이것은, 배리어층의 조성식 (AlXGa1 -X)YIn1 - YP의 Y가 0.51≤Y≤0.54의 범위 밖이었기 때문이라고 생각된다.
(비교예 4)
비교예 4의 발광 다이오드는, 실시예 6의 발광 다이오드에 형성된 배리어층 대신에, 언도핑의 (Al0.53Ga0.47)0.5In0.5P(배리어층에 거의 변형이 생기지 않는 조성)를 형성한 것 이외에는, 실시예 6의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 비교예 4의 발광 다이오드의 경우, 피크 발광 파장이 677.7㎚이고, 표면 결함이 존재하고, 기판 면내의 피크 발광 파장의 편차가 3.9㎚로 크고, 출력이 1.3㎽로 낮고, 또한 통전 시험 전후의 출력비가 75%인 낮은 결과가 얻어졌다.
바꿔 말하면, 표면 결함 검사, 기판 면내의 피크 발광 파장의 편차, 출력 및 통전 시험 전후의 출력비에 있어서, 나쁜 결과가 얻어졌다. 이것은, 배리어층의 조성식 (AlXGa1 -X)YIn1 - YP의 Y가 0.51≤Y≤0.54의 범위 밖이었기 때문이라고 생각된다.
(비교예 5)
비교예 5의 발광 다이오드는, 실시예 16의 발광 다이오드에 형성된 변형 발광층 대신에, 언도핑의 Ga0 .41In0 .59P를 형성함과 동시에, 실시예 16의 발광 다이오드에 형성된 배리어층 대신에, 두께가 19㎚인 언도핑의 (Al0 .53Ga0 .47)0.5In0 .5P를 형성한 것 이외에는, 실시예 16의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 비교예 5의 발광 다이오드의 경우, 피크 발광 파장이 669.8㎚이고, 표면 결함이 존재하고, 기판 면내의 피크 발광 파장의 편차가 3.3㎚로 크고, 출력이 1.3㎽로 낮고, 또한 통전 시험 전후의 출력비가 70%인 낮은 결과가 얻어졌다.
바꿔 말하면, 표면 결함 검사, 기판 면내의 피크 발광 파장의 편차, 출력 및 통전 시험 전후의 출력비에 있어서, 나쁜 결과가 얻어졌다. 이것은, 배리어층의 조성식 (AlXGa1 -X)YIn1 - YP의 Y가 0.51≤Y≤0.54의 범위 밖이었기 때문이라고 생각된다.
(비교예 6)
비교예 6의 발광 다이오드는, 실시예 15의 발광 다이오드에 형성된 변형 발광층의 두께를 40㎚로 함과 동시에, 실시예 15의 발광 다이오드에 형성된 배리어층 대신에, 언도핑의 (Al0 .53Ga0 .47)0.5In0 .5P를 형성한 것 이외에는, 실시예 15의 발광 다이오드와 동일하게 형성하였다.
표 1에 도시하는 바와 같이, 비교예 6의 발광 다이오드의 경우, 피크 발광 파장이 672.2㎚이고, 표면 결함이 존재하고, 기판 면내의 피크 발광 파장의 편차가 3.1㎚로 크고, 출력이 1.1㎽로 낮고, 또한 통전 시험 전후의 출력비가 72%인 낮은 결과가 얻어졌다.
바꿔 말하면, 표면 결함 검사, 기판 면내의 피크 발광 파장의 편차, 출력 및 통전 시험 전후의 출력비에 있어서, 나쁜 결과가 얻어졌다. 이것은, 배리어층의 조성식 (AlXGa1 -X)YIn1 - YP의 Y가 0.51≤Y≤0.54의 범위 밖이었기 때문이라고 생각된다.
이상, 상기 실시예 1~16 및 비교예 1~6의 평가 결과로부터, 발광부의 구성을, 변형 발광층과 배리어층을 교대로 적층한 적층 구조로 하고, 또한 배리어층의 조성식을 (Al0 .53Ga0 .47)YIn1 - YP(0.51≤Y≤0.54)로 함으로써, 655.8~685.3㎚의 피크 발광 파장을 실현할 수 있다는 것을 확인할 수 있었다.
또한, 발광부의 구성을, 변형 발광층과 배리어층을 교대로 적층한 적층 구조로 하고, 또한 배리어층의 조성식을 (Al0 .53Ga0 .47)YIn1 - YP(0.51≤Y≤0.54)로 함과 동시에, 배리어층(8)의 두께를 35~50㎚의 범위 내로 설정함으로써, 변형 발광층의 피크 발광 파장을 660.5~685.3㎚로 할 수 있으면서, 에피 웨이퍼(발광 다이오드용 에피택셜 웨이퍼)에 제조되는 LED의 신뢰성을 향상시킬 수 있다는 것을 확인할 수 있었다.
Figure 112013008491730-pct00001
<산업상의 이용 가능성>
본 발명의 발광 다이오드는 AlGaInP를 포함하는 발광층에 있어서, 발광 파장이 655㎚ 이상인 장파장에서 고효율의 발광을 달성하고, 균일성이 우수하고 생산성이 높은 발광 다이오드용 에피 웨이퍼이다. 본 발명은, 식물 육성 용도나, 디스플레이, 통신, 센서용 광원 등, 종래 AlGaAs계의 LED에서는 출력 부족으로 대응할 수 없었던 각종 용도에 이용할 수 있다.
1 : GaAs 기판
2 : 발광부
3 : 변형 조정층
4 : 완충층
5 : 하부 클래드층
6 : 상부 클래드층
7 : 변형 발광층
8 : 배리어층
9A, 9B : 오믹 전극
10 : 발광 다이오드용 에피택셜 웨이퍼(에피 웨이퍼)
20 : 발광 다이오드

Claims (16)

  1. GaAs 기판과, 상기 GaAs 기판 상에 설치된 pn 접합형의 발광부를 구비하고,
    상기 발광부는, 변형 발광층과 배리어층이 교대로 적층된 적층 구조로 되어 있고,
    상기 배리어층의 조성식이 (AlXGa1-X)YIn1-YP(0.3≤X≤0.7, 0.51≤Y≤0.54)이고,
    상기 변형 발광층이 8~40층 포함되어 있으며, 조성식이 (AlXGa1-X)YIn1-YP(0≤X≤0.1, 0.35≤Y≤0.46)이고, 두께가 10~38㎚의 범위이며,
    상기 배리어층의 두께가 35~50㎚이고, 또한 상기 변형 발광층보다도 두꺼우며,
    상기 발광부 상에, 발광 파장에 대하여 투명함과 동시에 상기 GaAs 기판의 격자 상수보다도 작은 격자 상수를 갖는 변형 조정층을 형성하고, 또한,
    상기 변형 조정층의 두께가 3~20㎛의 범위이고, 상기 변형 조정층이 상기 발광부 상의 전체에 균일한 두께로 형성되는 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서, 상기 변형 조정층의 조성식이 (AlXGa1-X)YIn1-YP(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  7. 제1항에 있어서, 상기 변형 조정층의 조성식이 AlXGa1-XAs1-YPY(0≤X≤1, 0.6≤Y≤1)인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  8. 제1항에 있어서, 상기 변형 조정층이 GaP층인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  9. 삭제
  10. 삭제
  11. 제1항에 있어서, 상기 발광부의 상면 및 하면의 한쪽 또는 양쪽에 클래드층을 구비하고, 상기 클래드층의 조성식이 (AlXGa1 -X)YIn1 - YP(0.5≤X≤1.0, 0.48≤Y≤0.52)인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  12. 제1항에 있어서, 상기 GaAs 기판의 면방위의 범위가 (100)방향으로부터 (0-1-1)방향으로 15° 오프 ±5°인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  13. 제1항에 있어서, 상기 GaAs 기판의 직경이 75㎜ 이상인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  14. 제12항에 있어서, 휨량이 200㎛ 이하인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  15. 제1항, 제6항 내지 제8항, 제11항 및 제14항 중 어느 한 항에 있어서, 식물 육성의 광합성의 촉진에 사용하는 발광 다이오드용 에피택셜 웨이퍼이며, 상기 변형 발광층의 피크 발광 파장이 655~685㎚의 범위인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
  16. 제15항에 있어서, 상기 변형 발광층의 발광 파장 700㎚에 대한 발광 강도가 상기 피크 발광 파장에 대한 발광 강도의 10% 미만인 것을 특징으로 하는 발광 다이오드용 에피택셜 웨이퍼.
KR1020137002402A 2010-07-06 2011-07-04 발광 다이오드용 에피택셜 웨이퍼 KR101560952B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010154202A JP5684501B2 (ja) 2010-07-06 2010-07-06 発光ダイオード用エピタキシャルウェーハ
JPJP-P-2010-154202 2010-07-06
PCT/JP2011/065284 WO2012005215A1 (ja) 2010-07-06 2011-07-04 発光ダイオード用エピタキシャルウェーハ

Publications (2)

Publication Number Publication Date
KR20130023385A KR20130023385A (ko) 2013-03-07
KR101560952B1 true KR101560952B1 (ko) 2015-10-15

Family

ID=45441194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002402A KR101560952B1 (ko) 2010-07-06 2011-07-04 발광 다이오드용 에피택셜 웨이퍼

Country Status (7)

Country Link
US (1) US9627578B2 (ko)
EP (1) EP2592665A1 (ko)
JP (1) JP5684501B2 (ko)
KR (1) KR101560952B1 (ko)
CN (1) CN102971871A (ko)
TW (1) TWI484661B (ko)
WO (1) WO2012005215A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018840A (ja) * 2013-07-08 2015-01-29 株式会社東芝 半導体発光素子
JP2016207869A (ja) * 2015-04-23 2016-12-08 信越半導体株式会社 エピタキシャルウェーハ及び発光ダイオード
CN106299051A (zh) * 2016-08-05 2017-01-04 华灿光电（浙江）有限公司 一种发光二极管外延片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111053A (ja) * 2000-10-02 2002-04-12 Sharp Corp 半導体発光素子
JP2004165486A (ja) * 2002-11-14 2004-06-10 Hitachi Cable Ltd 半導体レーザダイオード
JP2007019262A (ja) * 2005-07-07 2007-01-25 Toshiba Discrete Technology Kk 半導体発光素子及び半導体発光素子の製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6486569A (en) 1986-07-16 1989-03-31 Tokuzo Sukegawa Light emitting element material
JP3290672B2 (ja) 1990-08-20 2002-06-10 株式会社東芝 半導体発光ダイオード
US5008718A (en) 1989-12-18 1991-04-16 Fletcher Robert M Light-emitting diode with an electrically conductive window
JPH04273173A (ja) 1991-02-27 1992-09-29 Toshiba Corp 半導体装置とその製造方法
JP3129779B2 (ja) 1991-08-30 2001-01-31 株式会社東芝 半導体レーザ装置
JP3373561B2 (ja) 1992-09-30 2003-02-04 株式会社東芝 発光ダイオード
JPH0794781A (ja) 1993-09-24 1995-04-07 Toshiba Corp 面発光型半導体発光ダイオード
JP3373975B2 (ja) * 1995-05-24 2003-02-04 三洋電機株式会社 半導体発光素子
JPH0937648A (ja) 1995-07-28 1997-02-10 Mitsubishi Chem Corp 光半導体を光源とした植物栽培方法
JPH09106946A (ja) 1995-10-11 1997-04-22 Mitsubishi Electric Corp 半導体装置，及び半導体レーザ，並びに高電子移動度トランジスタ装置
JPH09246654A (ja) 1996-03-01 1997-09-19 Mitsubishi Electric Corp 半導体レーザ装置
US6107648A (en) 1997-03-13 2000-08-22 Rohm Co., Ltd. Semiconductor light emitting device having a structure which relieves lattice mismatch
JPH1187764A (ja) 1997-09-01 1999-03-30 Sony Corp 半導体発光装置とその製造方法
JP4015251B2 (ja) * 1998-01-08 2007-11-28 浜松ホトニクス株式会社 イネの栽培方法
JP3660144B2 (ja) 1998-11-12 2005-06-15 シャープ株式会社 半導体発光素子
JP2000164931A (ja) 1998-11-27 2000-06-16 Sumitomo Electric Ind Ltd 白色光源
GB2344458B (en) 1998-12-02 2000-12-27 Arima Optoelectronics Corp Light-emitting diodes
DE60042187D1 (de) * 1999-06-09 2009-06-25 Toshiba Kawasaki Kk Bond-typ Halbleitersubstrat, lichtemittierendes Halbleiterbauelement und Herstellungsverfahren
GB2353899A (en) 1999-09-01 2001-03-07 Sharp Kk A quantum well semiconductor device with strained barrier layer
JP2001274454A (ja) 2000-03-24 2001-10-05 Dowa Mining Co Ltd 発光ダイオード及びその製造方法
JP2002027831A (ja) 2000-05-11 2002-01-29 Kansai Tlo Kk 植物育成用ｌｅｄ光源
JP2002353501A (ja) 2001-05-21 2002-12-06 Shurai Kagi Kofun Yugenkoshi オフカット底材上の半導体発光ダイオード
JP4038136B2 (ja) 2003-01-13 2008-01-23 シーシーエス株式会社 パワーｌｅｄを利用したスポット照明装置
JP2005129825A (ja) 2003-10-27 2005-05-19 Sumitomo Chemical Co Ltd 化合物半導体基板の製造方法
EP1574126A1 (en) 2004-03-12 2005-09-14 C.R.F. Società Consortile per Azioni Integrated system for the irradiation of photosynthetic organism, in particular plants, with multichromatic light
JP4483615B2 (ja) 2004-06-03 2010-06-16 日立電線株式会社 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
JP2008021717A (ja) * 2006-07-11 2008-01-31 Sharp Corp 半導体製造方法および半導体レーザ素子製造方法
DE102006035627A1 (de) * 2006-07-31 2008-02-07 Osram Opto Semiconductors Gmbh LED-Halbleiterkörper
JP4710764B2 (ja) * 2006-08-31 2011-06-29 日立電線株式会社 半導体発光素子
JP2008192790A (ja) 2007-02-05 2008-08-21 Showa Denko Kk 発光ダイオード
JP2009032738A (ja) * 2007-07-24 2009-02-12 Sharp Corp 半導体発光素子
US8921826B2 (en) 2007-11-27 2014-12-30 Technion Research & Development Foundation Limited Light source based on simultaneous two-photon emission
JP5018433B2 (ja) 2007-11-30 2012-09-05 日立電線株式会社 半導体発光素子用エピタキシャルウェハ及び半導体発光素子
US20090146163A1 (en) * 2007-12-05 2009-06-11 Cheng Hsiang-Ping High brightness light emitting diode structure
JP5906001B2 (ja) * 2009-03-10 2016-04-20 昭和電工株式会社 発光ダイオード用エピタキシャルウェーハ
JP5557649B2 (ja) * 2010-01-25 2014-07-23 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002111053A (ja) * 2000-10-02 2002-04-12 Sharp Corp 半導体発光素子
JP2004165486A (ja) * 2002-11-14 2004-06-10 Hitachi Cable Ltd 半導体レーザダイオード
JP2007019262A (ja) * 2005-07-07 2007-01-25 Toshiba Discrete Technology Kk 半導体発光素子及び半導体発光素子の製造方法

Also Published As

Publication number Publication date
CN102971871A (zh) 2013-03-13
EP2592665A1 (en) 2013-05-15
WO2012005215A1 (ja) 2012-01-12
TW201210069A (en) 2012-03-01
US9627578B2 (en) 2017-04-18
KR20130023385A (ko) 2013-03-07
US20130092901A1 (en) 2013-04-18
TWI484661B (zh) 2015-05-11
JP2012018986A (ja) 2012-01-26
JP5684501B2 (ja) 2015-03-11

Similar Documents

Publication Publication Date Title
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
JP6573076B2 (ja) 紫外線発光素子
KR101419105B1 (ko) 발광 다이오드, 발광 다이오드 램프 및 조명 장치
US8643023B2 (en) Light emitting diode, light emitting diode lamp, and lighting apparatus
WO2006126516A1 (ja) 窒化物半導体発光素子
JP2012109436A (ja) 発光ダイオード
JP5906001B2 (ja) 発光ダイオード用エピタキシャルウェーハ
JP5873260B2 (ja) Ｉｉｉ族窒化物積層体の製造方法
JP2000286451A (ja) 窒化物半導体素子
KR101560952B1 (ko) 발광 다이오드용 에피택셜 웨이퍼
WO2012117795A1 (ja) 発光ダイオード
JPH10144960A (ja) ｐ型窒化物半導体の製造方法及び窒化物半導体素子
JP2011192821A (ja) 発光ダイオード
JP2003008058A (ja) ＡｌＧａＩｎＰエピタキシャルウエーハ及びそれを製造する方法並びにそれを用いた半導体発光素子
CN112802869A (zh) 单片集成氮化物发光波长可调节的白光led及制备方法
JP2011082248A (ja) 半導体発光素子及びその製造方法、並びにランプ
TWI672827B (zh) 磊晶晶圓以及發光二極體
JP4594993B2 (ja) 半導体発光素子及びその製造方法
JP2022167231A (ja) 紫外半導体発光素子
JP2004221356A (ja) 発光ダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20141017

Effective date: 20150824

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 5