KR20060017804A - 마스크를 통한 측면 성장에 의한 질화 갈륨 기판의 제조방법 및 에에 의해 제조된 장치 - Google Patents

마스크를 통한 측면 성장에 의한 질화 갈륨 기판의 제조방법 및 에에 의해 제조된 장치 Download PDF

Info

Publication number
KR20060017804A
KR20060017804A KR1020057022253A KR20057022253A KR20060017804A KR 20060017804 A KR20060017804 A KR 20060017804A KR 1020057022253 A KR1020057022253 A KR 1020057022253A KR 20057022253 A KR20057022253 A KR 20057022253A KR 20060017804 A KR20060017804 A KR 20060017804A
Authority
KR
South Korea
Prior art keywords
gallium nitride
layer
gan
epitaxial
growth
Prior art date
Application number
KR1020057022253A
Other languages
English (en)
Other versions
KR101170889B1 (ko
Inventor
베르나르 보몽
장-피에르 포리
피에르 쥐바르
Original Assignee
뤼미로그
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 뤼미로그 filed Critical 뤼미로그
Publication of KR20060017804A publication Critical patent/KR20060017804A/ko
Application granted granted Critical
Publication of KR101170889B1 publication Critical patent/KR101170889B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0213—Sapphire, quartz or diamond based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320225—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

질화 갈륨 기판들은 다중 단계를 이용하여 에피택셜 측면 성장에 의해 성장된다. 개구 영역을 갖는 마스크 기판에서, 선택적인 성장은 대부분의 스레딩 디스로케이션이 90°로 구부러진 제1 삼각형 스트라이프를 생성한다. 제2 단계에서, 성장 조건이 변화되어 측면 성장률을 증가시키고 평평한(0001) 면을 생성한다. 이 단계에서, 표면의 디스로케이션의 밀도는 5 x 107cm2보다 작다. 디스로케이션은 우선 서로 핀치 오프된 2개의 측면으로 성장된 면 사이의 융합 영역에 위치한다. 디스로케이션 밀도를 더 감소시키기 위해 제2 마스킹 단계가 상기 제1개구 위에 바로 위치하는 개구를 가지고 얻어진다. 융합 영역의 스레딩 디스로케이션(TD)은 정상 층에서 진행되지 않는다. 그러므로, 디스로케이션의 밀도는 전체 표면에 걸쳐서 <1 x 107cm 이하로 낮아진다.

Description

마스크를 통한 측면 성장에 의한 질화 갈륨 기판의 제조 방법 및 에에 의해 제조된 장치{Manufacturing Gallium Nitride substrates by lateral overgrowth through masks and devices fabricated thereof}
본 발명은 효율적인 장치 구조에서 뒤이은 성장에 적합한 고품질 질화 갈륨 웨이퍼와 그 제조 방법에 관한 것이다.
실온에서 동작하는 GaInN MQW cw에 근거하는 Blue-Violet laser diodes(LDs)는 지난 1995에 소개되었다. 활성 구조가 Metal Organic Vapour Phase Epitaxy(Jpn.J. Appl. Phys, 35, L74(1996))에 의해 사파이어 위에 성장되었다. 그러나, 108과 109cm-2 사이의, GaN/사파이어 기판에서의 TD(threading dislocation;스레딩 디스로케이션) 밀도를 가지는 이들 제1의 LD들은 성능 저하를 겪고 있다. LD 구조의 조립에 사용된 GaN 웨이퍼에서 디스로케이션의 밀도가 107cm-2 이하가 될 때, 이들 블루-바이올렛 레이저 다이오드들의 동작 수명은 10000 시간에 달한다. 이들 낮은 디스로케이션 밀도는 ELO(Epitaxial Lateral Overgrowth) 기술을 이용하여 실제로 얻어진다. ELO 기술은 다음과 같이 서술될 수 있다: 먼저, 수 ㎛ 두께의 GaN층이 사파이어 또는 6H-SiC위에 성장된다. 다음 유전체(SiO2 또는 SiN) 마스크가 CVD 또는 PECVD와 같은 확립된 기술을 이용하여 증착된다. 표준 사진식각 기술을 이용하여, 윈도우 영역에 의해 분리된, 한 세트의 평행 스트라이프가 마스크위에 개설된다. 초기 재성장동안, MOVPE(T.S.Zheleva, O.-H. Nam, M.D.Bremser,R.F.Davis,Appl.Phys., 71 2472(1997)) 또는 HVPE[A.Sakai H.Sunakawa, and A.Usui, Appl. Phys.Lett.71, 2259(1997).] 또는 승화 성장 (S.Kurai, K.Nishino, S.Sakai Jpn. J. Appl. Phys., 36, L84(1997))에서, 선택적인 영역 에피택시가 얻어진다. 이것은 뒤이은 성장이 유전체 마스크위에서 어떠한 핵형성 없이 윈도우에서 개시되는 것을 의미한다. 적정한 조건하에서 그리고 일단 GaN 성장막이 스트라이프에서 마스크 레벨에 달하면, 마스크에 대한 측면 에피택셜 성장이 시작되고, 결국 완전 융합되어 장치 제조에 적합한 평탄면으로 된다. 기본 아이디어는, 이 기술이 결함의 필터링으로 된다: 윈도우 위에, 밑에 놓여진 GaN 템플릿의 미세구조가 재생산되는 반면, (마스크위의) 측면 성장된 물질이 결점이 없다는 것을 의미한다. 측면 성장은 TD없는 수직 깍은면으로부터 진행하기 때문에, 마스크된 영역은 템플릿으로부터 생기는 스레딩 디스로케이션의 진행을 중지시킨다.
현재, 2개의 주요 ELO 기술이 존재한다: 보다 간단한 것은 스트라이프 개구에서의 단일 성장 단계를 포함한다. 이 1-단계-ELO(1S-ELO)에서, 개구에서의 성장은 GaN 템플릿 하부(일치하는 부분)과 일치하여 유지되는 반면, 마스크위의 GaN은 측면(윙)으로 연장된다(도 2). 이 방법에서, 그러나, 표면의 일부는 매우 결함이 있는채 유지된다(개구 위의 일치하는 부분 및 융합 경계). 이것은 장치 구조가 층 위의 템플릿의 좋은 부분에서 제조되어야 하기 때문에, ELO에서 LD의 기술을 또한 복잡하게 만들며 수율이 낮게 된다.
역으로, 2단계-ELO(2S-ELO) 처리에서(도 3), 제1 단계의 성장 조건은 삼각형 스트라이프를 얻도록 감시된다. 이 기술은 일 예로 US6325850에 잘 서술되어 있다. 이들 스트라이프의 내부에서, 템플릿으로부터 생긴 스레딩 디스로케이션들은, 경사진 측면과 만났을 때, 90°정도 구부러진다. 제2 단계에서, 완전 융합을 얻도록 성장 조건은 변경된다. 이 2단계-ELO 기술에서, 융합경계만이 결함이 있다. 2S-ELO 기술에서, TD 밀도는 약 107cm-2 정도로 감소된다. 실제로, 90°에서 디스로케이션의 구부러짐은, 2S-ELO에서 마스크에 의한 간단한 차단 이상으로 TD 밀도를 감소시키는 주요 특징이다. 디스로케이션이 {11-22} 측면을 만날 때, 그 라인은 2종류의 힘을 받고, 하나는 그 라인을 표면에 수직으로 유지하도록 동작하는 반면, 두번째는 디스로케이션을 Burgers 벡터와 정렬하도록 동작하는 것이다.
본 발명은 TD 밀도가 전체 표면에 걸쳐서 저하됨으로써 LD 조립에 적합하게 하는 GaN 기판의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명에 따르면, 기판은 개구 영역이 형성되어 있는 마스크를 포함한다. 성장은 마스크 층을 거쳐서 선택적으로 발생된다. 마스크층 및 선택적인 성장층은 2개 이상의 층에 교대로 증착된다. 뒤이은 마스크들이 서로의 위에 정확히 평행하게 놓여진다.
이 방법에서, 2단계-ELO 기술이 사용된다(2S-ELO는 US6325850에 서술되어 있다). 이 처리는 남아 있는 디스로케이션이 융합 경계에 위치하는 층을 마스크 영역의 중앙에 생성한다. 제2 마스크는 제1 마스크의 바로 위에 위치하고, 이들 남아 있는 디스로케이션의 진행을 방지한다. 제2 마스크가 제1 마스크에 대해서 오프셋되어야 하는 US 6051849, 데이비스 등, 1999, WO 99/44224, 데이비스 등, 1999, US 6111277, 이케다, 2000, US6015979, 스기아라 등, 2000, US2001/0003019A1에 기술되어 있는 처리에 대해서 역으로, 본 발명에서는, 2개의 마스크가 융합 경계에서 TD의 진행을 중지하도록 각각의 바로 위에 있어야 한다.
본 발명은
- 기판에 GaN층을 증착시키는 단계,
- 패턴을 형성하는 복수의 제1 개구를 갖는 제1 마스크를 증착시키는 단계,
- 에피택셜 조건하에서 상기 마스크에 질화 갈륨 층을 제1 재성장시키는 단계,
- 질화 갈륨 피쳐의 증착 및 상기 피쳐의 이방성 및 측면 성장을 유도하도록 수직 성장에 대해서 측면 성장의 인핸서로서 도핑제로 질화 갈륨을 제2 재성장시키는 단계,
- 상기 제1 마스크의 정확히 위에서 제1 개구와 동일한 패턴을 형성하고, 제1 개구의 패턴의 피치가 제2 개구의 피치와 정확히 동일하거나 또는 2배인 것을 제공하는, 복수의 제2 개구를 갖는 제2 마스크를 증착시키는 단계,
- 에피택셜 조건하에서 제2 마스크에 질화 갈륨 층을 제3 재성장시키는 단계, 및
- 질화 갈륨 피쳐의 증착 및 상기 피쳐의 이방성 및 측면 성장을 유도하도록 수직 성장에 대해서 측면 성장의 인핸서로서 도핑제로 질화 갈륨의 제4 재성장시키는 단계를 포함하는, GaN(질화 갈륨)의 에피택셜층을 생성하는 방법에 관한다.
측면 성장을 촉진하기 위해 제2 및 제4 재성장 동안 온도가 상승될 수 있다. 제2 및 제 4재성장 동안의 측면 성장의 증가는 갈륨 소스에 대한 암모니아의 부분 압력 비를 증가시키거나 제2 및 제 4재성장 동안 압력을 낮춤으로써 행해질 수 있다.
개구는 다른 유형, 예를 들면,다각형, 특히 육각형, 감각형 중에서 선택될 수 있는 스트라이프 또는 점 개구이거나 이러한 개구들의 조합일 수 있다. 또는 이러한 복수의 개구 패턴들의 각각은 기판의 표면에 거의 평행한 평면에서 한 방향으로 배열된 패턴 요소로 형태를 취할 수 있다. 바람직하게, 주기적인 패턴은 [10-10]방향을 따른다
피치 즉, 다시 말해서 패턴의 주기는 단일 또는 이차원일 수 있다. 본 발명에 적합한 각종 가능한 패턴들의 예들이 도 11에 모여져 있다(실시예 7참조).
복수의 패턴들중 하나의 패턴 요소들의 피치 및 복수의 패턴들중 다른 하나의 패턴 요소들의 피치는 서로 다를 수 있지만, 특별한 경우에는 상기 복수의 패턴들은 서로 평행하게 남아 있다.
개구들이 스트라이프 형상일 때, 그들은 일반적으로 10㎛ 이하의 폭을 가진다.
기판의, 또는 기판의 전체 영역에 대한 질화 갈륨의 노출 비율(즉 전체 개구 영역)은 5~80% 사이이고, 바람직하게는 5~50%사이이다.
유전층은 바람직하게 SixNy 타입 바람직하게는 Si3N4이다. SiO2도 또한 사용될 수 있지만, 다른 주지의 유전체도 또한 사용될 수 있다.
본 발명의 방법에 따르는 제2 및 제 4재성장에서 사용된 도핑제는 마그네슘, 안티몬 또는 비스무트 중에서 선택된다.
본 발명에 따르는 방법의 제2 및 제 4재성장은 MOVPE(Metal Organic Vapour Phase Epitaxy), 또는 HVPE(Halide Vapour Phase Epitaxy) 또는 CSVT(Close Space Vapour phase Transport) 또는 상기 언급된 성장 방법중 2개의 결합에 의해 실행된다.
GaN 정상층(10)은 비의도적으로 도핑되거나, 또는 n형 또는 p형일 수 있다. n 및 p형 도핑은, n 도핑에 대해서 실리콘 또는 산소, p도핑에 대해서 마그네슘과 같이 기상으로 도핑 불순물을 적절히 도입하여 얻어진다.
바람직한 변형에 따르면, 본 발명의 방법 요지에 따라서 계속되는 단계가 한번 이상 반복될 수 있고, TD 밀도를 더 감소시킨다.
또한, 본 발명은, 본 발명의 범위 내에 포함되는 방법에 의해 얻어질 수 있는 에피택셜 질화 갈륨 층에 관계한다. 바람직하게 상기 에피택셜 질화 갈륨 층은 1㎛~ 1000㎛ 사이의 두께를 가지고 그들 기판으로부터 선택적으로 분리된다.
또한, 본 발명은 10~ 1000㎛ 사이의 두께를 가지는 것을 특징으로 하는 본 발명의 범위 내에 포함된 처리에 의해 얻어질 수 있는 기판으로 부터 분리된 GaN 프리 스탠딩 결정 뿐만 아니라, 본 발명에 따르는 방법에 의해 얻어진 GaN 에피택셜층을 HVPE 또는 CSVT에 의해 두껍게 함으로써 얻어진 두꺼운 프리 스탠딩 GaN에 관한 것이다.
또한, 본 발명은 상기 서술된 것같이 질화 갈륨의 에피택셜층으로 조립된 것을 특징으로 하는 광전 소자, 특히, 레이저 다이오드에 관한 것이다.
본 발명에 따르는 방법의 여러 가지 실시예 들을 도면 및 예들과 관련하여 설명한다.
도 1에서, 원시 기판에의 질화 실리콘의 증착, 저온 GaN 버퍼층의 증착, 및 최종 성장 온도에서 이 버퍼층의 어닐링에 기인하는 아일랜드 형성을 나타내고(a), 완전 융합전의 성장층으로서, 성장이 [10-10] 방향에 따라서 측면 확장에 의해 발생되는 것을 나타낸다(b).
도 2는 각종 논문에 기술된 것같이 표준 1단계-ELO(1S-ELO)에 의해 성장된 GaN의 [1-100]방향에 수직한 개략 단면도이다.
도 3은 본 발명에서 시작층으로서 2단계-ELO(2S-ELO)처리에 의해 성장된 GaN성장의 개략 단면도이다.
도 4는 MOVPE에서 2단계 방법에 의해 우선 성장되고, 그리고 제1 마스크 세트의 레지스트리에서 바로 마스크 패턴에 성장된 GaN의 개략 단면도이다. 제2 재성장은 또한 2단계 처리이다. 좌측 최하단부는 2단계-ELO에 따라서 성장된 GaN의 TEM 이미지에 대응한다.
도 5는 수 ㎛의 GaN 성장후 제2 마스크가 놓여진 본 발명의 다른 도시예이다. 융합 경계에서 이 경우 TD가 발산하므로, 제2 마스크는 융합 경계로부터 TD를 중지하고, 제1 ELO의 정점(apex)으로부터 TD를 구부리는데 효과적이다.
도 6은 이 방법의 변경으로, 제2 마스크가 제1 ELO의 완전 융합전에 증착됨으로써 제어가능한 형상의 보이드를 생성한다(보이드 엔지니어링).
도 7은 적당한 높이의 보이드를 생서하기 위해 매스 트랜스포트하에서 트렌치가 그루브된 ELO의 전개를 나타낸다.
도 8은 제2 마스크의 피치가 제1 마스크의 피치의 정확히 2배인 일 예를 개략적으로 나타낸다. 이로 인해 더 넓은 무결점 스트라이프가 가능하다.
도 9에서, 성장이 HVPE에 의해 실행되고, 제1 마스크 세트와 정확하게 일치한 마스크 패턴으로 성장이 얻어진다. 또한, 제2 재성장은 2단계 처리이다. 좌측 최하단부는 2단계-ELO에 따라서 성장된 GaN의 TEM 이미지에 대응한다(V. Wagner 등, APL(2002)). 이예에서, 개구는 5㎛의 넓이이고, 피치는 13㎛이고, 스트레인(strain) 또는 불순물로 인해 융합전에 결점이 나타난다.
도 10은 개구가 5㎛이고 피치가 15㎛인 본 발명에 따른 HVPE에 의한 성장의 다른 예이다. TD는 새로운 결점을 만들지 않고 측면으로 진행하지만, 융합 경계에서, 디스로케이션 무리가 형성되고, 제2 마스크에 의해 제거된다.
도 11은 본 발명에 따르는 개구에 대한 몇몇 가능한 패턴을 모은 것이다.
본 발명의 바람직한 실시예들은 도면을 참조하여 설명한다.
이러한 기판들을 제조하는 방법은 도 3 및 도 4에 개략적으로 나타낸 것같이 여러 단계를 포함한다.
[1] 에피택셜 성장은, HVPE(Halide Vapour Phase Epitaxy) 및 CSVT(Close Space Vapour Phase Transport)(또는 승화로 칭한다)도 또한 사용될 수 있지만, MOVPE(Metal Organic Vapour Phase Epitaxy)를 바람직하게 사용하여 실행된다.
[2] 기판(1)은 일반적으로 수백 ㎛(특히 대략 300㎛)의 두께를 가지고, 사파이어, ZnO, 6H-SiC, 4H-SiC, 3C-SiC, Si, LiGaO2, LiAlO2, MgAl2O4, ZrB2, GaAs, HfB2, AlN, GaN, MgAl2O4로 구성된 군으로부터 선택가능하고, 바람직하게는 사파이어(0001)이다.
[3] 바람직하게, 캐리어 가스는 N2/H2 혼합물이다.
[4] 다음 문단 [4]~[10]은 GaN 층(3)을 생성하기 위한 바람직한 처리에 관한 것이다. 질화 갈륨(GaN)층(3)을 생성하기 위한 처리는 나노마스크로서 기능하는 질화 실리콘층(2)을 기판(1)위에 증착시키는 단계과 질화 갈륨 피쳐(features)의 증착을 유도하도록 에피텍셜 증착 조건하에서 마스크 기판에 GaN을 성장시키는 단계와, 여러 가지 피쳐의 융합까지 계속되는 이방성 성장을 포함하는 것을 특징으로 한다. "아일랜드" 또는 "피쳐"의 용어가 또한 사용될 수 있다.
[5] SiN에 의한 나노마스킹후, 질화 갈륨 증착이 일반적으로 2단계로 실행된다.
[6] 제1 단계에서, GaN 아일랜드가 나오는 대략 600℃의 온도에서, GaN의 버 퍼층이 증착되고, 상기 아일랜드로부터 에피택셜층을 성장시키기 위해서 고온(대략 1000-1100℃)에서 증착된다.
[7] 600℃ 이하에서의 결정핵생성층의 증착으로부터 최종 성장 온도까지 온도가 만곡되는 동안, 규칙적인 아일랜드가 전개된다(도 1a).
[8] 그리고, SiN 커버 면에서 [10-10]방향으로 이들 아일랜드로부터 측면으로 발생하는 GaN성장이 완전 융합시까지 진행된다. 도 1b는 융합 바로 전의 표면을 나타낸다. 이 처리는 통상의 처리보다 훨씬 좋은 GaN 결정 품질을 유도한다. 상기 피쳐가 획득된 후, 성장은 MOVPE 또는 HVPE를 이용하여 계속될 수 있다.
[9] 고해상도 현미경으로 검사하면, 헤테로 에피택셜 스트레인없이 성장되ㄴ는, 규칙적인 피쳐 또는 아일랜드에서의 디스로케이션 밀도는 제1 층에 존재하는 것보다 훨씬 적음을 보여준다.
[10] 다음 문단 [10]~[17]은 실시예1에 잘 설명되어 있는 특정 실시예에 관한 것이다. 상기 실시예에서 따르면, 질화 실리콘 층(4)은 실란 및 암모니아의 동시 공급에 의해 성장 챔버에서 그 자리에서 GaN 에피택셜층(3)에 증착된다. 그 후, 간극(5)(즉 개구(5))을 정의하고 기판의 대면하는 영역을 노출시키도록, 이 층은 에칭된다.
[11] 마스크 층은 사진 식각을 이용하여 패터닝되고 유전체의 에칭은 RIE(reactive ion etching)에 의해 행해진다. 스트라이프 형태의 간극(5)은 질화 실리콘 마스크에 정의되고, 그래서 마이크로미터의 피쳐에 질화 갈륨 표면을 노출한다. 간극은 규칙적인 다각형이 바람직하다. 바람직하게, 스트라이프 형상의 간극 은 10㎛ 이하의 폭을 가지고, 스트라이프의 길이는 기판의 크기에 의해 제한된다. 간극의 사이는 규칙적이고, 이방성 및 측면 성장이 뒤에 오는 로컬화된 질화 갈륨 에피택시를 허용해야 한다. 일반적으로, 기판의 노출된 영역(또는 전체 개구 영역)의 비율은 5-80% 사이이고, 바람직하게는 5-50% 사이이다. 질화 갈륨이 실리콘 질화 마스크에 증착되지 않는 것이 발견되었다.
[12] 제 1마스크 층(4) 및 제2 마스크 층(8)은 대략 2-10nm의 두께를 가지고, 성장 챔버에서 증착된 질화 실리콘으로 구성된다. 각각의 마스크는 GaN [1-100] 방향(도 5의 도면에 수직)으로 연장된 복수의 개구를 가진다. 각각의 제1 마스크층(4) 및 제2 마스크층(8)에서, 마스크 영역에 대한 폭은 예를 들면 2-5㎛이고, 피치는 예를 들면 5-15이다. 마스크와 피치는 제1 및 제2 마스크 사이에서 각각 동일하다.
[13] 대향하는 영역위에 GaN(6)의 증착 및 상기 피쳐의 이방성 및 측면 성장을 유도하도록 에피택셜 증착 조건하에서 GaN이 마스크되고 에칭된 기판에 재성장되고, {11~22} 측면을 가지는 삼각형 스트라이프의 형성 때까지 측면 성장이 계속된다(제1 단계 ELO).
[14] 이어서, 피쳐(7)의 완전 융합으로 귀결되는 측면 성장을 촉진하도록, 마그네슘, 안티몬 또는 비스무트(즉, Mg, Sb, Bi) 중에서 선택된 도펀트가 존재할 때, (및/또는 더 높은 온도에서, 및/또는 더 낮은 동작 압력에서, 및/또는 TMG에 대한 암모니아의 더 높은 부분 압력비에서), 질화 갈륨은 계속해서 증착된다(제2 단계 ELO).
[15] 바람직하게, 이들 층들은 전체 표면에서 측정된 중간의 107cm-2TD 밀도와 스트라이프 사이에서 107cm-2 보다 작은 TD 밀도를 가진다.
[16] 이어서, 층(7)위에는, 복수의 개구들(9)이 제1 마스크(4)의 바로 위에 위치하는 제2 마스크(8)가 증착된다(도 4). 실제로, 이들 개구는 제1 층(7)의 융합 경계에서 발생하는 TD가 성장층으로 전달되는 것이 방지되는 방법으로 배열된다. 개구 스레딩 디스로케이션(개구 위)이 상층에서 진행하는 것을 중지시키도록, 제2 마스크가 제1 마스크에 대해서 시프트되어야 하는 다른 기술들, US 6051849, 데이비스 등, 1999, WO 99/44224, 데이비스 등, 1999, US 6111277, 이케다, 2000, US6015979, 스기아라 등, 2000, US2001/0003019A1와 비교하여, 본 발명에서는, TD 감소 구조의 이익을 얻기 위해, 2개의 마스크가 일치하여 정확히 있어야 한다. 2S-ELO 기술(U6325850)은 개구 위에서의 TD의 발생을 방지한다.
[17] 다른 바람직한 실시예에 따르면, 제2 에피택셜 재성장이 [13]-[14]에 서술된 것같이 2단계로 실행된다.
[18] 이것은 최상층에 있는 선택적인 성장층(본 실시예에서 제2 선택적인 성장층(10))에서 TD의 밀도를 약 107cm-2까지 저하시킨다.
[19] 본 발명에 따르는 기판은 기판(1), 중간의 완전 융합된 2S-ELO와 완전 융합된 2S-ELO(10)의 결합이다. 장치는 10의 정상면에 호모에피택시에 의해 제조된다.
[20] 다른 실시예에 따르면, 획득한 질화 갈륨의 에피택셜 층에 보이드를 형 성하도록 각종 피쳐의 융합때까지 질화 갈륨의 제2 재성장은 계속되지 않는다. 이 실시예는 실시예 2, 3에 더 상세히 서술된다. 본 발명의 범위내에 포함되는 특정 처리는 보이드의 존재로 인해 획득한 질화 갈륨의 에피택셜 층의 상부의 자발적 분리를 유도할 수 있다.
실시예 1
적합한 에피택셜 성장 리액터가 Metal Organic Vapour Phase Epitaxy에 사용된다.
[1] 명백하게, 기판(1) 특히 (0001) 사파이어가 사용된다. 매우 얇은 막의 질화 실리콘(2)이 사파이어 기판 위에 형성되고, 필름은, 필름의 두께를 약 수 원자 정도의 것까지 제한하기에 충분한 짧은 시간 동안 NH3와 SiH4 사이의 반응에 의해 얻어진다.
동작 조건은 다음과 같다:
[2] 가스 매체(gaseous vehicle)는 질소와 수소의 동일 비율의 혼합물이다. 암모니아는 실란과 함께, 수소에서 50ppm으로 희석된 형태로 도입된다. 이들 조건에서 전형적인 NH3 및 SiH4 반응 시간은 30초 정도이다.
연속적인 단계는 LR(laser reflectometry)에 의해 감시된다. 유전체층이 완전히 형성된 후, 20~30 nm의 두께를 갖는 연속적인 질화 갈륨층은 유전체막 위에 증착된다. GaN 층의 증착은 600℃ 정도의 저온에서 이루어진다. GaN 층의 증착이 완료된 후, 1080℃ 정도의 고온으로 어닐링된다. 온도 상승, 충분한 양의 수소의 가스 매체의 존재, 및 GaN 층 아래의 매우 얇은 유전체막의 존재의 결합된 효과와, 또한 실리콘의 비계면활성제의 효과하에서, 상기 GaN 층의 형태는 매스 트랜스포트에 의한 고상 재결정의 결과인 많은 변경을 받는다. 온도가 1060℃에 도달할 때, 버퍼층의 반사력은 갑자기 감소한다. 그리고 최초의 계속되는 버퍼층은 질화 갈륨 피라미드로부터 형성된 비연속적인 층으로 변환된다(도 1a). 이 자발적 제자리의 재성장 처리의 끝에서, 아주 좋은 결정 품질의 GaN 피쳐 또는 아일랜드가 얻어지고, 이들은 유전체층의 매우 작은 두께로 인해 기판과 에피택셜 관계를 유지한다. 질화 규소를 이용한 다음의 에피택셜 재성장동안, GaN 피쳐 또는 아일래드는 측면 및 수직 성장에 의해 전개된다. 그래서 GaN 층(3)은 108cm-2 정도의 결함 밀도를 갖는 GaN 피쳐의 완전 융합에 의해 얻어진다.
[3] 그리고 SiN 마스크(4)는 이러한 GaN 층에 증착된다. 하부층의 영역을 노출하도록 3㎛의 폭과 서로 7㎛만큼 떨어진 선형 간극들이 마스크에 만들어진다. 이 예에서 서술된 처리의 변형이 선형 간극의 다른 배향에 대해서, 선택적으로 행해질 수 있지만, 선형 간극(5)은 바람직하게 GaN [1-100] 방향으로, 특히 GaN [11-20] 방향으로 배향된다.
[4] 에피택셜 재성장은, GaN 피쳐의 [0001] 방향에서 성장률이 상기 피쳐의 경사진 플랭크에 수직한 방향에서의 성장률을 초과하도록 동작 조건하에서 비의도적으로 도핑된 GaN으로 노출 영역(6)에서 행해진다. 이러한 조건하에서, 이방성 성 장으로 인해 (0001) 면이 사라진다. GaN 피쳐의 (0001) 면이 사라질 때, 처리의 제1 실행단계는 완료된다. 제1 단계의 끝에서, GaN 피쳐는, 단면이 삼각형인 {11-22} 측면을 가지는 스트라이프 형상이다. 그러나, 마스크를 완전히 덮도록, GaN 피쳐의 융합때까지 제1 단계를 계속할 수 있다.
[5] 제2 단계는 도핑된 GaN으로, 특히 제 1단계에서 생성된 GaN 피쳐위에 마그네슘 도핑된 GaN으로 에피택셜 재성장으로 구성된다. 도펀트의 도입 효과로 인해, 이방성 성장은 GaN 피쳐의 평탄화에 연결된다. 면(0001)은 제1 단계에서 얻어진 각각의 GaN 피쳐의 정상에 다시 나타난다. 이 제2 단계 동안, 도핑된 GaN 피쳐는 면(0001)이 팽창하고, 반대로, 플랭크의 영역이 감소하며 전개된다. 동일한 효과가 온도를 1150℃까지 상승시키고, 동작 압력을 감소시키거나 또는 기상에서 V/Ⅲ 비율을 증가시킴으로써 얻어질 수 있다. 플랭크가 사라질 때, 이 예에 따르는 처리의 제2 단계는 완료되고, 융합된 도핑된 GaN 피쳐에 의해 형성된 증착물의 상면이 평평해진다.
[6] TD의 90°에서 구부러짐 때문에, GaN 피쳐의 융합에 의해 형성된 상면은 GaN 레이저 다이오드와 같은 전자 장치의 크기와 호환 가능한 영역에서 결함이 수직으로 나타나지 않는다. 나머지의 TD는 융합 경계위와 TD가 측면에 도달하지 않는 개구의 중간으로부터 가능하게 나타난다.
[7] 이 GaN의 결정학상의 품질을 더 개선하기 위해서, 2S-ELO는 SiN(8)의 다른 증착이 반복되고, 제1의 마스크 바로 위에 개구(9)를 가지는 마스킹을 하므로, 융합 경계 영역이 마스킹된다(도 4). 이 남아 있는 TD는 마스크(8)에 의해 중지되 거나 90° 구부러진다.
[8] 이러한 처리는 TD<107cm-2 을 갖는 GaN을 생성한다.
실시예 2
더 짧거나 더 긴 제1 ELO 처리 : 보이드 엔지니어링
[1] 실시예 1은 2개의 2S-ELO가 기본적으로 동일한 기간을 가지는 이중 2S-ELO GaN을 서술한다. 처리의 다른 변경에서, 제1의 2S-ELO는, 재분포되기 시작하는 제1의 2S-ELO로부터 남아 있는 TD는 90°에서 구부러지거나 마스크에 의해 정지되는 방식으로 더 길어질 수 있다(도 5).
[2] 역으로, 제2의 2S-ELO는, 완전 융합 전이라도 시작할 수 있다(도 6). 이 후자의 변경에서, 보이드(V)는 생성될 수 있고, 보이드의 형상은 성장 조건으로부터 조정될 수 있다. 도 6에서, 마스크(8)는 (0001)면을 부분적으로, 그리고 V형상의 면을 완전히 덮는다. 실시예 1에 서술된 처리의 이 제2의 대안은 보이드의 형상 및 분포를 실제로 제어하게 한다. 지금부터는, 이 보이드 엔지니어링은, 기판(1)으로부터 상부(10)의 자발적인 스트레인 유도된 분리가 촉진되도록 조정될 수 있다.
[3] 이러한 처리는 TD<107cm-2 을 가지는 GaN을 생성한다.
실시예 3
매스 트랜스포트에 의한 보이드 엔지니어링
[1] 2S-ELO 기술에서, 90°의 벤딩후 TD는 기판 면에 평행하게 융합경계를 향하여 진행하고 있다. 실제로, 2개의 측면으로 성장된 윙들은 함께 핀치 오프(pinch off)되어 융합 경계를 형성한다. 결국, 보이드(V)는 이 융합 경계에서 형성된다(대부분 활동중인 종류의 감소된 공급으로 인한다). 흥미롭게도, TD의 3개의 움직임이 관찰된다. TD는 프리(free) 면에서 종료되어야 하기 때문에, 그들은 보이드에서 종료하는 것으로 관찰되고(TD 유형 1), 아래로 구부러져서 보이드의 정상에서 끝나고(TD 유형2), 결국, 다시 한번 층의 정상을 향하여 위로 구부러질 수 있고, 디프레션을 생성하여 합쳐진다(TD 유형 3). 이들 3개의 유형의 TD는 제거될 수 없고 층의 정상에 성장된 소자로 진행하기 때문에 층의 최종 품질에 좋지 않다. 더욱이, 이것은 보이드의 형상이 ELO 층에서 잔여 응력를 제어하는 것으로 보여진다(M. Benyoucef, 등, Appl. Phys. Lett. 79, 4127-9(2001)].
[2] 측면으로 진행하는 모든 TD가 보이드에서 종료하는 방법으로 보이드의 형상을 제어하는 것이 커다란 관심이 된다. 또한, 응력를 줄이거나 또는 역으로 스트레인 도입된 분리를 증가시키기 위해 개구들에서 전단 응력(shear stress)을 도입하기 위해 보이드의 형상을 조정하는 것이 커다란 관심이 된다.
[3] 성장 스트라이프의 형상이 성장 조건, 압력, 온도, V/III 비에 의해 조정되는 것으로 잘 성립되어 있다. 그러나, 성장 조건을 제어하는 것만으로는 보이드를 형성하기 어렵다.
제어된 성장 조건하에서, 2S-ELO의 제2 단계에서 측면은 {11-20}이도록 조정 된다(도 7a). 이들 2개의 측면으로 성장하는 수직 정면에서, TD는 프리면에 수직이고, 구부러짐없이 진행한다. 2개의 수직 면의 진행은 수 ㎛의 폭을 갖는 트렌치를 만들도록 정지된다(도 7a). 이 거리는 정확히 조정될 수 있다. 그리고, 디스로케이션을 구부리기 위해 Detchprohm 등, Jpn.J.Appl. Phys., 40, L16(2001)에 의해 최초로 제안된 것같이, 잘 정의된 기하학적 배열을 갖는 보이드를 생성하기 위해 매스 트랜스포트가 본 연구에서 사용된다. 도 7b~e에서, 매스 트랜스포트는 약 1100℃의 고온에서, 암모니아 하에서, 당연히 TMG의 공급이 없이, 발생한다. 매스 트랜스포트는 표면 확산을 통해서 발생한다. 모든 GaN 관련된 성장 처리에서와 같이 이방성은 면을 생성한다. 매스 트랜스포트 단계의 끝에서, 수직 보이드가 생성된다. 보이드의 높이가 제1 단계에서 얻어진 삼각형 스트라이프의 높이와 적어도 같게 주어지면, 측면으로 진행하는 전체 TD는 이 보이드에서 끝난다. 단지 한 개의 잘 정의된 융합면이 형성된다.
[4] 도 7f에 나타낸 것같은 최종 면은 측면 성장의 증가하에서의 성장에 의해(고온 또는 Mg 도핑) 쉽게 제거될 수 있는 보이드 위의 디프레션을 단지 나타낸다.
[5] 결국 실험은 더 평평한 면을 얻도록 증가된 측면 비율을 가지는 재성장에 의해 종료한다. 이 처리는, TD 밀도를 더 감소시키고, 또한 기판(1)으로부터 쉽게 분리되도록 정상 층(10)의 브리틀니스(brittleness)를 증가시키기 위해 2회 반복된다.
[6] 이러한 처리는 TD<107cm-2 을 갖는 GaN을 생성한다.
실시예 4
이중 기간
[1] 본 발명의 다른 실시에에서, 제2의 2S-ELO는 제1의 2S-ELO에서 사용된 것의 두배인 피치로 얻어진다(도 8). 제1의 2S-ELO는 집속된 이온 빔(FIB)과 같은 패터닝 기술을 이용하여 통상보다 더 작은 피치로 만들어질 수 있다. 전형적으로 피치 또는 1㎛ 정도가 취득가능하다. 2개의 장점이 이 기술로부터 얻어진다. 제1 ELO는 수 ㎛ 정도의 매우 얇은 층을 요하기 때문에, 제1 ELO 웨이퍼의 구부러짐(bowing) 은 약하게 남아있고, 그럼으로써 제2 마스크의 정렬을 더 정확하게 만든다. 더욱이, 이 기술에서, 오직 남아 있는 TD는 융합 경계로부터 나오는 것이기 때문에, 본 발명의 이러한 변경은 LD 기술에 대해서 10㎛보다 더 큰 넓은 완전한 무결점의 스트라이프를 얻을 수 있게 한다.
[2] 이러한 처리는 TD<107cm-2 을 갖는 GaN을 생성한다.
실시예 5
HVPE
[1] 2S-ELO 기술은 HVPE에 의해 달성가능한 것으로 검증된다(예를 들면 V.Wagner 등, JAP, 92, 1307, 2002 참조). 그러나, HVPE에서 측면 성장의 증가는 캐리어 가스의 구성을 변경하여 달성된다. MOVPE와 비교하여, HVPE는 더 큰 성장률을 하가한다. 그러므로, 피치는 MOVPE에서 보다 훨씬 더 높은, 예를 들면 50 넓이의 마스크 스트라이프에 의해 분리된 5㎛의 개구일 수 있다. 실시예 3에서, 시작층은 실시예 1에 서술된 처리에 계속되는 2㎛ 두께의 MOVPE층이다.
[2] 마스크는 또한 동일한 기본 기술(SiN 자리에 증착된 마스크, 또는 SiO2 ex situ, 사진 식각 및 RIE)을 이용하여 만들어진다. 패터닝의 피치는, 5㎛ 개구 및 10 또는 50㎛ 넓이의 마스크 영역을 갖는 15㎛ 또는 55㎛ 이다.
[3] ELO의 제1 단계 동안, 수소와 질소의 혼합물는 캐리어 가스로서 사용된다. 그리고 삼각형 형상은 실시예 1에서와 같이 형성된다.
[4] 결국, 2개의 인접한 스트라이프로부터 성장 정면이 만날 때까지 성장은 {11-22}면의 측면 연장에 의해 전적으로 계속된다.
[5] 또한 완전 융합까지 성장은 진행한다. 이 단계에서, 캐리어 가스 구성은 평평한 면을 얻도록 순수 질산으로 전환된다. 도 9 및 도 10의 좌측 하부는 이 제1 ELO의 끝에서 TD의 재분할을 개략적으로 나타낸다(도면은 TEM 데이터로 만들어진다). 예상한 것같이, TD는 융합 영역에 위치한다. 또한, 도 9상에서, 디스로케이션 루프의 V형상의 컴플렉스가 발생한다(MOVPE에서는 나타나지 않는다). 그러므로, 제2 마스킹은 이들 결점의 진행을 중지시킨다.
실시예 6
MOVPE와 결합된 HVPE
[1] HVPE는 MOVPE보다 더 높은 성장률을 허락하기 때문에, 적당한 결합은 더 넓은 분리를 가지는 스트라이프의 융합에 대하여 더 짧은 시간을 인도한다.
[2] 실제로 실험이 다음의 다른 방법으로 실행될 수 있다: 제2 세트의 삼각형 스트라이프의 형성까지, 성장은 실시예 1에 뒤이은 MOVPE에 의해 행해진다.
[3] 그리고 제1 완전 융합까지, 그리고 기판(1)의 분리를 허락하고 프리 스탠딩 GaN을 얻도록, 현저한 두께에 도달할 때까지(~200-300㎛), 성장은 HVPE에 의해 더 진행한다.
[4] 기판(1)의 분리는 레이저 리프트 오프 또는 기판의 그라인딩을 이용하여 만들어질 수 있다. 바람직하게, 냉각 동안 스트레인 유도된 분리는 적절한 보이드 엔지니어링에 의해 감시될 수 있다.
[5] 그럼으로써, TD 밀도< 5 x 106cm- 2 를 가지는 프리 스탠딩 GaN을 생성한다.
실시예 7
다른 개구 형태
이전의 실시 예에서, 마스크 패턴은 주어진 피치를 갖는 주어진 결정학적인 방향을 따라서 스트라이프 개구로서 정의된다. 본 발명은 이러한 패턴에 한정되지 않는다. 2개의 패터닝(4, 8)이 서로의 정상 위에 놓여 있고, GaN 층의 성장이 2S- ELO 처리를 진행하는 것이 주어지면, 2차원 배열의 점개구가 사용될 수 있다(도 11b, c, d). 또한, 도 11a, b에 나타낸 것같이 스트라이프 개구 또는 점개구의 비대칭 배열이 마스크(2, 4)로서 사용될 수 있다.
도 11a~d는 개구의 다른 가능한 형상을 나타내고, 이들은 일 예로 주어진 것으로, ELO 기술에 대한 마스크의 형상은 도 11에 한정되지 않는다.
참고 문헌 :
WO 99/20816, US 6325850, US2002015952
US 6051849, 데이비스 등, 1999; US20020148534
WO 99/44224, 데이비스 등, 1999
US 6111277, 이케다, 2000
US 6015979, 스기아라 등, 2000
US2001/0003019, 이 모리타 등, 2001
<간행된 논문>
·GaN의 에피택셜 측면 성장
B.Beaumont, Ph. Vennegues, P. Gibart, Physica status solidi(b), 1-43(2001)
·이중 Pendeo-에피택시 기술에 의해 성장된 측면 성장된 GaN의 구조적 및 광학적 성질
H.S.Cheong, C.S.Park, C.-H.Hong, J.H.Yi, S.J.Leem and H.K.Cho, O.-H. Nam, physica status solidi(c), 0, N 1,550-553(2002)

Claims (26)

  1. - 기판에 GaN층을 증착시키는 단계,
    - 패턴을 형성하는 복수의 제1 개구를 갖는 제1 마스크를 증착시키는 단계,
    - 에피택셜 조건하에서 상기 마스크에 질화 갈륨 층을 제1 재성장시키는 단계,
    - 질화 갈륨 피쳐의 증착 및 상기 피쳐의 이방성 및 측면 성장을 유도하도록 수직 성장에 대해서 측면 성장의 인핸서로서 도핑제로 질화 갈륨을 제2 재성장시키는 단계,
    - 상기 제1 마스크의 정확히 위에서 제1 개구와 동일한 패턴을 형성하고, 제1 개구의 패턴의 피치가 제2 개구의 피치와 정확히 동일하거나 또는 2배인 것을 제공하는, 복수의 제2 개구를 갖는 제2 마스크를 증착시키는 단계,
    - 에피택셜 조건하에서 제2 마스크에 질화 갈륨 층을 제3 재성장시키는 단계, 및
    - 질화 갈륨 피쳐의 증착 및 상기 피쳐의 이방성 및 측면 성장을 유도하도록 수직 성장에 대해서 측면 성장의 인핸서로서 도핑제로 질화 갈륨의 제4 재성장시키는 단계를 포함하는, GaN(질화 갈륨)의 에피택셜층을 생성하는 방법.
  2. 제1 항에 있어서,
    측면 성장을 촉진하기 위해 제2 및 제4 재성장 동안 온도가 상승되는, 질화 갈륨의 에피택셜층을 생성하는 방법.
  3. 제1 항에 있어서,
    제2 및 제 4재성장 동안 측면 성장을 증가시키기 위해 갈륨 소스에 대한 암모니아의 부분 압력 비가 증가하는 질화 갈륨의 에피택셜층을 생성하는 방법.
  4. 제1 항에 있어서,
    제2 및 제 4재성장 동안 측면 성장을 증가시키기 위해 압력이 저하되는 질화 갈륨의 에피택셜층을 생성하는 방법.
  5. 제1 항 내지 제4 항중 어느 한 항에 있어서,
    복수의 개구 패턴들 각각은 기판의 표면에 거의 평행한 평면에서 한 방향으로 배열된 패턴 요소로 형태를 취하는, 질화 갈륨의 에피택셜층을 생성하는 방법.
  6. 제5 항에 있어서,
    복수의 패턴들중 하나의 패턴 요소들의 피치 및 복수의 패턴들중 다른 하나의 패턴 요소들의 피치는 서로 다르지만, 상기 복수의 패턴들은 서로 평행하게 남아 있는, 질화 갈륨의 에피택셜층을 생성하는 방법.
  7. 제1 항 내지 제6항 중 어느 한 항에 있어서,
    복수의 패턴 각각의 패턴 요소들은 스트라이프 형태인, 질화 갈륨의 에피택셜층을 생성하는 방법.
  8. 제7 항에 있어서,
    상기 스트라이프들은 10㎛보다 작은 폭을 갖는 질화 갈륨의 에피택셜층을 생성하는 방법.
  9. 제1 항 내지 제 6항중 어느 한 항에 있어서,
    상기 개구들은 점개구들인, 질화 갈륨의 에피택셜층을 생성하는 방법.
  10. 제1 항 내지 제 6항중 어느 한 항에 있어서,
    상기 개구들은 규칙적인 다각형, 특히 육각형의 하나인 질화 갈륨의 에피택셜층을 생성하는 방법.
  11. 제1 항 내지 제 10항중 어느 한 항에 있어서,
    기판의 노출 비율, 즉, 상기 기판의 전체 영역에 대한 질화 갈륨의 노출 비율은 5~80% 사이이고, 바람직하게는 5~50%사이인 질화 갈륨의 에피택셜층을 생성하는 방법.
  12. 제1 항 내지 제 11항중 어느 한 항에 있어서,
    상기 제1항에 정의된 질화 갈륨의 제2 재성장은 획득한 질화 갈륨의 에피택셜 층에 보이드를 형성하도록 각종 피쳐의 융합때까지 질화 갈륨의 제2 재성장은 계속되지 않는 질화 갈륨의 에피택셜층을 생성하는 방법.
  13. 제12 항에 있어서,
    보이드의 존재로 인해 획득한 질화 갈륨의 에피택셜 층의 상부의 자발적 분리의 단계를 더 포함하는 질화 갈륨의 에피택셜층을 생성하는 방법.
  14. 제1 항 내지 제 13항중 어느 한 항에 있어서,
    상기 기판은 사파이어, ZnO, 6H-SiC, 4H-SiC, 3C-SiC, Si, GaAs, LiGaO2, LiAlO2, ZrB2, GaAs, HfB2, AlN, GaN, MgAl2O4로 구성된 군으로부터 선택되는 것을 특징으로 하는 질화 갈륨의 에피택셜층을 생성하는 방법.
  15. 제1 항 내지 제 14항중 어느 한 항에 있어서,
    유전층은 SixNy 타입의 층인, 질화 갈륨의 에피택셜층을 생성하는 방법.
  16. 제1 항 내지 제 15항중 어느 한 항에 있어서,
    상기 제1항에 정의된 제2 및 제 4재성장에서 사용된 도핑제는 마그네슘, 안티몬 또는 비스무트 중에서 선택되는, 질화 갈륨의 에피택셜층을 생성하는 방법.
  17. 제1 항 내지 제 15항중 어느 한 항에 있어서,
    기상 에피택셜 증착 조건은 바람직하게 N2/H2 혼합물로 구성된 캐리어 가스의 사용을 포함하는, 질화 갈륨의 에피택셜층을 생성하는 방법.
  18. 제1 항 내지 제 17항 중 어느 한 항에 있어서,
    상기 제1항에 정의된 제2 및 제 4재성장은 MOVPE(Metal Organic Vapour Phase Epitaxy), 또는 HVPE(Halide Vapour Phase Epitaxy) 또는 CSVT(Close Space Vapour Phase Transport) 또는 상기 언급된 성장 방법 중 2개의 결합에 의해 실행되는 질화 갈륨의 에피택셜층을 생성하는 방법.
  19. 제1 항 내지 제 18항중 어느 한 항에 있어서,
    GaN 정상층(10)은 n형 또는 p형으로 도핑되는 질화 갈륨의 에피택셜층을 생성하는 방법.
  20. 제1 항 내지 제 19항중 어느 한 항에 있어서,
    상기 제1 항에 정의된 기판위에 GaN 층을 증착시키는 단계는,
    - 나노마스크로서 기능하는 질화 실리콘층을 기판위에 증착시키는 단계,
    - GaN의 버퍼층을 증착하는 단계,
    - 아일랜드를 전개하도록 최종 성장 온도까지 온도를 만곡시키는 단계,
    - 에피택셜 조건하에서 GaN층을 증착시키는 단계를 포함하는 질화 갈륨의 에피택셜층을 생성하는 방법.
  21. 제1 항 내지 제 20항중 어느 한 항에 있어서,
    상기 제1 항에 정의된 단계의 계속을 1회 이상 반복하는 질화 갈륨의 에피택셜층을 생성하는 방법.
  22. 제1 항 내지 제 21항중 어느 한 항에 따른 방법에 의해 얻어질 수 있는 것을 특징으로 하는 에피택셜 질화 갈륨 층.
  23. 제22 항에 있어서,
    상기 에피택셜 질화 갈륨층의 두께는 1㎛~ 1000㎛ 사이이고, 상기 에피택셜 질화 갈륨층의 기판으로부터 선택적으로 분리되는, 에피택셜 질화 갈륨 층.
  24. 10㎛~ 1000㎛ 사이의 두께를 갖는 것을 특징으로 하는 청구항 23에 따른 기판으로부터 분리된 GaN 프리 스탠딩 결정.
  25. 제 23항에 따른 GaN 에피택셜층을 HVPE 또는 CSVT에 의해 두껍게 함으로써 얻어진 두꺼운 프리 스탠딩 GaN.
  26. 제22 항 내지 제 25항중 어느 한 항에 따른 질화 갈륨의 에피택셜층이 설치된 것을 특징으로 하는 광전 소자, 특히, 레이저 다이오드.
KR1020057022253A 2003-05-21 2004-05-18 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치 KR101170889B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US47282903P 2003-05-21 2003-05-21
US60/472,829 2003-05-21
PCT/IB2004/001914 WO2004105108A2 (en) 2003-05-21 2004-05-18 Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof

Publications (2)

Publication Number Publication Date
KR20060017804A true KR20060017804A (ko) 2006-02-27
KR101170889B1 KR101170889B1 (ko) 2012-08-06

Family

ID=33476980

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022253A KR101170889B1 (ko) 2003-05-21 2004-05-18 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치

Country Status (5)

Country Link
EP (1) EP1625612B1 (ko)
JP (1) JP5103014B2 (ko)
KR (1) KR101170889B1 (ko)
CN (1) CN1791966A (ko)
WO (1) WO2004105108A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR20180129847A (ko) * 2016-04-01 2018-12-05 헥사겜 아베 Iii족-질화물 재료의 평면 표면 형성

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
US8557042B2 (en) 2006-12-08 2013-10-15 Saint-Gobain Cristaux Et Detecteurs Method for manufacturing a single crystal of nitride by epitaxial growth on a substrate preventing growth on the edges of the substrate
JP5165264B2 (ja) * 2007-03-22 2013-03-21 浜松ホトニクス株式会社 窒化物半導体基板
JP2008285364A (ja) * 2007-05-17 2008-11-27 Sumitomo Electric Ind Ltd ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
US8574968B2 (en) 2007-07-26 2013-11-05 Soitec Epitaxial methods and templates grown by the methods
JP5489117B2 (ja) * 2009-09-01 2014-05-14 シャープ株式会社 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
FR2968678B1 (fr) * 2010-12-08 2015-11-20 Soitec Silicon On Insulator Procédés pour former des matériaux a base de nitrure du groupe iii et structures formées par ces procédés
JP2013256440A (ja) * 2012-06-12 2013-12-26 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法及び該製造方法により製造された窒化ガリウム基板
JP2014009156A (ja) * 2012-06-29 2014-01-20 Samsung Corning Precision Materials Co Ltd 窒化ガリウム基板の製造方法および該方法により製造された窒化ガリウム基板
DE102014101966A1 (de) 2014-02-17 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Halbleiterchips und elektronischer Halbleiterchip
CN104465928A (zh) * 2014-12-10 2015-03-25 聚灿光电科技(苏州)有限公司 具有镂空结构的led外延结构及其制作方法
DE102015109761B4 (de) * 2015-06-18 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Nitrid-Halbleiterbauelements und Nitrid-Halbleiterbauelement
EP3529826A1 (en) 2016-10-19 2019-08-28 Hexagem AB Forming a planar surface of a iii-nitride material
JP2020536033A (ja) * 2017-10-05 2020-12-10 ヘキサジェム アーベー プレーナ形ｉｉｉ−ｎ半導体層を有する半導体デバイスおよび製作方法
JP7056390B2 (ja) * 2018-06-07 2022-04-19 株式会社豊田中央研究所 窒化物半導体装置の製造方法
DE102022000520A1 (de) * 2022-02-10 2023-08-10 Azur Space Solar Power Gmbh Halbleiterscheibe zur Ausbildung von Halbleiterbauelementen
KR102515944B1 (ko) * 2022-11-11 2023-03-31 한국세라믹기술원 Hvpe 성장법을 이용한 선택적 영역 성장에 의해 고전도성을 갖는 알파 산화갈륨 박막 구조물 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294440B1 (en) * 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
JP4304750B2 (ja) * 1998-12-08 2009-07-29 日亜化学工業株式会社 窒化物半導体の成長方法及び窒化物半導体素子
JP3274674B2 (ja) * 2000-05-16 2002-04-15 士郎 酒井 窒化ガリウム系化合物半導体の製造方法
WO2001080311A1 (en) * 2000-04-17 2001-10-25 Virginia Commonwealth University Defect reduction in gan and related materials
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP4385504B2 (ja) * 2000-07-13 2009-12-16 日亜化学工業株式会社 窒化物半導体基板及びその製造方法
JP4192430B2 (ja) * 2001-02-28 2008-12-10 日立電線株式会社 窒化物半導体エピタキシャルウェハの製造方法
JP2002299249A (ja) * 2001-03-29 2002-10-11 Sanyo Electric Co Ltd 半導体基板、半導体素子および半導体層の形成方法
JP3852000B2 (ja) * 2001-09-28 2006-11-29 豊田合成株式会社 発光素子
WO2002099859A1 (fr) * 2001-06-04 2002-12-12 Toyoda Gosei Co., Ltd. Procede de production d'un semiconducteur au nitrure iii
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
EP1291904A3 (en) * 2001-09-10 2009-10-07 FUJIFILM Corporation GaN substrate formed over GaN layer having discretely formed minute holes produced by selective growth
JP4720051B2 (ja) * 2001-09-10 2011-07-13 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体基板およびその製造方法ならびに半導体発光素子の製造方法ならびに半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100664986B1 (ko) * 2004-10-29 2007-01-09 삼성전기주식회사 나노로드를 이용한 질화물계 반도체 소자 및 그 제조 방법
KR20180129847A (ko) * 2016-04-01 2018-12-05 헥사겜 아베 Iii족-질화물 재료의 평면 표면 형성

Also Published As

Publication number Publication date
EP1625612B1 (en) 2015-10-21
JP2007502546A (ja) 2007-02-08
WO2004105108A2 (en) 2004-12-02
EP1625612A2 (en) 2006-02-15
CN1791966A (zh) 2006-06-21
KR101170889B1 (ko) 2012-08-06
WO2004105108A3 (en) 2005-01-13
JP5103014B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
US7445673B2 (en) Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
KR101170889B1 (ko) 마스크를 통한 측면 성장에 의한 질화갈륨 기판의 제조 방법 및 이에 의해 제조된 장치
KR100626625B1 (ko) 질화갈륨의 에피택셜층의 제조 방법
US7455729B2 (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density
JP3819730B2 (ja) 窒化物系半導体素子および窒化物半導体の形成方法
KR100761673B1 (ko) Ⅲ-ⅴ족 화합물 반도체 및 이의 제조방법
US7399687B2 (en) Substrate of gallium nitride single crystal and process for producing the same
US7704860B2 (en) Nitride-based semiconductor device and method for fabricating the same
CA2747574C (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
JP5635013B2 (ja) エピタキシャル成長用テンプレート及びその作製方法
KR100751959B1 (ko) 갈륨 나이트라이드 기반의 반도체 및 그 제조방법
US20120187444A1 (en) Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template
KR100878512B1 (ko) ＧａＮ 반도체 기판 제조 방법
JP2017522721A (ja) 半極性ｉｉｉ族窒化物層を含む半導体材料の製造方法
JP4665286B2 (ja) 半導体基材及びその製造方法
US20050132950A1 (en) Method of growing aluminum-containing nitride semiconductor single crystal
JP4199599B2 (ja) ３−５族化合物半導体の製造方法
KR100941596B1 (ko) 3-5족 화합물 반도체의 제조방법 및 반도체 소자
JP3805703B2 (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
KR20050061994A (ko) Ｉｎ 도핑을 통한 ＧａＮ 측면 성장 방법
JP4137633B2 (ja) ３−５族化合物半導体の製造方法
JP2004006931A (ja) 半導体基材及びその作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 6