JP2017178769A - 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法 - Google Patents

横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法 Download PDF

Info

Publication number
JP2017178769A
JP2017178769A JP2016217393A JP2016217393A JP2017178769A JP 2017178769 A JP2017178769 A JP 2017178769A JP 2016217393 A JP2016217393 A JP 2016217393A JP 2016217393 A JP2016217393 A JP 2016217393A JP 2017178769 A JP2017178769 A JP 2017178769A
Authority
JP
Japan
Prior art keywords
metal nitride
island
platform
catalyst
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016217393A
Other languages
English (en)
Inventor
ラグハバン スリニヴァサン
Raghavan Srinivasan
ラグハバン スリニヴァサン
チャンドラセカール ハレッシュ
Chandrasekar Hareesh
チャンドラセカール ハレッシュ
モハン ナガボーパシー
Mohan Nagaboopathy
モハン ナガボーパシー
シャクティヴェル ダヤラン
Shakthivel Dhayalan
シャクティヴェル ダヤラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Indian Institute of Science IISC
Original Assignee
Indian Institute of Science IISC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Indian Institute of Science IISC filed Critical Indian Institute of Science IISC
Publication of JP2017178769A publication Critical patent/JP2017178769A/ja
Priority to JP2022133986A priority Critical patent/JP2022173200A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/04Pattern deposit, e.g. by using masks
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • C30B25/186Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • C30B29/406Gallium nitride
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/605Products containing multiple oriented crystallites, e.g. columnar crystallites
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02433Crystal orientation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • H01L21/02645Seed materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653Vapour-liquid-solid growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76871Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】本発明は、基板上に配置された、触媒部位の所定の配列を備える半導体デバイス用金属窒化物プラットフォームおよびその製造方法を提供する。【解決手段】縦横比が少なくとも1より大きい金属窒化物アイランドが、触媒部位の配列上に配置される。金属窒化物アイランドは、表面の転位密度が低く、側壁部の転位が屈曲している。更に、金属窒化物アイランドのプラットフォームは、電気・光学能動素子を構築するために使用される。また、本発明は、縦横比が少なくとも1より大きい金属窒化物アイランドを、反応ガス及び前駆体の存在下の好ましい反応条件下で、触媒部位の配列上に選択的に成長させるための金属窒化物プラットフォームの製造方法を提供する。【選択図】図1

Description

本発明は、結晶テンプレート基板に対して横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームに関する。また、本発明は、横方向の配向を有する大面積の金属窒化物アイランドの無欠陥プラットフォームを単一の工程で優先的に核生成し、成長させる方法に関する。
アルミニウム、ガリウム、インジウムの窒化物(AlN、GaN、InN)からなるIII族窒化物及びその合金は、多くの半導体デバイスに用いられている。窒化ガリウム(GaN)とそのアルミニウム・インジウム含有3元及び4元化合物(AlGaN、InGaN、AlInGaN)は、可視・紫外の光電子デバイス、高周波デバイス及び高出力電子デバイスの製造において有用であることが十分に認められている。通常、これらのデバイスは、分子線エピタキシー(MBE)や有機金属気相成長法(MOCVD)、ハイドライド気相成長(HVPE)をはじめとする技術によってエピタキシャル成長する。
しかし、窒化ガリウム(GaN)や窒化アルミニウム(AlN)では、主に大面積の単結晶基板(直径2インチ未満)が不足していることや、その費用が高いことから、一般にIIIA族の窒化物の成長は、サファイア、炭化ケイ素及びシリコンなどの異種基板上で行われる。そのため、通常、窒化物薄膜と基板との子不整合及び熱的不整合に起因して、また、極端な例では膜の層間剥離やクラックに起因して、アズグロウンの膜中の欠陥(主に転位)密度が非常に高くなってしまう。
典型的なトップダウンのプロセスにおいては、これらの応力に対処し欠陥を低減するために、空間的に変化する組成を有するバッファ層を使用し、その上に能動素子を構成する層を積層する。デバイス自体は、ウェハ全体に占める領域は小さく、既知のリソグラフィ技術を用いてパターニングされており、基板/ウェハ上の材料の他の部分は、機械的及び熱的な支持部を構成する。一方、デバイスを製造するためのボトムアップのアプローチでは、基板上のデバイスを形成したい領域のみに材料を成長させることから、材料が大幅に節約される。これは、予め選択した位置にナノワイヤを成長させるために使用される気相−液相−固相(VLS)法などの技術を使用することによって達成することができるが、通常これにより成長した材料のサイズは、横寸法で数十〜数百ナノメートルと非常に小さいため、実現できるデバイス面積が大幅に制限される。また、かかる構造のアスペクト比(縦:横の比率)は高く、半導体産業の主柱であるプレーナプロセスを行うことができない。
したがって、基板上のプレパターニングした位置に大面積で窒化物を成長させて、適切な寸法のデバイスを得るためのボトムアップ製造技術の開発が急務となっている。
サファイア、SiC及びSi上に窒化物薄膜を成長したときの一般的な転位密度は、それぞれ10cm−2、10〜10cm−2及び10cm−2である。欠陥密度は減少させる必要があり、これらの材料で作られたデバイスの性能と信頼性を向上させる上で重要である。欠陥密度を選択的に10cm−2まで下げることができる横方向エピタキシャルオーバーグロース(LEO)やペンデオエピタキシーなどの欠陥低減方式が用いられてはいるが、プロセスが複雑である。これらの方式では、通常、後にデバイス製造に使用される低欠陥密度構造の「ポケット」を実現するために、途中で成長プロセスを中断して複数のリソグラフィ工程を行う。 また、これらの方法では、開口部を有するマスク層を使用する必要もある。かかる方法では、基板全体で材料が無制御に成長し、限られた領域でしか無欠陥材料が成長しない。したがって、ヘテロエピタキシャル窒化物薄膜中のより広い面積で欠陥密度を低減する必要がある。
ナノ構造にすることは、金属窒化物構造中の欠陥密度を低減する1つの方法であり、GaN及び他の半導体のナノワイヤは、異種基板上で完全に近い結晶化度で成長する。
気相−液相−固相(VLS)法は、化学的蒸着によりナノワイヤなどの1次元構造を成長させるメカニズムである。VLS法では、触媒活性を有する種としての金属粒子が、ガス状前駆体分子の蒸気を含む環境下で加熱される。加熱により、前駆体種と金属触媒との間の共晶融液が種粒子中に形成される。種粒子中の材料は、飽和限界濃度に達すると種粒子から所定の結晶方位に析出する。ガス状前駆体の代わりに液相前駆体が用いられる場合、この方法は液相−液相−固相(LLS)技術と呼ばれる。VLSに関連する他の方法としては、気相-固相-固相(VSS)や液相−固相−固相(LSS)が挙げられ、触媒は共晶液相を形成するのではなく固相のまま変わらない。
気相−液相−固相(VLS)技術などのボトムアップ技術の使用により、他の位置への蒸着を制限してナノワイヤの成長位置を正確に選択かつ制御することができ、よって材料コストを節約することができる。しかし、これらのデバイスは面積が限られ、アスペクト比も高いことから、既存の半導体プロセスフローに組み込む際に不可欠な、半導体デバイスのプレーナプロセスを行うことができない。
公知の気相−液相−固相(VLS)技術では、金属窒化物構造の成長に使用される触媒のサイズは、一般的に1ミクロン未満であり、金属窒化物成長構造も、触媒のサイズに対応したものとなる。
金属窒化物層の公知の横方向エピタキシャル成長では、欠陥密度低減のために所定の開口部を有するマスク層が用いられているが、マスク層の存在には他に重要な機能はない。また、サンプルを成長チャンバから取り出して、少なくとも1回のリソグラフィ工程を用いてマスク層をパターニングするために、成長プロセスを中断する必要がある。その後、サンプルを成長チャンバ内に再度載置して更に蒸着を開始し、その結果、マスクされた領域上で低欠陥密度材料領域が得られる。このような成長の中断によりプロセスの所要時間が長くなり、また、第1及び第2の成長段階で蒸着した材料の間の界面は、成長チャンバから取り出した際に表面が大気汚染物質に晒されるため、原子レベルで無傷ではない。
以上を考慮すると、金属窒化物層の側面積が大きく低転位密度の構造、及び、かかる構造を、構造の成長にマスク層を用いるVLSや横方向エピタキシャルオーバーグロース(LEO)にあるような方法の制限を受けることなく製造する方法を提供する必要がある。
本発明の主要な目的は、結晶面配向を有する基板上の触媒部位の配列から、横寸法が触媒部位の寸法よりも大きくなるように選択的に成長する大面積の金属窒化物アイランドのプラットフォームを提供することにある。
本発明の目的の1つは、結晶面配向を有する基板上の1種類の触媒材料又は異なる複数種の触媒材料からなる触媒部位の配列から選択的に成長する大面積の金属窒化物アイランドのプラットフォームを提供することにある。
本発明の別の目的は、基板上の触媒部位の配列から選択的に成長し、電気・光学能動素子が配置される大面積の金属窒化物アイランドのプラットフォームを提供することにある。
また、本発明の目的の1つは、マスクを用いることなく、大面積の金属窒化物アイランドの無欠陥プラットフォームを単一の工程で優先的に核生成し、成長させるための方法を提供することにある。
本発明の更に別の目的は、結晶テンプレート基板に対して横方向に配向した低欠陥密度の金属窒化物アイランドの成長用プラットフォームを製造するために単一の工程で材料を成長させるための方法であって、成長を中断することなく初期段階にリソグラフィ工程を1回行うのみでデバイスとプラットフォームを一体化する方法を提供することにある。
本実施形態のこれらの及びその他の目的及び付随する利点は、添付図面と共に以下の明細書を検討することにより容易に理解されるであろう。
添付の図面は、本発明の実施形態の様々な例を示している。例えば、図中に形状や線などで示す素子の境界線は、境界の一例として示されている。
図1は、1μm以上の間隔で離間した1μm未満の典型的なサイズの触媒部位の配列を介して基板上に成長させた一例としての窒化ガリウムアイランドの横方向配向を示す概略図である。 図2は、1μm以上の間隔で離間した1μm未満の典型的なサイズの触媒部位の配列を介して基板上に成長させた一例としての窒化ガリウムアイランドの横方向配向を示す概略図である。 図3aは、触媒部位の配列を介して基板上に成長させた一例としての低欠陥密度の窒化ガリウムアイランドの横方向配向を示す概略断面図である。 図3bは、触媒部位の配列を介して基板上に成長させた一例としての低欠陥密度の窒化ガリウムアイランドの能動素子に沿った横方向配向を示す概略断面図である。 図4は、触媒部位の配列を介してc面サファイア基板上に横方向に成長させた一例としてのGaNアイランドの走査型電子顕微鏡(SEM)画像である。 図5は、サファイア基板上に成長させた配列の一部である2つの六方晶系単結晶窒化ガリウムアイランドを一例として示す光学顕微鏡写真である。 図6は、アズグロウンの窒化ガリウムアイランドの断面を示す走査型透過電子顕微鏡像である。 図7は、金属窒化物アイランドの横方向成長時の転位の屈曲の概略描写である。 図8は、様々な組成及び配向の低欠陥密度アイランドを成長させるために使用することができる種類の異なる触媒材料が同一基板上の所定の位置に設けられた状態の概略描写である。 図9は、横方向に配向した低欠陥密度の金属窒化物アイランドのプラットフォームを製造する工程段階を示すフロー図である。
本発明は、基板上に配置された触媒部位の所定の配列を備えた半導体デバイス用金属窒化物プラットフォームを提供する。縦横比が少なくとも1より大きい金属窒化物アイランドが、触媒部位の配列上に配置される。金属窒化物アイランドは、表面の転位密度が低く、側壁部の転位が屈曲している。更に、金属窒化物アイランドのプラットフォームは、電気・光学能動素子を構築するために使用される。また、本発明は、縦横比が少なくとも1より大きい金属窒化物アイランドを、反応ガス及び前駆体の存在下の好ましい反応条件下で、触媒部位の配列上に選択的に成長させるための金属窒化物プラットフォームの製造方法を提供する。
このように、本発明は、結晶テンプレート基板上に組み込まれた触媒部位の配列を有し、横寸法が触媒部位の寸法よりも大きい金属窒化物アイランドを支えるためのプラットフォームを提供する。
本発明においては、横寸法が触媒部位の寸法よりも大きい低転位密度の金属窒化物アイランドを、基板上にc面極性配向で成長させる態様を一例として示す。しかし、基板の配向を変更することにより、無極性配向の基板上に低転位密度の金属窒化物を成長できることが理解される。
本発明の一態様では、選択された基板上にリソグラフィで形成された触媒部位を用い、これらの触媒部位からの金属窒化物アイランドの横方向成長を促進する中心部位として作用する部位選択的な核を得る。
まず図1に示されるように、プラットフォーム100は、通常サファイア、シリコン又は炭化ケイ素である基板101を含む。選択された基板101のサイズは任意の適切なものとすることができ、好ましくは2〜12インチの範囲、より好ましくは4〜8インチの範囲であり、厚さは100ミクロン〜2mmの範囲である。シリコン基板であれば結晶方位が(100)、(111)、(110)であることが好ましく、炭化ケイ素基板であれば結晶方位が(4H)、(6H)、(3C)であることが好ましい。サファイア基板は、面方位がc面、r面、a面又はm面であることが好ましい。
触媒部位102の所定の配列は、選択された基板101上に配置される。触媒部位102は、金やニッケルなどの材料、好ましくはグラフェン、二硫化モリブデン(MoS)又は二硫化タングステン(WS)の層状材料、又は、これらの材料の組み合わせから形成される。これらの触媒部位102上に構築される半導体デバイスに必要な寸法を考慮し、触媒部位102をリソグラフィにより基板101上に配置することが有利である。個々の触媒部位のサイズは、寸法として約1ミクロンより小さいことが好ましい。触媒部位のサイズが小さいほど、金属窒化物アイランドの横方向成長がより促されるため、触媒部位のサイズを大きくすることがない。また、本態様では、触媒部位102の所定の配列における各触媒部位間の離間間隔を、所望の半導体デバイスのサイズに合わせて適切に変更できることが理解される。触媒部位102は、図2に示すような金属窒化物アイランド103の横方向成長を促進する中心部位として作用する部位選択的な核を単に得るために使用しており、触媒部位102のサイズは金属窒化物アイランド103よりも比較的小さく、金属窒化物アイランド103の横寸法が触媒部位102のサイズよりも大きくなることを示している。触媒部位102の配列の材料は、好ましくは金やニッケルなどといった金属、又は、好ましくはグラフェン、二硫化モリブデン(MoS)又は二硫化タングステン(WS)などの層状材料、又は、これらの材料の組み合わせから選択される。
本発明の別の態様では、触媒部位102の配列は1種類の触媒材料から形成される。しかし、図8に特に示されるように2種類以上の望ましい材料を用いて触媒部位の配列を形成することも本発明の範囲内である。このような2種類以上の金属材料からなる触媒部位102を配置することで、各種各サイズの触媒のもとで異なる組成の金属窒化物アイランドを容易に成長させることができる。例えば、異なる金属材料からなる2種類の触媒を用いる場合、各触媒下で得られる金属窒化物アイランド103の組成は、一般式AlGaIn1−x−yN及びAlGaIn1−p−qN(p≠x、q≠y;p、q、x及びyの実際値は前駆体が金属触媒に取り込まれた量によって決定される)に基づく。
触媒部位102の寸法よりも大きい可変の横寸法を有する金属窒化物アイランド103を、触媒部位102の配列上に成長させる。触媒部位102上に成長させる金属窒化物アイランド103の材料は、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化インジウム(InN)又はこれらの金属窒化物の組み合せから選択される。 金属窒化物アイランド103の横方向成長は、触媒サイト102に対する金属窒化物アイランドの選択性を限定することにより達成され、続いてその横方向成長を促進することで大面積の金属窒化物アイランド103となる。金属窒化物アイランド103の横寸法は、好ましくは1ミクロンから1mmの範囲であり、製造するデバイスに必要な面積に合わせた大きさと間隔で形成される。図4及び5に示す例では、最大横寸法が20ミクロンの金属窒化物アイランドが約100ミクロンのアイランド間の間隔で設けられている。金属窒化物アイランド103の横方向成長は、成長時間や、温度、圧力、流量及びV/III比などのプロセスパラメータを変更することにより変化させることができる。これらアイランド103のサイズも、適切であれば、この好適な範囲を超えて増加させることができることが理解される。
金属窒化物アイランド103に一体化される触媒粒子102は、図3aに示すようにその厚さの一部、あるいは、図1に示すように表面の一部となっている。このような一体化は、触媒の選択、成長させる金属窒化物及び蒸着に使用されるプロセスパラメータによって決まる。横方向に成長した金属窒化物アイランド103は単一ドメインの形態であり、任意の金属窒化物アイランド103は全ての領域が基板101に対してある特定の方向に配向している。金属窒化物アイランド103の横寸法と触媒部位102のサイズの比は、少なくとも10:1の範囲であり、必要なデバイスの横寸法に応じて金属窒化物アイランドの最終的なサイズが決まる。しかし、触媒部位のサイズは、1μm未満に保つことが好ましい。
横方向に成長した金属窒化物アイランド103は精密に制御されており、このような精密な制御は、触媒部位102のみを中心とした金属窒化物アイランド103を得られることを意味し、この金属窒化物アイランド103の横方向及び垂直方向の寸法は、成長時間と、温度、圧力、流量及びV/III比などのプロセスパラメータにより精密に決定される。
金属窒化物アイランド103の表面103aの欠陥はかなり低い。下部に起因する転位が、縦方向に屈曲しながら進み、金属窒化物アイランド103の表面103aに到達する。同時に、金属窒化物アイランド103の側壁部103bに起る転位が、側方ファセットに起る転位の屈曲を示す図7に図示されるように、縦方向に延びる代わりに側方に逸れ、一方、上面に起る転位が厚さ方向を更に高く屈曲しながら進む。よって、金属窒化物アイランド103の転位密度は、転位が横方向に逸れるおかげで、表面103aで大幅に低減される。本発明の一実施形態では、金属窒化物アイランド103の表面103aにおける転位密度は、10/cmに低減される。図6に示すTEM像は、一例としての低転位密度のGaNアイランドの断面であり、アイランド画像全体にわたる2本の転位線だけが表面と交差していることからわかるように、表面の転位密度は実質的にゼロである。成長するアイランドの側壁に起る転位の屈曲を図7に概略的に示す。
本発明の別の態様では、横方向エピタキシを使って低欠陥密度の金属窒化物構造を成長させるために一般に使用される窒化ケイ素や酸化ケイ素などのマスク材料を一切使わずに、金属窒化物アイランド103を成長させる。基板は、一旦成長チャンバに載置されると、成長過程の中間段階、すなわち、触媒部位における金属窒化物の核生成と大面積の金属窒化物アイランドを形成するための優先的な横方向成長の間はチャンバから取り出されることはない。材料の成長は全て、公知の横方向エピタキシャルオーバーグロース技術のようにマスク層上で行うのではなく、基板上で直接行う。
金属窒化物アイランド103の表面103aは、図4に示すように非常に滑らかであり、二乗平均平方根(RMS)表面粗さが1nm未満である。
本発明の更に別の態様では、図3bに示すように、少なくとも中間層又はエピタキシャル層104が、金属窒化物アイランド103の上面103a上に配置される。これらの層は、AlGaIn(1−x−y)N(0≦x、y≦1)で表わされるものから選択することができ、通常このような層が、組成が交互になるように多数設けられている。
低転位密度の金属窒化物プラットフォーム100は、基板101の配向を変えることによって、光電子デバイススタックの構成に特に適した無極性の金属窒化膜の成長を含む、III族窒化物の成長に適したあらゆる基板上に構築することができる。
本発明においては、c面極性配向したIII族窒化物を得る態様を一例として示す。しかし、基板101の配向を変更することにより、低転位密度の無極性配向テンプレートを成長することもできる。
本発明の更に別の態様では、本発明のプラットフォーム100上に構築された半導体デバイスは、基板101を含む。触媒部位102の所定の配列が、基板101上に配置される。横寸法が可変の金属窒化物アイランド103を、触媒部位102から成長させる。金属窒化物アイランドは、可変の横寸法が触媒部位102のサイズよりも大きく、表面の転位密度が低く、側壁部の転位が屈曲している。高電子移動度トランジスタ素子や量子井戸発光ダイオードなどの電気・光学能動素子が、直接又は適切な複数の中間層104を介して金属窒化物アイランド上に配置される。
デバイス(1つ又は複数)は、この低欠陥密度プラットフォーム100上に直接又は更にエピタキシャル層104を蒸着した後に製造することができ、図3bに示すように、電子デバイス(例えば、高電子移動度トランジスタ)と光電子デバイス(例えば、LEDやレーザダイオード105)の両方を実現することができる。必要であれば、エピタキシャル層を更に追加で成長することもできる。プラットフォーム100上に構築することができるデバイス105の例として、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1)で表わされる窒化アルミニウム・ガリウム・インジウムの金属窒化物合金が交互に積層された、高電子移動度トランジスタ及び発光ダイオードが挙げられる。
このように、能動素子を配置するための金属窒化物プラットフォーム100は、基板101上に間隔をあけて配置された触媒部位102の所定の配列を含む。縦横比が少なくとも1より大きい大面積の金属窒化物アイランド103は、触媒部位102の配列上に配置される。金属窒化物アイランド103は、表面103aの転位密度が低く、側壁部103bの転位が屈曲している。
また、本発明は、図9に示すように、大面積の金属窒化物アイランドの無欠陥プラットフォームを単一の工程で優先的に核生成し、成長させるための方法を提供する。
本発明の工程段階では、まず、洗浄した基板上に、好ましくはリソグラフィによりプレパターニングした触媒部位の配列を配置し、有機金属気相成長法(MOCVD)、分子線エピタキシ(MBE)又はその他の任意の適切な方法を行う環境にされた成長チャンバに触媒部位を有する基板を載置し、そこで基板を高温で加熱すると、触媒部位がディウェッティングし、球状塊を通常形成する。本発明の工程段階では、態様の一例として、Al、Ga、Inなどの前駆体とアンモニアの存在下でMOCVD反応炉を使用し、金属窒化膜又は層を蒸着する。
本発明の工程段階の更に別の態様では、触媒部位のディウェッティングの後に、金属窒化物アイランドの成長を触媒部位に限定し、金属窒化物アイランドが基板の無被覆領域で確実に余剰成長させないようにプロセスパラメータを調整することにより、成長チャンバを金属窒化物成長条件にして金属窒化物アイランドの成長を行う。
本発明の工程段階の更に別の態様では、これらのアイランドの横寸法を拡大するために、金属窒化物アイランドの成長中の成長条件を維持又は変更して、初期種のアイランドの横方向成長を促進する。
本発明の工程段階のまた更に別の態様では、こうして得られた金属窒化物アイランドはそれぞれ、サイズの範囲が20ミクロン及び高さが約5ミクロンであり、アイランドのサイズと高さは、成長チャンバ内での金属窒化物アイランドの成長時間を延ばすという簡単な方法により適宜増加させることができる。
また、これらの金属窒化物アイランドの欠陥がないという性質が、欠陥が主に成長面にあり、そのため、能動素子層のある上面まで屈曲しながら進む転位の量が大幅に減少するという事実によるものであることも、本発明の工程段階の態様である。
本発明の工程段階の更なる態様では、大面積の金属窒化物アイランドは、更なる層の成長を開始し、最終的に能動素子を製造するためのテンプレートとして使用される。
金属窒化物のプラットフォームを製造するための本発明の工程段階では、最初に、選択された基板を洗浄し、自然酸化物や有機/金属汚染物質などの不純物を除去するための処理が施される。その後、基板上に触媒部位の所定の配列が配置される。触媒アイランドの配列を有する基板は、好ましくは窒素と水素の混合物である反応性ガスの存在下で触媒部位の配列上に選択的に金属窒化物アイランドを成長させるため、反応チャンバに搬送される。金属前駆体は、好ましくはガリウム、アルミニウム、インジウム、窒素、さらに好ましくは、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム、アンモニアの形態であり、これにより、好ましい反応条件下で触媒部位の配列上に金属窒化物アイランドを成長させることができる。その後、所望の反応条件下で、縦横比が少なくとも1より大きい金属窒化物アイランドを成長させる。反応チャンバ内の好ましい条件は、温度が約500℃〜1200℃の範囲、圧力が40〜900ミリバールの範囲及び金属有機前駆体(V/III比)が50〜5000の範囲である。金属窒化物の電子及び光電子デバイスを更に配置するため、必要に応じて、金属窒化物エピタキシャル層を金属窒化物アイランド上に成長させる。また、金属窒化物の電子及び光電子デバイスは、金属窒化物アイランド上に直接配置することもできる。
本発明の工程段階の一態様では、前述した反応チャンバの温度及び圧力条件は、温度条件が選択された触媒材料の融点よりも低い状態で、反応性ガス、好ましくは、水素又は窒素の存在下で基板に触媒部位が配置されるように維持される。
本発明の工程段階の更に別の態様では、基板は、成長前駆体の導入前に上述した温度及び圧力条件で約5〜180分の間保持される。
本発明の工程段階の更に別の態様では、金属窒化物アイランドは、触媒部位のみで成長させ、触媒部位が配置されていない基板の無被覆領域では成長又は蒸着させない。金属窒化物アイランドを形成するための有機金属成長前駆体を、反応チャンバに導入する。本発明において、好ましい有機金属前駆体は、トリメチルガリウムであり、窒化ガリウム(GaN)の蒸着にアンモニアが好ましく、窒化アルミニウム(AlN)の蒸着にはトリメチルアルミニウムとアンモニアが好ましく、窒化インジウム(InN)の蒸着にはトリメチルインジウム及びアンモニアが好ましい。前述のAlN、GaN、InNの組み合わせのアイランドにおける金属窒化物の組成は、一般式AlGaIn1−x−yN(0≦x,y≦1)に基づく。
本発明の工程段階の更なる態様では、金属窒化物アイランドの所望の横方向成長が得られると、反応チャンバ内に所望の有機金属前駆体の流入することにより、能動素子層を含む更なるエピタキシャル層を横方向成長した金属窒化物アイランド上に蒸着する。
本発明の工程段階では、金属窒化物アイランドの成長は単一の工程で行い、マスク層を被着するために反応チャンバからサンプルを取り出すなどして成長を中断することを一切行うことはない。
ここで、前述した温度、圧力及びV/III比などのプロセスパラメータは、一例であって、反応チャンバの構成に応じて変更されることが理解される。横寸法が触媒のサイズより大きく、縦横比が少なくとも1より大きい所望の金属窒化物アイランドが触媒サイズで優先的に得られる範囲内であれば、上述したプロセスパラメータの組み合わせを適宜変更してもよい。
本発明の主題の好適な実施形態を以下の実施例を用いて説明するが、あくまで例示的かつ非限定的なものであり、本発明の範囲を限定するものとして解釈されるべきではない。
(実施例1)
単一のプロセス条件での金触媒を用いたc面サファイア基板上におけるGaNアイランドの成長
まず、リソグラフィを用いて、無被覆のc面配向したサファイア基板上に、触媒の寸法200nmx200nm、個々の触媒部位間の間隔100ミクロンで触媒部位を2次元配列にパターニングする。リフトオフ法により、金薄膜をパターン領域上のみに形成する。次に、サンプルを成長チャンバ内に載置し、窒素雰囲気中で、金の融点よりはるかに低い900℃まで温度を徐々に上昇させる。この温度で基板を180分間保持し、完全にディウェッティングする。そして、成長条件を、水素雰囲気中で徐々に温度1000℃、圧力150ミリバールにする。アンモニアとトリメチルガリウムの形態の成長前駆体を導入し、c面配向したGaNのアイランドを触媒部位上のみに形成する。同条件を維持し、先に設けた触媒部位の配列のみからこれらのアイランドの横方向成長を継続させる。図1及び図5に示すような横寸法20ミクロン、縦寸法5ミクロンのアイランドが、プレパターニングされた触媒部位上のみで得られる。これらのGaNアイランドは、図4(SEM像)に示すように、表面での転位密度が10 cm−2未満と低く、RMS粗さが1nm未満の滑らかな表面となっている。
(実施例2)
ニッケル触媒を用いたc面サファイア基板上におけるGaNアイランドの成長
まず、リソグラフィを用いて、無被覆のc面配向したサファイア基板上に、触媒の寸法200nmx200nm、個々の触媒部位間の間隔100ミクロンで触媒部位を2次元配列にパターニングする。リフトオフ法を用い、触媒部位パターン領域上のみでニッケル膜を得る。次に、サンプルを成長チャンバ内に載置し、窒素雰囲気中で、ニッケルの融点よりはるかに低い1100℃まで温度を徐々に上昇させる。この温度で基板を180分間保持し、完全にディウェッティングする。そして、成長条件を、水素雰囲気中で徐々に温度1050℃、圧力150ミリバールにする。アンモニアとトリメチルガリウムの形態の成長前駆体を導入し、c面配向したGaNのアイランドを触媒部位上のみに形成する。同条件を維持し、先に設けた触媒部位の配列のみからこれらのGaNアイランドの横方向成長を継続させる。図1及び図5に示すような横寸法20ミクロン、縦寸法5ミクロンのGaNアイランドが、プレパターニングされた触媒部位上のみで得られる。これらのアイランドは、図4に示すように、表面での転位密度が10 cm−2未満と低く、RMS粗さが1nm未満の滑らかな表面となっている。
(実施例3)
様々なプロセス条件での金触媒を用いたc面サファイア基板上におけるGaNアイランドの成長
まず、リソグラフィを用いて、無被覆のc面配向したサファイア基板上に、意図する間隔とサイズで触媒部位を2次元配列にパターニングする。リフトオフ法により、金薄膜をパターン領域上のみに形成する。次に、基板を成長チャンバ内に載置し、窒素雰囲気中で、金の融点よりはるかに低い1000℃まで温度を徐々に上昇させる。この温度で基板を90分間保持し、完全にディウェッティングする。そして、水素雰囲気中の150ミリバールの圧力下で、温度を1020℃まで徐々に上昇させる。アンモニアとトリメチルガリウムの形態の成長前駆体を導入し、c面配向したGaNのアイランドを触媒部位の配列上のみに形成する。その後、成長温度を1040℃まで徐々に上昇させ、先に設けた触媒部位のみからGaNアイランドの横方向成長を促進する。図1及び図5に示すような横寸法20ミクロン、縦寸法5ミクロンのGaNアイランドが、プレパターニングされた触媒部位上のみで得られる。これらのGaNアイランドは、図4に示すように、表面での転位密度が10 cm−2未満であり、RMS粗さが1nm未満の滑らかな表面となっている。
(実施例4)
金触媒を用いたr面サファイア基板上におけるGaNアイランドの成長
まず、リソグラフィを用いて、無被覆のr面配向したサファイア基板上に、意図するサイズと間隔で触媒部位を2次元配列にパターニングする。リフトオフ法により、金薄膜をパターン領域上のみに形成する。次に、基板を成長チャンバ内に載置し、窒素雰囲気中で、1000℃まで温度を徐々に上昇させる。完全にディウェッティングするまで、この温度で基板を保持する。そして、成長条件を、水素雰囲気中で徐々に温度1000℃、圧力150ミリバールにする。アンモニアとトリメチルガリウムの形態の成長前駆体を導入し、無極性GaNのアイランドを触媒部位上のみに形成する。同成長条件を維持し、図1、2及び3に概略的に示すように、先に設けた触媒部位のみから無極性GaNのアイランドの横方向成長を継続させる。
(実施例5)
低欠陥密度GaNのボトムアップ成長用プラットフォーム上における高電子移動度トランジスタ素子の成長
まず、リソグラフィを用いて、無被覆のc面配向したサファイア基板上に、先の実施例で説明したように触媒部位を2次元配列にパターニングする。次に、基板を成長チャンバ内に載置し、先の実施例で説明したように、また特に図1及び図5に示すように、横寸法が大きいc面配向した低欠陥密度のGaNアイランドをプレパターニングされた触媒部位上のみに設ける。続いて、成長条件を、徐々に温度1050℃、圧力40ミリバールにする。トリメチルガリウム、トリメチルアルミニウム及びアンモニアの形態の成長前駆体を導入し、AlGa1−xN層を直接GaN層上に形成することで、公知の高電子移動度トランジスタを構成するが低欠陥密度GaN成長プラットフォーム上に堆積する2次元電子ガスを界面に形成する。
(実施例6)
低欠陥密度GaNのボトムアップ成長用プラットフォーム上におけるInGaN量子井戸発光ダイオードの成長
まず、リソグラフィを用いて、無被覆のc面配向したサファイア基板上に、先の実施例で説明したように触媒部位を2次元配列にパターニングする。次に、基板を成長チャンバ内に載置し、先の実施例で説たように、また特に図1、4及び図5に示すように、横寸法が大きいc面配向した低欠陥密度のGaNアイランドの配列をプレパターニングされた触媒部位上のみに設ける。続いて、成長条件を徐々に温度700℃、圧力200ミリバールにし、トリメチルガリウム、トリメチルインジウム及びアンモニアの形態の成長前駆体を導入してInGa1−xN層をGaN層上に形成する。この後インジウム前駆体の流れを停止し、InGa1−xN膜を挟むように別のGaN層を得ることで、量子井戸を形成する。必要に応じてこのプロセスを繰り返し、例えば、発光ダイオードを構成する多重量子井戸構造を低欠陥密度の成長プラットフォーム上に成長させる。
本発明は、マスク層を用いることなく、金属窒化物の電子及び光電子デバイスを単一の工程で成長させるためのプラットフォームが得られる点で有利である。低転位密度(10/cm−2未満)の大面積の金属窒化物アイランド用のプラットフォームを、所定の触媒部位に核生成アシストエピタキシャル技術を用いることで材料節約できるボトムアッププロセスを用いて様々な基材上に成長させることができる。これらの無欠陥で大面積のアイランドには、半導体デバイスを製造するための従来のプレーナプロセスを行うことができる。このようなプラットフォームを得るための方法は、従来の横方向オーバーグロース方式と比較し、成長の中断やマスク層の被着を一切することなく利用できるため有利であり、これにより工程の複雑さを低減し、納期を早めることができる。
このように、上記した実施形態が効率的に達成されることが理解される。また、本発明の実施にあたり、本発明の精神及び範囲から逸脱することなく特定の変更を行うことができることから、上記の説明に含まれ、添付の図面に示される全ての事項は一例にすぎず、限定的な意味で解釈されるものではないことが意図される。
また、以下の特許請求の範囲は、本明細書に記載された本発明の一般的及び特定の特徴の全てと、言語上その中間にあると考えられる本発明の特許請求の範囲の記述の全てを対象とすることを意図していることも理解される。
100 プラットフォーム
101 基板
102 触媒部位
103 金属窒化物アイランド
103a 表面
103b 側壁部
104 エピタキシャル層
105 レーザダイオード

Claims (18)

  1. 基板に間隔をあけて配置された触媒部位の所定の配列と、
    縦横比が少なくとも1より大きく、前記触媒部位の配列の上に配置された複数の大面積の金属窒化物アイランドと、を備え、
    前記金属窒化物アイランドは、表面の転位密度が低く、側壁部の転位が屈曲していることを特徴とする金属窒化物プラットフォーム。
  2. 前記触媒部位の配列の材料は、金又はニッケルから選択される金属、又は、グラフェン、二硫化モリブデン(MoS)又は二硫化タングステン(WS)の層状材料、又は、これらの材料の組み合わせから選択される請求項1に記載のプラットフォーム。
  3. 前記金属窒化物アイランドと前記触媒部位の配列の比は、縦横とも10:1の範囲である請求項1に記載のプラットフォーム。
  4. 前記基板は、(100)、(111)又は(110)シリコン、4H、6H、又は3C炭化ケイ素、又は、c面、r面、a面又はm面サファイアからなる請求項1に記載のプラットフォーム。
  5. 前記金属窒化物アイランドの材料は、窒化アルミニウム、窒化ガリウム、窒化インジウム、又は、その組み合わせである請求項1に記載のプラットフォーム。
  6. 前記金属窒化物アイランドの前記表面における低転位密度は、10/cm−2以下である請求項1に記載のプラットフォーム。
  7. 前記金属窒化物アイランドの二乗平均平方根(RMS)粗さは、1nm未満である請求項1に記載のプラットフォーム。
  8. 前記金属窒化物アイランドの上に、少なくともエピタキシャル中間層が配置される請求項1に記載のプラットフォーム。
  9. 前記金属窒化物アイランドの上に又は前記エピタキシャル中間層の上に、電気・光学能動素子が配置される請求項8に記載のプラットフォーム。
  10. 前記電気・光学能動素子は、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1)で表わされる窒化アルミニウム・ガリウム・インジウムの金属窒化物合金を含む請求項9に記載のプラットフォーム。
  11. (a)基板上に間隔をあけて触媒部位を所定の配列を堆積し、
    (b)大面積の金属窒化物アイランドを成長させるため、反応ガス及び前駆体の存在下の好ましい反応条件下の反応チャンバに前記基板を配置し、前記触媒部位の配列上のみに選択的に金属窒化物アイランドの初期種を成長させ、
    (c)好ましい反応条件下で、前記金属窒化物アイランドを、その縦横比が少なくとも1より大きく、前記金属窒化物アイランドと前記触媒部位の配列の比が縦横に大きくなるように成長させ、
    (d)必要に応じて、前記金属窒化物アイランドの上にエピタキシャル層を成長させる工程を含む、能動素子用金属窒化物プラットフォームの製造方法。
  12. 前記反応ガスは、水素と窒素の混合物である請求項11に記載の方法。
  13. 前記前駆体は、ガリウム、アルミニウム、インジウム及び窒素から、好ましくは、トリメチルガリウム、トリメチルアルミニウム、トリメチルインジウム及びアンモニアから選択される請求項12に記載の方法。
  14. 前記好ましい反応条件は、温度が約500℃〜1200℃の範囲、圧力が40〜900ミリバールの範囲及びV/III比が50〜5000の範囲内である請求項12に記載の方法。
  15. 前記金属窒化物アイランドと前記触媒部位の配列の前記比は、縦横とも10:1の範囲である請求項12に記載の方法。
  16. 前記金属窒化物アイランドは、マスクを使わずに形成される請求項12に記載の方法。
  17. 前記金属窒化物アイランドの上に又は前記エピタキシャル層の上に、電気・光学能動素子が配置される請求項12に記載の方法。
  18. 前記電気・光学能動素子は、AlGaIn(1−x−y)N(0≦x≦1、0≦y≦1)で表わされる窒化アルミニウム・ガリウム・インジウムの金属窒化物合金を含む請求項17に記載の方法。
JP2016217393A 2016-03-22 2016-11-07 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法 Pending JP2017178769A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022133986A JP2022173200A (ja) 2016-03-22 2022-08-25 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IN201641010055 2016-03-22
IN201641010055 2016-03-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022133986A Division JP2022173200A (ja) 2016-03-22 2022-08-25 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2017178769A true JP2017178769A (ja) 2017-10-05

Family

ID=57962976

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016217393A Pending JP2017178769A (ja) 2016-03-22 2016-11-07 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
JP2022133986A Pending JP2022173200A (ja) 2016-03-22 2022-08-25 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022133986A Pending JP2022173200A (ja) 2016-03-22 2022-08-25 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法

Country Status (3)

Country Link
US (1) US10854719B2 (ja)
EP (1) EP3222758A1 (ja)
JP (2) JP2017178769A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994545B (zh) * 2019-01-15 2022-01-14 华灿光电(浙江)有限公司 一种hemt外延结构及其制备方法
CN113582232B (zh) * 2021-07-20 2022-09-27 北京大学 一种高定向过渡金属硫属化合物纳米带生长的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050580A (ja) * 2000-08-01 2002-02-15 Sony Corp 窒化物半導体の気相成長方法
JP2010534612A (ja) * 2007-07-26 2010-11-11 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ エピタキシャル方法およびこの方法によって成長させられたテンプレート

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
JP2003218034A (ja) * 2002-01-17 2003-07-31 Sony Corp 選択成長方法、半導体発光素子及びその製造方法
JP3997827B2 (ja) * 2002-04-30 2007-10-24 住友電気工業株式会社 窒化ガリウム成長用基板及び窒化ガリウム成長用基板の製造方法並びに窒化ガリウム基板の製造方法
FI20045482A0 (fi) * 2004-12-14 2004-12-14 Optogan Oy Matalamman dislokaatiotiheyden omaava puolijohdesubstraatti, ja menetelmä sen valmistamiseksi
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
TWI456791B (zh) * 2011-01-20 2014-10-11 Hon Hai Prec Ind Co Ltd 半導體發光晶片及其製造方法
JPWO2013176291A1 (ja) * 2012-05-23 2016-01-14 日本碍子株式会社 複合基板、発光素子および複合基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002050580A (ja) * 2000-08-01 2002-02-15 Sony Corp 窒化物半導体の気相成長方法
JP2010534612A (ja) * 2007-07-26 2010-11-11 エス. オー. アイ. テック シリコン オン インシュレーター テクノロジーズ エピタキシャル方法およびこの方法によって成長させられたテンプレート

Also Published As

Publication number Publication date
US10854719B2 (en) 2020-12-01
US20170278932A1 (en) 2017-09-28
JP2022173200A (ja) 2022-11-18
EP3222758A1 (en) 2017-09-27

Similar Documents

Publication Publication Date Title
US7407872B2 (en) Epitaxial growth of aligned AlGalnN nanowires by metal-organic chemical vapor deposition
JP4901145B2 (ja) 化合物半導体装置及びその製造方法
TWI411711B (zh) Iii-n層上罩覆材料之形成方法和至少部份罩覆iii-n層之成長方法以及無支撐iii-n層之製造方法及其半導體裝置
US7960260B2 (en) Formation of nanowhiskers on a substrate of dissimilar material
JP4818464B2 (ja) 微細構造の製造方法
JP5253740B2 (ja) Iii族窒化物半導体微細柱状結晶の製造方法およびiii族窒化物構造体
JP6947746B2 (ja) 複合GaNナノカラムの製造方法
JP2022173200A (ja) 横方向に配向した低欠陥密度で大面積の金属窒化物アイランドのプラットフォームおよびその製造方法
US8896100B2 (en) III nitride structure and method for manufacturing III nitride semiconductor fine columnar crystal
JP2010521810A (ja) 半導体ヘテロ構造及びその製造
US20070238211A1 (en) Growing lower defect semiconductor crystals on highly lattice-mismatched substrates
US7745315B1 (en) Highly aligned vertical GaN nanowires using submonolayer metal catalysts
CN104952989A (zh) 外延结构
Daudin et al. The role of surface diffusion in the growth mechanism of III-nitride nanowires and nanotubes
TWI474966B (zh) 外延構造體的製備方法
JP4665286B2 (ja) 半導体基材及びその製造方法
JP5015480B2 (ja) 半導体単結晶基板の製造方法
JP6693618B2 (ja) エピタキシャル基板の製造方法
JP4238372B2 (ja) 半導体基板の製造方法及び素子構造の製造方法
RU2758776C2 (ru) Способ изготовления наноколончатой гетероструктуры на основе соединений iii-n
TWI505984B (zh) 外延構造體
JP4524630B2 (ja) Hemt用エピタキシャルウェハの製造方法
TWI426159B (zh) 用於生長外延結構的掩模及其使用方法
TWI476948B (zh) 外延結構及其製備方法
Su Metal-organic chemical vapor deposition growth and characterization of gallium nitride nanostructures

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170214

AA79 Non-delivery of priority document

Free format text: JAPANESE INTERMEDIATE CODE: A24379

Effective date: 20170801

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20170808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20170810

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180327

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200318

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220426