JP2006210698A

JP2006210698A - 歪みシリコンウェーハ

Info

Publication number: JP2006210698A
Application number: JP2005021522A
Authority: JP
Inventors: Koji Sensai; 宏治泉妻; Takeshi Senda; 剛士仙田; Hideaki Takano; 英明高野
Original assignee: Toshiba Ceramics Co Ltd
Current assignee: Coorstek KK
Priority date: 2005-01-28
Filing date: 2005-01-28
Publication date: 2006-08-10

Abstract

【課題】歪みシリコン層における貫通転位密度の一層の低減化を図る歪みシリコンウェーハを提供する。
【解決手段】単結晶シリコン基板上に格子不整合性のあるエピタキシャル層と歪みＳｉ層の構造を有し、前記シリコン基板の結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して０．０１°〜０．０５°傾斜したオフカット面を用いる。
【選択図】図１

Description

本発明は、歪みシリコンウェーハに関し、特に、貫通転位密度を低減した歪みシリコンウェーハに関する。

近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールリダクション、すなわち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、限界が見え始めてきている。

このため、高速かつ低消費電力の半導体デバイスを形成するための基板として、歪みシリコン層を有する半導体基板が注目されるようになった。特に、単結晶シリコン基板上に、シリコン・ゲルマニウム層（以下、ＳｉＧｅ層という。）を介して、シリコンをエピタキシャル成長させた歪みシリコン層（以下、歪みＳｉ層という。）をチャネル領域に用いた高速デバイスが注目されている。

歪みＳｉ層には、シリコンに比べ格子定数が大きいＳｉＧｅ層により、引張り歪みが生じている。この歪みによりＳｉのバンド構造が変化し、縮退が解けてキャリア移動度が高まり、歪みＳｉ層をチャンネル領域に用いることによって、バルクシリコンを用いた際の１．５倍以上のキャリア高速化が可能となる。

良質な歪みＳｉ層を得るためには、シリコン基板上に良質なＳｉＧｅ層、すなわち貫通転位や欠陥密度が低く、歪み緩和され、平滑な表面を有するＳｉＧｅ層をエピタキシャル成長させることが必要である。

しかし、ＳｉとＧｅの間には格子定数に約４．２％の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、エピタキシャル成長前にＳｉ表面を酸化させ、さらに高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し、良好なエピタキシャル成長膜を得ることは困難である。

この問題を改善する試みも提案されている。例えば、ＳｉＧｅ層において厚さ方向にＧｅ濃度の勾配を付けてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和させることが提案されている。

また、同様な発想からの提案として、ＳｉＧｅ層を多段層に形成し、各段層のＧｅ濃度を段階的に変化させて、格子不整合による転位の多発を抑制させようとするものがある。

このようにＳｉＧｅ層を組成傾斜層とすることに加え、中間層として窒化珪素薄膜などの緩衝層を形成して転位の伝播を抑制する方法、あるいは単結晶シリコンウェーハのオフカット面を下地としてエピタキシャル成長する方法が提案されている。

後者のオフカットウェーハを用いる技術では、ＳｉＧｅ層の成長過程で転位が発達する際に、外方に真直ぐでなく傾斜して進むため、転位同士が絡まりあって発達を停止することを利用する。その結果、ＳｉＧｅ層の外表面まで貫通する転位が減少し、歪みＳｉ層の転位密度が低下する（例えば、特許文献１、特許文献２参照。）。

特許文献１では、シリコン基板上にＳｉＧｅ層をエピタキシャル成長する方法において、エピタキシャル成長を開始するシリコン基板表面を（１００）面から、＜１００＞方向に対して６°〜８°傾斜したオフカット面を用いている。

特許文献２によれば、シリコン基板の上に、Ｇｅ濃度が界面で零であり外方に向って富化する濃度傾斜を持つＳｉＧｅエピタキシャル層を形成するに際し、単結晶シリコン基板の（１００）面から＜１１０＞方向に１°〜８°のオフアングルを設けることによって、貫通転位密度を３×１０^６以下にすること、また、表面粗さＲｍｓを２０ｎｍ以下にすることが可能であるとしている。

しかしながら、これら提案によっても次世代の高速デバイスを実現するためには不十分であり、貫通転位の密度をさらに低減する必要があり、解決策が望まれている。
特開２００２−３５６３９９号公報米国特許第６，０３９，８０３号明細書

上述したとおり、従来の技術では、シリコン基板表面にＧｅ濃度を増加しながら傾斜させてＳｉＧｅ層をエピタキシャル成長させても、シリコン基板との間にミスフィットが存在する。そして、上記ミスフィットに起因して貫通転位が発生し歪みＳｉ層の表面にまで達することとなる。歪みＳｉ層の貫通転位は、デバイス素子の成形時において接合リーク電流の原因となる。

さらに、貫通転位と残留歪みエネルギーにより、クロスハッチ模様の凹凸が形成されてしまい、その上に成長させる歪みＳｉ層の表面粗さＲmsが大きくなってしまうという問題が生じている。

そのため、組成傾斜ＳｉＧｅ層をエピタキシャル成長する際の貫通転位密度の発生・伝播を抑制する有効な手段が求められている。

本発明は、上記事情に鑑みてなされたものであり、貫通転位密度が低い歪みシリコンウェーハを提供することを目的とする。

上記目的を達成するために、本願発明の一実施態様によれば、結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して、０．０１°〜０．０５°傾斜したオフカット面である単結晶シリコン基板上に、格子不整合性のあるエピタキシャル層と歪みＳｉ層が順次積層されたことを特徴とする歪みシリコンウェーハが提供される。

好ましくは、前記格子不整合性のあるエピタキシャル層は、厚さ０．１〜３μｍの組成傾斜ＳｉＧｅ層（Ｓｉ_１−ｘＧｅ_ｘ層のＧｅ濃度比ｘがx≦0.5）と、その上に厚さ０．１〜１μｍのＧｅ組成比が一定である歪み緩和Ｓｉ_１−ｘＧｅ_ｘ層からなることを特徴とする。

また、前記歪みＳｉ層は、厚さ５〜３０ｎｍの歪みＳｉ層であることを特徴とする。

本発明によれば、貫通転位密度が低減されたことによる、表面に凹凸の少ない歪みシリコンウェーハを提供することができる。

本発明者らは、下地である単結晶シリコン基板の優先方位とＳｉＧｅ層における転位の伝播方向について研究を重ね、該シリコンウェーハとして最適なオフカット面を用いることによりＳｉＧｅ層の貫通転位密度を低減できることを見出したものである。

以下に、本発明の実施形態について、図面を参照しながら説明する。図１は、本発明の実施の形態に係わる歪みシリコンウェーハ断面の概略図である。

係る歪みシリコンウェーハは、下地となる単結晶シリコン基板の優先面方位に対しオフアングルを設定した面に、ＳｉＧｅをエピタキシャル成長させて組成傾斜が形成されている。すなわち、シリコン基板（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して０．０１°〜０．０５°傾斜したオフカット面１上に、Ｇｅ濃度を次第に増やした組成傾斜ＳｉＧｅ層（Ｓｉ_１−ｘＧｅ_ｘ層のＧｅ濃度比ｘがx≦0.5）２が形成されている。組成傾斜ＳｉＧｅ層２は、例えば層厚を０．１〜３μｍとし、Ｇｅの濃度を傾斜２５％/μｍ以下として０％から３０％まで増加させたものが好適である。

組成傾斜ＳｉＧｅ層２の上には、歪み緩和ＳｉＧｅ層３（Ｓｉ_1-xＧｅ_x層、０．１≦ｘ≦０．５）がエピタキシャル成長されている。この歪み緩和ＳｉＧｅ層３厚さは、０．１〜１μｍが好適である。なお、組成傾斜ＳｉＧｅ層２と歪み緩和ＳｉＧｅ層３は、格子不整合性を持っている。

更に、歪み緩和ＳｉＧｅ層３の上に、歪みＳｉ層４が形成されている。この歪みＳｉ層４は、厚さ１０ｎｍ以下が好適である。

このように、上記オフカット面を有する単結晶シリコン基板１の上に、３層構造の薄膜を形成することによって、歪みＳｉ層４の貫通転位密度を１０^３／ｃｍ^２以下にすることができた。

上述したように、単結晶シリコン基板１のオフアングルは、０．０５°以下であることが望ましい。単結晶シリコン基板のオフアングルがこの範囲である場合、ＳｉＧｅがエピタキシャル成長する過程で、表面にｈｉｌｌｏｃｋと呼ばれる幅３０μｍ、深さ数ｎｍの窪みが形成され、ＳｉＧｅ層とシリコン基板の界面から伸長してきた転位が、この溝に収束して伸長を停止する。そのため、ＳｉＧｅ層の外表面に達することができず、貫通転位密度が低下するからである。

次に、上記した歪みシリコンウェーハの製法について概説する。まず、オフアングルを設定した鏡面研磨面上にＳｉＧｅのエピタキシャル層を形成するには、例えば、ランプ加熱によるＣＶＤ法、超高真空中でのＣＶＤ法（ＵＨＶ−ＣＶＤ）等の気相エピタキシャル成長法や分子線エピタキシャル成長法（ＭＢＥ）等で行うことができる。

形成条件は、ＳｉＧｅ層のＳｉ：Ｇｅ組成比や膜厚、成膜方法、装置等により夫々異なり適宜設定される。例えばランプ加熱によるＣＶＤ法を例にとれば、組成がＧｅ＝０．３の場合、次のようになる。

キャリアガス：Ｈ₂、原料ガス：ＳｉＨ₄、ＧｅＨ₄、チャンバ圧：１０〜１００Ｔｏｒｒ、温度：６５０〜６８０℃、成長速度１０〜５０ｎｍ／分間。

このようにして得られたＳｉＧｅ層の表面上に、例えば、ＣＶＤ等により歪みＳｉ層を成長させる。形成された歪みＳｉ層は、下層のＳｉＧｅ層と格子定数が異なるため弾性歪みを有して縮退が解けるので、キャリアの移動が無歪み状態に比較して数倍高速化する。この歪みＳｉ層をデバイス活性領域として利用するためには、例えば５〜３０ｎｍの厚さに形成するのが好ましい。

さらに、ＣＶＤによる単結晶Ｓｉの成長条件の一例を示すと次のようになる。

キャリアガス：Ｈ₂、原料ガス：ＳｉＨ₂Ｃｌ₂又はＳｉＨ₄、チャンバ圧：１０〜７６０Ｔｏｒｒ、温度：６５０〜１０００℃。

上述した、格子不整合性のあるエピタキシャル層は、その組成が、Ｓｉ_１−ｘＣ_ｘ（１＞ｘ＞0.1）、または、Ｓｉ_１−ｘＮ_ｘ（１＞x≧0.1）でもＳｉＧｅ層と同様な効果がある。

具体的には、Ｃのソースガスとしてハイドロカーボン系ガス、Ｎのソースとして窒素あるいはＮＨ_３を、キャリアガスとして水素を用いることができる。

以下に、実施例を挙げて説明するが、本願発明はこれら実施例により限定されるものではない。

シリコン基板として、例えばチョクラルスキー法で単結晶インゴットを作成したボロン添加によるＰ型のものを用いた。インゴットをベベル処理し、スライスして板状にしたあと、所定のオフアングルにカットして研削し鏡面に研磨仕上げした。抵抗率は０．１〜１．０Ω・ｃｍ、酸素濃度は約１５×１０^１７／ｃｍ^３である。このウェーハをＳＮ−１洗浄し、５％フッ酸水溶液に数分間浸漬して純水でリンスしたあと、上述した方法でＧｅの組成傾斜を持つＳｉＧｅ層の厚さを２μｍとし外表面の組成をＳｉ_７０Ｇｅ_３０とした。この組成傾斜ＳｉＧｅ層の上にＧｅ組成比が一定である歪み緩和Ｓｉ_７０Ｇｅ_３０層の厚さを１μｍとし９００℃でエピタキシャル成長した。更に、７００℃で歪みＳｉ層を２０ｎｍエピタキシャル形成した。

この実施例では、下地であるシリコンウェーハの優先面を（１００）とした。その＜１００＞方向（Ｘ方向）のオフアングルをＸ＝０．０５°として、＜０−１０＞方向（Ｙ方向）のオフアングルをＹ＝０°〜０．１２°の範囲で変えた場合、オフアングル面の上にエピタキシャル成長するＧｅ層と歪みＳｉ層を通して、最表面に貫通して出現した転位密度の変化を評価した。

図２にオフアングルにともなう貫通転位密度の変化を示す。ウェーハ＜０−１０＞方向のオフアングルが０．０１°≦Ｙ≦０．０５°のとき、貫通転位密度が低下して１０^３／ｃｍ^２であった。

本実施の形態によれば、貫通転位密度を１０^３／ｃｍ^２以下に抑制した良質な歪みＳｉ層を形成可能であり、次世代のＬＳＩおよび個別半導体素子などの性能を実現できる歪みシリコンウェーハが得られる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。

本発明の実施の形態に係る歪みシリコンウェーハの概略断面図である。Ｙ方向オフアングルと貫通転位密度の関係を示す線図である。

符号の説明

１・・・単結晶シリコン基板、２・・・組成傾斜ＳｉＧｅ層、３・・・歪み緩和ＳｉＧｅ層、４・・・歪みＳｉ層。

Claims

結晶表面が面方位（１００）面から結晶方位＜１００＞方向および＜０−１０＞方向に対して、０．０１°〜０．０５°傾斜したオフカット面である単結晶シリコン基板上に、格子不整合性のあるエピタキシャル層と歪みＳｉ層が順次積層されたことを特徴とする歪みシリコンウェーハ。
前記格子不整合性のあるエピタキシャル層は、厚さ０．１〜３μｍの組成傾斜ＳｉＧｅ層（Ｓｉ_１−ｘＧｅ_ｘ層のＧｅ濃度比ｘがx≦０．５）と、その上に形成された厚さ０．１〜１μｍのＧｅ組成比が一定である歪み緩和Ｓｉ_１−ｘＧｅ_ｘ層であることを特徴とする請求項１記載の歪みシリコンウェーハ。
前記格子不整合性のあるエピタキシャル層は、Ｓｉ_１−ｘＣ_ｘ（１＞ｘ＞0.1）、または、Ｓｉ_１−ｘＮ_ｘ（１＞x≧0.1）であることを特徴とする請求項１記載の歪みシリコンウェーハ。