JP2004356164A - 歪みシリコン基板ウエハの製造方法 - Google Patents
歪みシリコン基板ウエハの製造方法 Download PDFInfo
- Publication number
- JP2004356164A JP2004356164A JP2003148864A JP2003148864A JP2004356164A JP 2004356164 A JP2004356164 A JP 2004356164A JP 2003148864 A JP2003148864 A JP 2003148864A JP 2003148864 A JP2003148864 A JP 2003148864A JP 2004356164 A JP2004356164 A JP 2004356164A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial growth
- growth layer
- silicon substrate
- strained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】従来よりも貫通転位密度が低い歪みシリコン基板ウエハを製造することができる方法を提供する。
【解決手段】歪みSi層4を形成させる前の第2エピタキシャル成長層3と単結晶シリコン基板1との間に、Siでない元素の濃度比(非Si元素濃度比)が高く、Si結晶との格子定数差が大きく、その成長中に高密度で転位が生成する層(第1エピタキシャル成長層)2を介在させる。
この転位が多発した層(第1エピタキシャル成長層)2を短時間熱処理してその貫通転位を消滅させた後、該層上に非Si元素濃度比のより低い前記第2エピタキシャル成長層3を成長させる。
【選択図】 図1
【解決手段】歪みSi層4を形成させる前の第2エピタキシャル成長層3と単結晶シリコン基板1との間に、Siでない元素の濃度比(非Si元素濃度比)が高く、Si結晶との格子定数差が大きく、その成長中に高密度で転位が生成する層(第1エピタキシャル成長層)2を介在させる。
この転位が多発した層(第1エピタキシャル成長層)2を短時間熱処理してその貫通転位を消滅させた後、該層上に非Si元素濃度比のより低い前記第2エピタキシャル成長層3を成長させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、歪みシリコン基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位密度および欠陥密度が低い、歪みシリコン基板ウエハの製造方法に関する。
【0002】
【従来の技術】
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム混晶層(以下、SiGe層という)を介して、シリコンをエピタキシャル成長させた歪みシリコン層(以下、歪みSi層という)をチャンネル領域に用いた高速デバイスが提案され注目されている。
【0003】
この歪みSi層は、Si結晶に比べ格子定数が大きいSiGe混晶により引張り歪みが生じている。この歪みによりSiのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
従って、この歪みSi層をチャンネル領域に用いることにより、バルクSiを用いた際の1.5倍以上のキャリアの高速化が可能となる。
このようなMOSFET移動度の大幅な向上を達成できる良質な歪みSi層を得るためには、該歪みSi層とシリコン基板との間に良質な歪み緩和層を介在させることが必要で、例えば、貫通転位密度、欠陥密度が低く歪み緩和され、平滑な表面を有するSiGe層を前記歪み緩和層としてエピタキシャル成長させることが必要である。
【0004】
しかし、SiとGeの間には格子定数に約4.2%の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例え、エピタキシャル前にSi表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し良好なエピタキシャル成長膜を得ることはできなかった。
【0005】
この問題を改善する試みも提案されており、例えば、SiGe層における厚さ方向にGe濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
【0006】
また、同様な発想からの提案として、特許文献1及び2には、SiGeエピタキシャル成長層を多段層に形成し、各段層のGe濃度を段階的変化させて格子不整合による転位の多発を抑制する発明が開示されている。
しかしながら、このような方法によってもGe濃度比を0.3以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和SiGe層の厚さ(臨界膜厚)は約3μmに達し、このために、SiGe層の成長速度の関係上、厚さ3μmを堆積するのに数時間以上を要し、生産効率が悪いという問題がある。しかも、エピタキシャル成長層表面にクロスハッチ模様の凹凸が形成されてしまうという新たな不都合をも招来する。
【0007】
【特許文献1】
特開2003−78116号公報(請求項1)
【0008】
【特許文献2】
特開2003−78118号公報(第4頁第5欄20行〜第6欄第28行)
【0009】
【発明が解決しようとする課題】
上述したとおり、従来の技術では、例えSiGe層のエピタキシャル前にシリコン基板表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ge濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、SiGe層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
【0010】
このように現在も、上述した歪みシリコン基板ウエハの製造方法において、SiGe層のエピタキシャル成長中の積層欠陥及び貫通転位の発生を防ぐ有効な手段の出現が強く求められている。
本発明は、上記事情に鑑みなされたものであり、従来よりも貫通転位密度が低い歪みシリコン基板ウエハを製造することができる方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、単結晶シリコン基板上に積層される、シリコン・ゲルマニウム、炭化珪素、窒化珪素から選択された1種のエピタキシャル成長層であって、かつシリコン基板上にエピタキシャル成長させた時に転位を生成させる、非Si元素濃度比が高い濃度比を有する第1のエピタキシャル成長層と、前記第1のエピタキシャル成長層上に積層される、前記第1のエピタキシャル成長層における非Si元素濃度比よりも低い濃度比を有する第2のエピタキシャル成長層と、前記第2のエピタキシャル成長層の上に積層される格子歪みを有する歪みSi層とを有する歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、前記第1エピタキシャル成長層を10〜200nmの厚さに形成して、成長を停止させた後、引き続いて400〜1000℃の温度で1秒〜10分間熱処理し、該熱処理された第1エピタキシャル成長層上に前記第2エピタキシャル成長層を形成し、次いで、該第2エピタキシャル成長層の面上に歪みSi層を形成することを特徴としている。
【0012】
前記したように、第1に、本発明は、歪みSi層を形成させる前の第2エピタキシャル成長層と単結晶シリコン基板との間に、Siでない元素の濃度比(非Si元素濃度比)が高く、Si結晶との格子定数差が大きく、その成長中に高密度で転位が生成する層(第1エピタキシャル成長層)を介在させる点に特徴がある。
また、第2に、転位が多発した層(第1エピタキシャル成長層)を短時間熱処理してその貫通転位を消滅させた後、該層上に非Si元素濃度比のより低い前記第2エピタキシャル成長層を成長させる点に特徴がある。
【0013】
これにより、良質な歪みSi層を得るための基礎となるSiGe層等の歪み緩和層(第2エピタキシャル成長層)を、貫通転位や欠陥が殆どなく、歪み緩和され、かつ平滑な表面を有する好適状態にエピタキシャル成長させることができる。
【0014】
前記第1、第2エピタキシャル成長層はSiGe層であることが好ましく、その場合、第1エピタキシャル成長層におけるGe濃度比が0.6以上であり、第2エピタキシャル成長層におけるGe濃度比が0.3以上であることが特に好ましい。
また、上記で形成される第2エピタキシャル成長層の厚さは100〜300nmであり、その上に形成される歪みSi層の厚さは10〜50nmであることが好ましい。
【0015】
また、第1、第2エピタキシャル成長層が炭化珪素層である場合、前記第1エピタキシャル成長層における炭素濃度比が0.1以上であり、前記第2エピタキシャル成長層における炭素濃度比が0.01以下であることが好ましい。
更に、この場合における第2エピタキシャル成長層の厚さは100〜300nmであり、その上に形成される歪みSi層の厚さは10〜50nmであることが好ましい。
【0016】
また、前記第1、第2エピタキシャル成長層が窒化珪素層である場合、前記第1エピタキシャル成長層における窒素濃度比が0.1以上であり、前記第2エピタキシャル成長層における窒素濃度比が0.01以下であることが好ましい。
更に、この場合における第2エピタキシャル成長層の厚さは100〜300nmであり、その上に形成される歪みSi層の厚さは10〜50nmであることが好ましい。
【0017】
【発明の実施の形態】
以下に本発明にかかる歪みシリコン基板ウエハの製造方法を、本発明の方法で得られる歪みシリコン基板ウエハの概略断面図である図1に基づいて詳細に説明する。尚、この実施形態にあっては、第1、第2エピタキシャル成長層がSiGe層である場合を主に説明する。
【0018】
本発明の方法において用いられる単結晶シリコン基板1としては、例えば、チョクラルスキー法(以下、CZ法と称す)で引き上げられた単結晶インゴットから切り出されたP+型ボロンドープ基板で、方位(100)、抵抗率0.1〜10Ωcm、初期酸素濃度15×10atoms17/cm3以下等の仕様のシリコンプライムウエハが好適に用いられる。勿論、CZ以外のウエハ、例えば、FZウエハ等も用いることができる。
【0019】
本発明の方法では、前記シリコン基板1の面上に、SiGe、SiCまたはSiNから選択された1種の層であって、シリコン結晶上にエピタキシャル成長させた時に転位を生成させるに充分な格子定数差となる高い非Si元素濃度比(Ge、C、N濃度比)を有する第1のエピタキシャル成長層を成長させる。
より具体的には、該層がSiGe層の場合、図1にも示した通り、シリコン基板1との界面近傍域2aで転位が多発するに充分な格子定数差となるGe濃度比0.6以上、即ち、組成式Si1−xGexでx≧0.6、より好ましくはGe濃度比0.7〜0.8の組成の層を第1エピタキシャル成長層2として形成する。
【0020】
形成される層2の厚さは、10〜200nm、特に100〜150nm、が好ましく、該厚さに形成することにより、エピタキシャル成長中に基板1との界面近傍2aに発生した転位等の結晶欠陥がエピタキシャル成長層の成長方向に伝播するよりも、基板面に沿って、あるいは基板の内部を伝播する。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
【0021】
形成される層厚さが10nmを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方200nmを越えると成長に長時間を要するだけでなくSiGe層に多結晶化傾向が現れるため好ましくない。
【0022】
上記SiGeエピタキシャル成長層の成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべきSiGe層のSi:Ge組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるCVD法の場合の一例を示すと、組成がGe=0.6の場合、下記のようになる。
キャリアガス:H2、原料ガス:SiH4、GeH4、チャンバ圧:10〜50Torr、温度:500〜650℃、成長速度10〜50nm/分。
【0023】
前記第1エピタキシャル成長層がSiC層の場合は、C濃度比0.1以上、より好ましくは0.2〜0.3の組成の層とする。
また、第1エピタキシャル成長層がSiNの場合は、N濃度比0.1以上、より好ましくは0.3〜0.4とする。
【0024】
形成される層の厚さは、SiC、SiN層何れの場合も10〜200nm、特に50〜100nmが好ましい。
形成される層厚さが10nmを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方200nmを越えると成長に長時間を要するだけでなく、多結晶化傾向が現れるため好ましくない。
【0025】
上記SiCまたはSiNエピタキシャル成長層の成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべき夫々層の組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
【0026】
本発明の方法では、この第1エピタキシャル成長層が形成されたシリコン基板1を、引き続き、好ましくは同一の処理炉内において、比較的、短時間熱処理して貫通転位を消滅させる。
熱処理条件は、温度が400〜1000℃、特に、第1エピタキシャル成長層がSiGe層の場合、より好ましくは500〜800℃、特にその成長温度とほぼ同温での処理、即ち、600〜700℃での処理が好ましい。
【0027】
また、第1エピタキシャル成長層がSiC層の場合は、500〜850℃での処理が好ましく、特に、その成長温度とほぼ同温での処理、即ち650〜750℃での処理が好ましい。
更に、第1エピタキシャル成長層がSiN層の場合は、500〜750℃での処理が好ましく、特に、その成長温度とほぼ同温での処理、即ち550〜600℃での処理が好ましい。
熱処理時間は、何れの成長層の場合でも、1秒〜10分、特に1〜3分が好ましい。
【0028】
更に、上記熱処理は、50Torr以下、より好ましくは20〜40Torr、の減圧下に実施されること、または、還元性ガス雰囲気中または不活性ガス雰囲気中で実施されること、あるいは両者併用で実施されることが好ましい。
特に、水素ガス、アルゴンガス、ヘリウムガス等の還元性乃至不活性ガス雰囲気中で、前記夫々の第1エピタキシャル成長層の成長条件と同じ温度で減圧条件下に実施されることが好ましい。
【0029】
次いで、この熱処理された第1エピタキシャル成長層上に、歪み緩和層となる第2のエピタキシャル成長層を成長させる。
本発明において、この第2エピタキシャル成長層は、熱処理で表面が平滑化され転位や欠陥が消滅した該第1エピタキシャル成長層の表面上に、該第1のエピタキシャル成長層と同種の層であって、より低い非Si元素濃度比の層が形成される。
このため、転位密度や欠陥密度が低く、歪み緩和層として充分機能する良質の第2のエピタキシャル成長層を得ることができる。
【0030】
図1にも示した通り、この第2エピタキシャル成長層3がSiGe層の場合、Ge濃度比は0.3以上、即ち、組成式Si1−xGexでx≧0.3である。
Ge濃度比は0.4〜0.6であることがより好ましい。
形成される層3の厚さは、100〜300nm、特に150〜250nmが好ましい。
【0031】
上記SiGeエピタキシャル成長層の成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべきSiGe層のSi:Ge組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるCVD法の場合の一例を示すと、組成がGe=0.3の場合、下記のようになる。
キャリアガス:H2、原料ガス:SiH4、GeH4、チャンバ圧:10〜50Torr、温度:450〜600℃、成長速度10〜30nm/分。
【0032】
前記第2エピタキシャル成長層がSiC層の場合は、C濃度比0.01以下、より好ましくは0.002〜0.005の組成の層とする。
また、SiNの場合は、N濃度比0.01以下、より好ましくは0.003〜0.007とする。
形成される層の厚さは、SiC層、SiN層何れの場合も、100〜300nm、特に150〜250nmが好ましい。
【0033】
本発明の方法においては、例えば、図1に示すように、SiGe等の第2のエピタキシャル成長層3の表面上に、例えば、CVD法等により単結晶Si層を成長させる。
このようにして形成される単結晶Si層は、その下層の例えば、SiGe層3と格子定数が異なるため歪みSi層4となる。
この歪みSi層の厚さは、形成デバイス仕様等の要求により適宜決定されるが、通常10〜50nm厚さに形成される。
【0034】
上記CVD法による単結晶Siの成長条件の一例を示すと次の通りである。
キャリアガス:H2、原料ガス:SiH2Cl2またはSiH4、チャンバ圧:10〜760Torr、温度:650〜1000℃。
このようにして本発明の方法で得られた歪みSi層は、適度な引張りあるいは圧縮歪みを有し、層内に転位や欠陥が殆ど無いため、MOSFET移動度の大幅な向上が達成できる良質な歪みSi層となる。
【0035】
【実施例】
「実施例」
シリコン基板として、CZ法−P型(ボロンドープ)のシリコン基板で方位(100)、抵抗率0.1Ωcm、初期酸素濃度10×1017atoms/cm3のものを用意した。
この基板上に厚さ100nmのSiGe第1エピタキシャル成長層(Si1−xGex:x=0.6)を成長させ、引き続き同一の成長処理炉内で600℃、1分間熱処理を行った。
【0036】
次に、該熱処理されたSiGeからなる第1エピタキシャル成長層の面上に、厚さ200nmのSiGeからなる第2エピタキシャル成長層(Si1−xGex:x=0.3)を成長させ、最後に、その面上に厚さ20nmの単結晶Si層を成長させ、表層歪みSi層のウエハを得た。
上記実験例において、熱処理温度を400℃〜1000℃の範囲で種々変化させた以外は上記実験例と同様に処理した表層歪みSi層のウエハを更に9点作製した。
【0037】
そして、上記計10点の表層歪みSi層ウエハの各々についてそれらのSiGe層内における貫通転位密度を測定した。
図2に、上記測定貫通転位密度と熱処理温度との関係をプロットしたものを示した。
図2から、熱処理温度400〜1000℃の範囲では、転位密度は何れも104/cm2台以下で低く、特に、熱処理温度600〜700℃では、密度は103/cm2以下と非常に低くなることがわかる。
【0038】
【発明の効果】
以上詳述した通り、本発明の方法で作製された歪みシリコン基板ウエハは、転位等の欠陥密度が低く、しかも歪み緩和されたSiGe等からなる第2エピタキシャル成長層(歪み緩和層)を有しているため、良好な歪みSi層を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明の方法で得られる歪みシリコン基板ウエハを概念的に示した概略断面図である。
【図2】図2は、実施例で得られた貫通転位密度と熱処理温度との関係をプロットした線図である。
【符号の説明】
1 シリコン基板
2 第1エピタキシャル成長層
2a 転位多発域(界面近傍域)
3 第2エピタキシャル成長層
4 歪みSi層
【発明の属する技術分野】
本発明は、歪みシリコン基板ウエハの製造方法に関し、より詳細には、従来よりも貫通転位密度および欠陥密度が低い、歪みシリコン基板ウエハの製造方法に関する。
【0002】
【従来の技術】
近年、高速かつ低消費電力の半導体デバイスに対する要望が益々強くなってきているが、デバイスの大幅なスケールレダクション、即ち、素子寸法の大幅縮小化、微細化によるデバイス性能の更なる向上は、既に、物理的に限界が見え始めてきている。
このため、高速、低消費電力デバイスを形成するための基板として歪みシリコン層を有する基板が注目されるようになり、特に、シリコン基板上に、シリコン・ゲルマニウム混晶層(以下、SiGe層という)を介して、シリコンをエピタキシャル成長させた歪みシリコン層(以下、歪みSi層という)をチャンネル領域に用いた高速デバイスが提案され注目されている。
【0003】
この歪みSi層は、Si結晶に比べ格子定数が大きいSiGe混晶により引張り歪みが生じている。この歪みによりSiのバンド構造が変化し、縮退が解けてキャリア移動度が高まる。
従って、この歪みSi層をチャンネル領域に用いることにより、バルクSiを用いた際の1.5倍以上のキャリアの高速化が可能となる。
このようなMOSFET移動度の大幅な向上を達成できる良質な歪みSi層を得るためには、該歪みSi層とシリコン基板との間に良質な歪み緩和層を介在させることが必要で、例えば、貫通転位密度、欠陥密度が低く歪み緩和され、平滑な表面を有するSiGe層を前記歪み緩和層としてエピタキシャル成長させることが必要である。
【0004】
しかし、SiとGeの間には格子定数に約4.2%の差異があるため、通常状態でそのままエピタキシャル成長させた場合は、勿論、例え、エピタキシャル前にSi表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に貫通転位や積層欠陥が多発し良好なエピタキシャル成長膜を得ることはできなかった。
【0005】
この問題を改善する試みも提案されており、例えば、SiGe層における厚さ方向にGe濃度の勾配をつけてエピタキシャル成長させ、格子定数差異による歪みの大きさを転位発生の許容限度内に緩和する方法が提案されている。
【0006】
また、同様な発想からの提案として、特許文献1及び2には、SiGeエピタキシャル成長層を多段層に形成し、各段層のGe濃度を段階的変化させて格子不整合による転位の多発を抑制する発明が開示されている。
しかしながら、このような方法によってもGe濃度比を0.3以上にしようとすると、濃度勾配が急峻となってやはり転位発生を充分に満足する程度には抑制できない。
これを回避するように形成した歪緩和SiGe層の厚さ(臨界膜厚)は約3μmに達し、このために、SiGe層の成長速度の関係上、厚さ3μmを堆積するのに数時間以上を要し、生産効率が悪いという問題がある。しかも、エピタキシャル成長層表面にクロスハッチ模様の凹凸が形成されてしまうという新たな不都合をも招来する。
【0007】
【特許文献1】
特開2003−78116号公報(請求項1)
【0008】
【特許文献2】
特開2003−78118号公報(第4頁第5欄20行〜第6欄第28行)
【0009】
【発明が解決しようとする課題】
上述したとおり、従来の技術では、例えSiGe層のエピタキシャル前にシリコン基板表面を酸化したり、更に高温アニールしても、エピタキシャル成長中に積層欠陥の発生を抑制することができなかった。
更に、Ge濃度に傾斜をつけてエピタキシャル成長させたとしても、貫通転位が発生し、また、SiGe層表面にクロスハッチ模様の凹凸が形成されてしまう不都合を回避することができない。
【0010】
このように現在も、上述した歪みシリコン基板ウエハの製造方法において、SiGe層のエピタキシャル成長中の積層欠陥及び貫通転位の発生を防ぐ有効な手段の出現が強く求められている。
本発明は、上記事情に鑑みなされたものであり、従来よりも貫通転位密度が低い歪みシリコン基板ウエハを製造することができる方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記目的を達成するためになされた本発明にかかる歪みシリコン基板ウエハの製造方法は、単結晶シリコン基板上に積層される、シリコン・ゲルマニウム、炭化珪素、窒化珪素から選択された1種のエピタキシャル成長層であって、かつシリコン基板上にエピタキシャル成長させた時に転位を生成させる、非Si元素濃度比が高い濃度比を有する第1のエピタキシャル成長層と、前記第1のエピタキシャル成長層上に積層される、前記第1のエピタキシャル成長層における非Si元素濃度比よりも低い濃度比を有する第2のエピタキシャル成長層と、前記第2のエピタキシャル成長層の上に積層される格子歪みを有する歪みSi層とを有する歪みシリコン基板ウエハの製造方法において、前記シリコン基板上に、前記第1エピタキシャル成長層を10〜200nmの厚さに形成して、成長を停止させた後、引き続いて400〜1000℃の温度で1秒〜10分間熱処理し、該熱処理された第1エピタキシャル成長層上に前記第2エピタキシャル成長層を形成し、次いで、該第2エピタキシャル成長層の面上に歪みSi層を形成することを特徴としている。
【0012】
前記したように、第1に、本発明は、歪みSi層を形成させる前の第2エピタキシャル成長層と単結晶シリコン基板との間に、Siでない元素の濃度比(非Si元素濃度比)が高く、Si結晶との格子定数差が大きく、その成長中に高密度で転位が生成する層(第1エピタキシャル成長層)を介在させる点に特徴がある。
また、第2に、転位が多発した層(第1エピタキシャル成長層)を短時間熱処理してその貫通転位を消滅させた後、該層上に非Si元素濃度比のより低い前記第2エピタキシャル成長層を成長させる点に特徴がある。
【0013】
これにより、良質な歪みSi層を得るための基礎となるSiGe層等の歪み緩和層(第2エピタキシャル成長層)を、貫通転位や欠陥が殆どなく、歪み緩和され、かつ平滑な表面を有する好適状態にエピタキシャル成長させることができる。
【0014】
前記第1、第2エピタキシャル成長層はSiGe層であることが好ましく、その場合、第1エピタキシャル成長層におけるGe濃度比が0.6以上であり、第2エピタキシャル成長層におけるGe濃度比が0.3以上であることが特に好ましい。
また、上記で形成される第2エピタキシャル成長層の厚さは100〜300nmであり、その上に形成される歪みSi層の厚さは10〜50nmであることが好ましい。
【0015】
また、第1、第2エピタキシャル成長層が炭化珪素層である場合、前記第1エピタキシャル成長層における炭素濃度比が0.1以上であり、前記第2エピタキシャル成長層における炭素濃度比が0.01以下であることが好ましい。
更に、この場合における第2エピタキシャル成長層の厚さは100〜300nmであり、その上に形成される歪みSi層の厚さは10〜50nmであることが好ましい。
【0016】
また、前記第1、第2エピタキシャル成長層が窒化珪素層である場合、前記第1エピタキシャル成長層における窒素濃度比が0.1以上であり、前記第2エピタキシャル成長層における窒素濃度比が0.01以下であることが好ましい。
更に、この場合における第2エピタキシャル成長層の厚さは100〜300nmであり、その上に形成される歪みSi層の厚さは10〜50nmであることが好ましい。
【0017】
【発明の実施の形態】
以下に本発明にかかる歪みシリコン基板ウエハの製造方法を、本発明の方法で得られる歪みシリコン基板ウエハの概略断面図である図1に基づいて詳細に説明する。尚、この実施形態にあっては、第1、第2エピタキシャル成長層がSiGe層である場合を主に説明する。
【0018】
本発明の方法において用いられる単結晶シリコン基板1としては、例えば、チョクラルスキー法(以下、CZ法と称す)で引き上げられた単結晶インゴットから切り出されたP+型ボロンドープ基板で、方位(100)、抵抗率0.1〜10Ωcm、初期酸素濃度15×10atoms17/cm3以下等の仕様のシリコンプライムウエハが好適に用いられる。勿論、CZ以外のウエハ、例えば、FZウエハ等も用いることができる。
【0019】
本発明の方法では、前記シリコン基板1の面上に、SiGe、SiCまたはSiNから選択された1種の層であって、シリコン結晶上にエピタキシャル成長させた時に転位を生成させるに充分な格子定数差となる高い非Si元素濃度比(Ge、C、N濃度比)を有する第1のエピタキシャル成長層を成長させる。
より具体的には、該層がSiGe層の場合、図1にも示した通り、シリコン基板1との界面近傍域2aで転位が多発するに充分な格子定数差となるGe濃度比0.6以上、即ち、組成式Si1−xGexでx≧0.6、より好ましくはGe濃度比0.7〜0.8の組成の層を第1エピタキシャル成長層2として形成する。
【0020】
形成される層2の厚さは、10〜200nm、特に100〜150nm、が好ましく、該厚さに形成することにより、エピタキシャル成長中に基板1との界面近傍2aに発生した転位等の結晶欠陥がエピタキシャル成長層の成長方向に伝播するよりも、基板面に沿って、あるいは基板の内部を伝播する。
これは、後者の伝播の方が成長方向への伝播よりもエネルギー的に安定であるためであると考えられる。
【0021】
形成される層厚さが10nmを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方200nmを越えると成長に長時間を要するだけでなくSiGe層に多結晶化傾向が現れるため好ましくない。
【0022】
上記SiGeエピタキシャル成長層の成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべきSiGe層のSi:Ge組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるCVD法の場合の一例を示すと、組成がGe=0.6の場合、下記のようになる。
キャリアガス:H2、原料ガス:SiH4、GeH4、チャンバ圧:10〜50Torr、温度:500〜650℃、成長速度10〜50nm/分。
【0023】
前記第1エピタキシャル成長層がSiC層の場合は、C濃度比0.1以上、より好ましくは0.2〜0.3の組成の層とする。
また、第1エピタキシャル成長層がSiNの場合は、N濃度比0.1以上、より好ましくは0.3〜0.4とする。
【0024】
形成される層の厚さは、SiC、SiN層何れの場合も10〜200nm、特に50〜100nmが好ましい。
形成される層厚さが10nmを下回ると上記成長方向の伝播を抑制する効果が充分に現れず、一方200nmを越えると成長に長時間を要するだけでなく、多結晶化傾向が現れるため好ましくない。
【0025】
上記SiCまたはSiNエピタキシャル成長層の成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべき夫々層の組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定される。
【0026】
本発明の方法では、この第1エピタキシャル成長層が形成されたシリコン基板1を、引き続き、好ましくは同一の処理炉内において、比較的、短時間熱処理して貫通転位を消滅させる。
熱処理条件は、温度が400〜1000℃、特に、第1エピタキシャル成長層がSiGe層の場合、より好ましくは500〜800℃、特にその成長温度とほぼ同温での処理、即ち、600〜700℃での処理が好ましい。
【0027】
また、第1エピタキシャル成長層がSiC層の場合は、500〜850℃での処理が好ましく、特に、その成長温度とほぼ同温での処理、即ち650〜750℃での処理が好ましい。
更に、第1エピタキシャル成長層がSiN層の場合は、500〜750℃での処理が好ましく、特に、その成長温度とほぼ同温での処理、即ち550〜600℃での処理が好ましい。
熱処理時間は、何れの成長層の場合でも、1秒〜10分、特に1〜3分が好ましい。
【0028】
更に、上記熱処理は、50Torr以下、より好ましくは20〜40Torr、の減圧下に実施されること、または、還元性ガス雰囲気中または不活性ガス雰囲気中で実施されること、あるいは両者併用で実施されることが好ましい。
特に、水素ガス、アルゴンガス、ヘリウムガス等の還元性乃至不活性ガス雰囲気中で、前記夫々の第1エピタキシャル成長層の成長条件と同じ温度で減圧条件下に実施されることが好ましい。
【0029】
次いで、この熱処理された第1エピタキシャル成長層上に、歪み緩和層となる第2のエピタキシャル成長層を成長させる。
本発明において、この第2エピタキシャル成長層は、熱処理で表面が平滑化され転位や欠陥が消滅した該第1エピタキシャル成長層の表面上に、該第1のエピタキシャル成長層と同種の層であって、より低い非Si元素濃度比の層が形成される。
このため、転位密度や欠陥密度が低く、歪み緩和層として充分機能する良質の第2のエピタキシャル成長層を得ることができる。
【0030】
図1にも示した通り、この第2エピタキシャル成長層3がSiGe層の場合、Ge濃度比は0.3以上、即ち、組成式Si1−xGexでx≧0.3である。
Ge濃度比は0.4〜0.6であることがより好ましい。
形成される層3の厚さは、100〜300nm、特に150〜250nmが好ましい。
【0031】
上記SiGeエピタキシャル成長層の成長は、例えば、ランプ加熱によるCVD法、超高真空中でのCVD法(UHV−CVD)等の気相エピタキシャル成長法や分子線エピタキシャル成長法(MBE)等で行うことができる。
成長条件は、成長させるべきSiGe層のSi:Ge組成比や、膜厚、用いる成長方法、装置等により夫々異なり適宜設定されるが、例えば、ランプ加熱によるCVD法の場合の一例を示すと、組成がGe=0.3の場合、下記のようになる。
キャリアガス:H2、原料ガス:SiH4、GeH4、チャンバ圧:10〜50Torr、温度:450〜600℃、成長速度10〜30nm/分。
【0032】
前記第2エピタキシャル成長層がSiC層の場合は、C濃度比0.01以下、より好ましくは0.002〜0.005の組成の層とする。
また、SiNの場合は、N濃度比0.01以下、より好ましくは0.003〜0.007とする。
形成される層の厚さは、SiC層、SiN層何れの場合も、100〜300nm、特に150〜250nmが好ましい。
【0033】
本発明の方法においては、例えば、図1に示すように、SiGe等の第2のエピタキシャル成長層3の表面上に、例えば、CVD法等により単結晶Si層を成長させる。
このようにして形成される単結晶Si層は、その下層の例えば、SiGe層3と格子定数が異なるため歪みSi層4となる。
この歪みSi層の厚さは、形成デバイス仕様等の要求により適宜決定されるが、通常10〜50nm厚さに形成される。
【0034】
上記CVD法による単結晶Siの成長条件の一例を示すと次の通りである。
キャリアガス:H2、原料ガス:SiH2Cl2またはSiH4、チャンバ圧:10〜760Torr、温度:650〜1000℃。
このようにして本発明の方法で得られた歪みSi層は、適度な引張りあるいは圧縮歪みを有し、層内に転位や欠陥が殆ど無いため、MOSFET移動度の大幅な向上が達成できる良質な歪みSi層となる。
【0035】
【実施例】
「実施例」
シリコン基板として、CZ法−P型(ボロンドープ)のシリコン基板で方位(100)、抵抗率0.1Ωcm、初期酸素濃度10×1017atoms/cm3のものを用意した。
この基板上に厚さ100nmのSiGe第1エピタキシャル成長層(Si1−xGex:x=0.6)を成長させ、引き続き同一の成長処理炉内で600℃、1分間熱処理を行った。
【0036】
次に、該熱処理されたSiGeからなる第1エピタキシャル成長層の面上に、厚さ200nmのSiGeからなる第2エピタキシャル成長層(Si1−xGex:x=0.3)を成長させ、最後に、その面上に厚さ20nmの単結晶Si層を成長させ、表層歪みSi層のウエハを得た。
上記実験例において、熱処理温度を400℃〜1000℃の範囲で種々変化させた以外は上記実験例と同様に処理した表層歪みSi層のウエハを更に9点作製した。
【0037】
そして、上記計10点の表層歪みSi層ウエハの各々についてそれらのSiGe層内における貫通転位密度を測定した。
図2に、上記測定貫通転位密度と熱処理温度との関係をプロットしたものを示した。
図2から、熱処理温度400〜1000℃の範囲では、転位密度は何れも104/cm2台以下で低く、特に、熱処理温度600〜700℃では、密度は103/cm2以下と非常に低くなることがわかる。
【0038】
【発明の効果】
以上詳述した通り、本発明の方法で作製された歪みシリコン基板ウエハは、転位等の欠陥密度が低く、しかも歪み緩和されたSiGe等からなる第2エピタキシャル成長層(歪み緩和層)を有しているため、良好な歪みSi層を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明の方法で得られる歪みシリコン基板ウエハを概念的に示した概略断面図である。
【図2】図2は、実施例で得られた貫通転位密度と熱処理温度との関係をプロットした線図である。
【符号の説明】
1 シリコン基板
2 第1エピタキシャル成長層
2a 転位多発域(界面近傍域)
3 第2エピタキシャル成長層
4 歪みSi層
Claims (5)
- 単結晶シリコン基板上に積層される、シリコン・ゲルマニウム、炭化珪素、窒化珪素から選択された1種のエピタキシャル成長層であって、かつシリコン基板上にエピタキシャル成長させた時に転位を生成させる、非Si元素濃度比が高い濃度比を有する第1のエピタキシャル成長層と、
前記第1のエピタキシャル成長層上に積層される、前記第1のエピタキシャル成長層における非Si元素濃度比よりも低い濃度比を有する第2のエピタキシャル成長層と、
前記第2のエピタキシャル成長層の上に積層される格子歪みを有する歪みSi層とを有する歪みシリコン基板ウエハの製造方法において、
前記シリコン基板上に、前記第1エピタキシャル成長層を10〜200nmの厚さに形成して、成長を停止させた後、引き続いて400〜1000℃の温度で1秒〜10分間熱処理し、該熱処理された第1エピタキシャル成長層上に前記第2エピタキシャル成長層を形成し、次いで、該第2エピタキシャル成長層の面上に歪みSi層を形成することを特徴とする歪みシリコン基板ウエハの製造方法。 - 前記第1のエピタキシャル成長層および第2のエピタキシャル成長層がSiGe層であり、前記第1エピタキシャル成長層におけるGe濃度比が0.6以上であり、前記第2エピタキシャル成長層におけるGe濃度比が0.3以上であることを特徴とする請求項1記載された歪みシリコン基板ウエハの製造方法。
- 前記第1のエピタキシャル成長層および第2のエピタキシャル成長層が炭化珪素層であり、前記第1エピタキシャル成長層における炭素濃度比が0.1以上であり、前記第2エピタキシャル成長層における炭素濃度比が0.01以下であることを特徴とする請求項1に記載された歪みシリコン基板ウエハの製造方法。
- 前記第1のエピタキシャル成長層および第2のエピタキシャル成長層が窒化珪素層であり、前記第1エピタキシャル成長層における窒素濃度比が0.1以上であり、前記第2エピタキシャル成長層における窒素濃度比が0.01以下であることを特徴とする請求項1に記載された歪みシリコン基板ウエハの製造方法。
- 前記第2エピタキシャル成長層の厚さが100〜300nmであり、その上に形成される歪みSi層の厚さが10〜50nmであることを特徴とする請求項2から請求項4のいずれかに記載された歪みシリコン基板ウエハの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148864A JP2004356164A (ja) | 2003-05-27 | 2003-05-27 | 歪みシリコン基板ウエハの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148864A JP2004356164A (ja) | 2003-05-27 | 2003-05-27 | 歪みシリコン基板ウエハの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004356164A true JP2004356164A (ja) | 2004-12-16 |
Family
ID=34045128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003148864A Pending JP2004356164A (ja) | 2003-05-27 | 2003-05-27 | 歪みシリコン基板ウエハの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004356164A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088213A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Univ Of Agriculture & Technology | 半導体薄膜素子およびその製造方法 |
KR101766975B1 (ko) | 2015-02-13 | 2017-08-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
JP2018060959A (ja) * | 2016-10-07 | 2018-04-12 | 株式会社Sumco | エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法 |
US9966256B2 (en) | 2014-09-05 | 2018-05-08 | Tokyo Electron Limited | Film forming method and film forming apparatus |
-
2003
- 2003-05-27 JP JP2003148864A patent/JP2004356164A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007088213A (ja) * | 2005-09-22 | 2007-04-05 | Tokyo Univ Of Agriculture & Technology | 半導体薄膜素子およびその製造方法 |
US9966256B2 (en) | 2014-09-05 | 2018-05-08 | Tokyo Electron Limited | Film forming method and film forming apparatus |
KR101766975B1 (ko) | 2015-02-13 | 2017-08-09 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반도체 구조체 및 그 제조 방법 |
US9997397B2 (en) | 2015-02-13 | 2018-06-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor structure and manufacturing method thereof |
JP2018060959A (ja) * | 2016-10-07 | 2018-04-12 | 株式会社Sumco | エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法 |
US11888036B2 (en) | 2016-10-07 | 2024-01-30 | Sumco Corporation | Method for setting a nitrogen concentration of a silicon epitaxial film in manufacturing an epitaxial silicon wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI222106B (en) | Semiconductor substrate, field-effect transistor, and their production methods | |
JP4937685B2 (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
KR100671279B1 (ko) | 변형 실리콘 웨이퍼 및 그 제조방법 | |
US7648853B2 (en) | Dual channel heterostructure | |
JP5065676B2 (ja) | 基板上に歪層を製造する方法及び層構造 | |
JP2001274090A (ja) | 半導体基板の製造方法 | |
JP2008115034A (ja) | エピタキシャル炭化珪素単結晶基板及びその製造方法 | |
JP5817127B2 (ja) | 半導体基板及びその製造方法 | |
KR100679737B1 (ko) | 왜곡층을 가지는 실리콘기판의 제조방법 | |
WO2004049411A1 (ja) | 半導体基板の製造方法及び電界効果型タランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
WO2011001770A1 (ja) | エピタキシャルシリコンウェーハとその製造方法 | |
JP5463693B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2004356164A (ja) | 歪みシリコン基板ウエハの製造方法 | |
JP5338559B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP2004349374A (ja) | 歪みシリコン基板ウエハの製造方法 | |
JP5672021B2 (ja) | 半導体基板の製造方法 | |
JP2006173323A (ja) | 歪みシリコンウェーハの製造方法 | |
JP2004349522A (ja) | 半導体基板の製造方法 | |
WO2015097852A1 (ja) | 単結晶SiCエピタキシャル膜の形成方法 | |
JP2006024728A (ja) | 歪みシリコンウエハの製造方法 | |
JP4557505B2 (ja) | 半導体基板の製造方法 | |
WO2012090268A1 (ja) | 単結晶炭化珪素エピタキシャル基板とその製造方法および単結晶SiCデバイス | |
JP2006013119A (ja) | 歪みシリコン基板ウェーハ | |
JP2005012196A (ja) | 歪みシリコン基板ウエハの製造方法 | |
JP2006210697A (ja) | 歪みシリコンウェーハ |