JPH08264453A - 熱処理成膜方法 - Google Patents
熱処理成膜方法Info
- Publication number
- JPH08264453A JPH08264453A JP8101909A JP10190996A JPH08264453A JP H08264453 A JPH08264453 A JP H08264453A JP 8101909 A JP8101909 A JP 8101909A JP 10190996 A JP10190996 A JP 10190996A JP H08264453 A JPH08264453 A JP H08264453A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- temperature
- reaction chamber
- film
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】本発明は、半導体基板に被膜を形成するとき、
自然酸化膜の付着を大幅に抑制した基板面に成膜できる
熱処理成膜方法を提供することを目的とする。 【解決手段】本発明は、１５０℃以下の温度で反応室に
シリコン基板をセットし、反応室を非酸化性ガス雰囲気
にして昇温し、生成ガスを流してポリシリコン膜を形成
する例えば常圧ＣＶＤ成膜方法である。
自然酸化膜の付着を大幅に抑制した基板面に成膜できる
熱処理成膜方法を提供することを目的とする。 【解決手段】本発明は、１５０℃以下の温度で反応室に
シリコン基板をセットし、反応室を非酸化性ガス雰囲気
にして昇温し、生成ガスを流してポリシリコン膜を形成
する例えば常圧ＣＶＤ成膜方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造におけ
る熱処理成膜方法に関するもので、特に半導体基板表面
に酸化膜被着や不純物吸着等のない清浄面の現われた状
態で該表面に被膜を形成することが可能な熱処理成膜方
法に係るものである。
る熱処理成膜方法に関するもので、特に半導体基板表面
に酸化膜被着や不純物吸着等のない清浄面の現われた状
態で該表面に被膜を形成することが可能な熱処理成膜方
法に係るものである。
【０００２】
【従来の技術】半導体装置の製造においては、デバイス
の構成要素となるポリシリコン膜、酸化膜、窒化膜など
の薄膜を、熱処理装置やＣＶＤ装置等を使用して、半導
体基板上に形成する工程が多用されている。これらの工
程において、薄膜形成前の半導体基板面の清浄度は、製
品となったデバイスの特性及び信頼性に大きな影響を与
える場合が多い。
の構成要素となるポリシリコン膜、酸化膜、窒化膜など
の薄膜を、熱処理装置やＣＶＤ装置等を使用して、半導
体基板上に形成する工程が多用されている。これらの工
程において、薄膜形成前の半導体基板面の清浄度は、製
品となったデバイスの特性及び信頼性に大きな影響を与
える場合が多い。
【０００３】例えば小信号トランジスタでは、ベース領
域形成後、エミッタ部を開口し、ポリシリコン膜を被着
し、次にポリシリコン膜に不純物をイオン注入した後、
熱処理によって不純物を半導体基板中に拡散してエミッ
タ領域を形成する。減圧ＣＶＤ装置で基板上にポリシリ
コン膜を形成する場合の膜生成温度は約６００℃前後で
ある。このため従来技術では、半導体基板を成膜装置に
出し入れする際の反応室の温度も６００℃の状態を保っ
ている。したがって半導体基板は、高温で空気中にさら
されることになり、表面に０．００１〜０．００３μｍ
程度の酸化膜が形成される。このため、この上にポリシ
リコンを形成した後、不純物をイオン注入し、熱処理に
よって該不純物を半導体基板中に拡散しようとしたと
き、この酸化膜によって阻止されてしまう。したがって
所望の不純物濃度の拡散層が得られず、エミッタ抵抗も
増大する。
域形成後、エミッタ部を開口し、ポリシリコン膜を被着
し、次にポリシリコン膜に不純物をイオン注入した後、
熱処理によって不純物を半導体基板中に拡散してエミッ
タ領域を形成する。減圧ＣＶＤ装置で基板上にポリシリ
コン膜を形成する場合の膜生成温度は約６００℃前後で
ある。このため従来技術では、半導体基板を成膜装置に
出し入れする際の反応室の温度も６００℃の状態を保っ
ている。したがって半導体基板は、高温で空気中にさら
されることになり、表面に０．００１〜０．００３μｍ
程度の酸化膜が形成される。このため、この上にポリシ
リコンを形成した後、不純物をイオン注入し、熱処理に
よって該不純物を半導体基板中に拡散しようとしたと
き、この酸化膜によって阻止されてしまう。したがって
所望の不純物濃度の拡散層が得られず、エミッタ抵抗も
増大する。
【０００４】したがって、半導体基板上に被膜を形成す
る場合、清浄な基板面を得るため、物理的、化学的の各
種のウェーハ洗浄工程が行なわれるほか、工程と工程と
の間などにおけるウェーハの汚染に対しても注意がはら
われている。
る場合、清浄な基板面を得るため、物理的、化学的の各
種のウェーハ洗浄工程が行なわれるほか、工程と工程と
の間などにおけるウェーハの汚染に対しても注意がはら
われている。
【０００５】例えば半導体基板を熱処理装置やＣＶＤ装
置等へ出し入れする際、外気に触れて、基板上に酸化膜
が形成されることがある。この酸化膜の成長を抑制する
機構を備えた従来の熱処理装置においては、該装置内へ
の半導体基板出し入れ領域を、外気より隔離して、該領
域の雰囲気を真空に引いた後に、熱処理装置への半導体
基板の出し入れを行ない、外気の混入による半導体基板
上での酸化膜（自然酸化膜等）の成長を抑制していた。
置等へ出し入れする際、外気に触れて、基板上に酸化膜
が形成されることがある。この酸化膜の成長を抑制する
機構を備えた従来の熱処理装置においては、該装置内へ
の半導体基板出し入れ領域を、外気より隔離して、該領
域の雰囲気を真空に引いた後に、熱処理装置への半導体
基板の出し入れを行ない、外気の混入による半導体基板
上での酸化膜（自然酸化膜等）の成長を抑制していた。
【０００６】このような従来技術では、外気の混入に伴
う半導体基板上での酸化膜の成長は抑制できるが、半導
体基板に吸蔵されいている水分等の除去はできない。ま
た前工程で半導体基板表面の残存酸化膜や自然酸化膜を
除去した後から、熱処理装置に半導体基板を挿入するま
での間に形成された酸化膜、表面に吸着した不純物、さ
らに前記酸化膜除去処理時に、基板表面に吸着したフッ
素（Ｆ）等の不純物の除去はできない。
う半導体基板上での酸化膜の成長は抑制できるが、半導
体基板に吸蔵されいている水分等の除去はできない。ま
た前工程で半導体基板表面の残存酸化膜や自然酸化膜を
除去した後から、熱処理装置に半導体基板を挿入するま
での間に形成された酸化膜、表面に吸着した不純物、さ
らに前記酸化膜除去処理時に、基板表面に吸着したフッ
素（Ｆ）等の不純物の除去はできない。
【０００７】
【発明が解決しようとする課題】上記のように、半導体
基板上に被膜を形成する場合、基板表面の清浄度を良く
するため種々の手段が講じられているが、従来技術で
は、自然酸化膜等の残存酸化膜や吸着または吸蔵不純物
が、成膜前の基板表面に存在し、半導体デバイスの特性
及び信頼性劣化の要因となっている。
基板上に被膜を形成する場合、基板表面の清浄度を良く
するため種々の手段が講じられているが、従来技術で
は、自然酸化膜等の残存酸化膜や吸着または吸蔵不純物
が、成膜前の基板表面に存在し、半導体デバイスの特性
及び信頼性劣化の要因となっている。
【０００８】本発明の目的は、半導体基板上にポリシリ
コン膜を形成する場合に、基板とポリシリコン膜との間
の自然酸化膜を減らすことにより、後工程で、ポリシリ
コン膜中にドープされた不純物を、確実に基板内に熱拡
散させることを可能とする熱処理成膜方法を提供するこ
とである。
コン膜を形成する場合に、基板とポリシリコン膜との間
の自然酸化膜を減らすことにより、後工程で、ポリシリ
コン膜中にドープされた不純物を、確実に基板内に熱拡
散させることを可能とする熱処理成膜方法を提供するこ
とである。
【０００９】
【課題を解決するための手段】本発明に係る熱処理成膜
方法は、例えば常圧ＣＶＤ装置等を使用する場合で、熱
処理成膜装置の反応室内の温度を１５０℃以下に保った
状態で、反応室内にシリコン基板をセットする工程と、
反応室内に非酸化性ガスを満たした状態で該シリコン基
板温度を成膜温度まで上昇し、次に生成ガスを流して基
板面にポリシリコン膜を形成する工程とを、含むことを
特徴とする熱処理成膜方法である。
方法は、例えば常圧ＣＶＤ装置等を使用する場合で、熱
処理成膜装置の反応室内の温度を１５０℃以下に保った
状態で、反応室内にシリコン基板をセットする工程と、
反応室内に非酸化性ガスを満たした状態で該シリコン基
板温度を成膜温度まで上昇し、次に生成ガスを流して基
板面にポリシリコン膜を形成する工程とを、含むことを
特徴とする熱処理成膜方法である。
【００１０】なお、非酸化性ガスは、Ｎ2 等の不活性ガ
スまたは不活性ガスにＨ2 等を添加した還元性ガスであ
る。
スまたは不活性ガスにＨ2 等を添加した還元性ガスであ
る。
【００１１】
【作用】半導体基板表面への酸化膜形成及び不純物の吸
着は、主として（１）フッ酸水溶液による半導体基板の
酸化膜除去等の清浄化処理工程後から、熱処理成膜装置
へ半導体基板を搬送するまでの間、（２）半導体基板を
熱処理成膜装置の内部に挿入、セットする間、及び
（３）熱処理中の３つの期間に起きる。
着は、主として（１）フッ酸水溶液による半導体基板の
酸化膜除去等の清浄化処理工程後から、熱処理成膜装置
へ半導体基板を搬送するまでの間、（２）半導体基板を
熱処理成膜装置の内部に挿入、セットする間、及び
（３）熱処理中の３つの期間に起きる。
【００１２】したがって、半導体基板上に被膜を形成す
るに際し、基板表面に残存酸化膜や不純物吸着等のない
清浄面が現われた状態で成膜を行なうためには、前記３
つの期間中における酸化膜形成や不純物の取り込みを極
力抑制するとともに、成膜直前においてこれら残存酸化
膜や不純物を除去する必要がある。
るに際し、基板表面に残存酸化膜や不純物吸着等のない
清浄面が現われた状態で成膜を行なうためには、前記３
つの期間中における酸化膜形成や不純物の取り込みを極
力抑制するとともに、成膜直前においてこれら残存酸化
膜や不純物を除去する必要がある。
【００１３】本発明の熱処理成膜方法は、主として常圧
ＣＶＤ装置に適用される方法である。反応室内の温度を
１５０℃以下に保った状態で、シリコン基板をセットす
るとともに、Ｎ2 等の不活性ガスまたはＨ2 を混合した
不活性ガスで反応室を満たすので、基板を反応室に導入
するに際し、自然酸化膜はほとんど形成されない。また
上記ガスを満たした状態で、成膜温度まで昇温するの
で、温度上昇過程における吸着水分等による酸化膜成長
も大幅に抑えられる。これらにより、基板とポリシリコ
ン膜との界面自然酸化膜は凝縮（ボールアップ）できる
厚さとなる。
ＣＶＤ装置に適用される方法である。反応室内の温度を
１５０℃以下に保った状態で、シリコン基板をセットす
るとともに、Ｎ2 等の不活性ガスまたはＨ2 を混合した
不活性ガスで反応室を満たすので、基板を反応室に導入
するに際し、自然酸化膜はほとんど形成されない。また
上記ガスを満たした状態で、成膜温度まで昇温するの
で、温度上昇過程における吸着水分等による酸化膜成長
も大幅に抑えられる。これらにより、基板とポリシリコ
ン膜との界面自然酸化膜は凝縮（ボールアップ）できる
厚さとなる。
【００１４】
【実施の態様】次に本発明の熱処理成膜方法の実施例に
ついて、図１を参照して以下説明する。図１は、この方
法の実施に使用する常圧ＣＶＤ装置の構成の概要を示す
模式図である。石英から成るベルジャー４１は、図示し
ない昇降機構を有し、底板４２上に密着して置かれる。
ベルジャー４１の内部（反応室）４１ａには、複数の半
導体基板４３を載置するグラファイトから成る平型サセ
プター（ウェーハ載置台）４４が設けられている。平型
サセプター４４は、ＲＦ加熱ヒーター（高周波加熱ヒー
ター）４５により加熱されるとともに中心軸の回りに回
転できるようになっている。ベルジャー４１の頂面に
は、反応ガス供給ノズル４６および非酸化性ガス供給ノ
ズル４７、また底板４２には、図示してないが強制排気
または自然排気手段に接続する排気口４８がそれぞれ設
けられる。
ついて、図１を参照して以下説明する。図１は、この方
法の実施に使用する常圧ＣＶＤ装置の構成の概要を示す
模式図である。石英から成るベルジャー４１は、図示し
ない昇降機構を有し、底板４２上に密着して置かれる。
ベルジャー４１の内部（反応室）４１ａには、複数の半
導体基板４３を載置するグラファイトから成る平型サセ
プター（ウェーハ載置台）４４が設けられている。平型
サセプター４４は、ＲＦ加熱ヒーター（高周波加熱ヒー
ター）４５により加熱されるとともに中心軸の回りに回
転できるようになっている。ベルジャー４１の頂面に
は、反応ガス供給ノズル４６および非酸化性ガス供給ノ
ズル４７、また底板４２には、図示してないが強制排気
または自然排気手段に接続する排気口４８がそれぞれ設
けられる。
【００１５】上記装置を使用し、シリコン基板４３上に
ポリシリコン膜を形成する手順は、次のようにする。ま
ず平型サセプター４４の温度を１５０℃以下、例えば１
００℃の状態とする。このため所望によりノズル４７か
らＮ2 ガスを反応室に流し込み、平型サセプター４４を
冷却する。次にベルジャー４１を上昇させ、サセプター
４４上に被処理半導体基板４３をセットする。次にノズ
ル４７からＮ2 ガスを反応室４１ａに流し込み、室内を
Ｎ2 ガスで満たす。次にベルジャー４１を下降し、底板
４２と密着させ、反応室内を外気と遮断する。次にＮ2
ガスを流した状態で、ＲＦ加熱ヒーター４５を作動さ
せ、１０℃／ｍｉｎ以上の速度で約６００℃程度まで昇
温する。次にノズル４７を閉じ、反応ガス供給ノズル４
６を開き、反応ガス（この実施例ではＳｉＨ4 ＋Ｎ
2 （キャリアガス））を室内に導入すると共にサセプタ
ー４４を回転する。基板４３上に、ポリシリコン膜を厚
さ０．４μｍ程度形成する。ポリシリコン膜を形成後、
反応ガスをＮ2 ガスに切り換える。引き続きＮ2 ガスを
放流して基板等を冷却した後、ベルジャー４１を上げて
基板４３を反応室外に取り出す。
ポリシリコン膜を形成する手順は、次のようにする。ま
ず平型サセプター４４の温度を１５０℃以下、例えば１
００℃の状態とする。このため所望によりノズル４７か
らＮ2 ガスを反応室に流し込み、平型サセプター４４を
冷却する。次にベルジャー４１を上昇させ、サセプター
４４上に被処理半導体基板４３をセットする。次にノズ
ル４７からＮ2 ガスを反応室４１ａに流し込み、室内を
Ｎ2 ガスで満たす。次にベルジャー４１を下降し、底板
４２と密着させ、反応室内を外気と遮断する。次にＮ2
ガスを流した状態で、ＲＦ加熱ヒーター４５を作動さ
せ、１０℃／ｍｉｎ以上の速度で約６００℃程度まで昇
温する。次にノズル４７を閉じ、反応ガス供給ノズル４
６を開き、反応ガス（この実施例ではＳｉＨ4 ＋Ｎ
2 （キャリアガス））を室内に導入すると共にサセプタ
ー４４を回転する。基板４３上に、ポリシリコン膜を厚
さ０．４μｍ程度形成する。ポリシリコン膜を形成後、
反応ガスをＮ2 ガスに切り換える。引き続きＮ2 ガスを
放流して基板等を冷却した後、ベルジャー４１を上げて
基板４３を反応室外に取り出す。
【００１６】なおＮ2 ガスは、水分等を含まない高純度
のドライＮ2 ガスを使用するが、Ｎ2 ガスにＨ2 等を付
加した還元性ガスを使用しても良い。
のドライＮ2 ガスを使用するが、Ｎ2 ガスにＨ2 等を付
加した還元性ガスを使用しても良い。
【００１７】上記常圧ＣＶＤ装置によるポリシリコン膜
形成工程は、例えば小信号トランジスタデバイスのウェ
ーハプロセスにおいて使用される。図２は、上記ポリシ
リコン膜形成工程前後における小信号トランジスタのウ
ェーハプロセスの概要を示す工程流れ図である。すなわ
ちＮ型エピタキシャル層を堆積したシリコンウェーハ上
に、ベース部を開口しボロンＢ+ をイオン注入し、熱拡
散してベース領域を形成後、エミッタ部を開口し上記本
発明の方法により厚さ０．４μｍのポリシリコン膜を形
成する。次にＡｓをイオン注入（５０ｋｅＶ、４×１０
16ａｔｏｍｓ／ｃｍ2 ）し、Ｎ2 雰囲気中で１０００
℃、３０分の熱処理によりポリシリコン膜からＡｓを基
板に拡散させ、トランジスタを作成する。
形成工程は、例えば小信号トランジスタデバイスのウェ
ーハプロセスにおいて使用される。図２は、上記ポリシ
リコン膜形成工程前後における小信号トランジスタのウ
ェーハプロセスの概要を示す工程流れ図である。すなわ
ちＮ型エピタキシャル層を堆積したシリコンウェーハ上
に、ベース部を開口しボロンＢ+ をイオン注入し、熱拡
散してベース領域を形成後、エミッタ部を開口し上記本
発明の方法により厚さ０．４μｍのポリシリコン膜を形
成する。次にＡｓをイオン注入（５０ｋｅＶ、４×１０
16ａｔｏｍｓ／ｃｍ2 ）し、Ｎ2 雰囲気中で１０００
℃、３０分の熱処理によりポリシリコン膜からＡｓを基
板に拡散させ、トランジスタを作成する。
【００１８】次に本発明を完成する過程で実施した試行
例について以下説明する。
例について以下説明する。
【００１９】図１に示す常圧ＣＶＤ装置を使用し、平型
サセプター４４に基板をセットする際のサセプターの温
度（Ｔinと略記）をパラメータとして、複数のＮＰＮト
ランジスタを作成し、該トランジスタのエミッタ拡散領
域とエミッタ拡散源及び電極となるポリシリコン膜との
間の界面酸化膜（ピーク濃度）量を、ＳＩＭＳ（Second
ary Ion Mass Spectrometry ）分析により求め、またエ
ミッタ拡散層のシート抵抗ρs を測定した。
サセプター４４に基板をセットする際のサセプターの温
度（Ｔinと略記）をパラメータとして、複数のＮＰＮト
ランジスタを作成し、該トランジスタのエミッタ拡散領
域とエミッタ拡散源及び電極となるポリシリコン膜との
間の界面酸化膜（ピーク濃度）量を、ＳＩＭＳ（Second
ary Ion Mass Spectrometry ）分析により求め、またエ
ミッタ拡散層のシート抵抗ρs を測定した。
【００２０】図３は、基板セット時のサセプターの温度
Ｔinと界面酸化膜の酸素ピーク濃度との関係を調べた図
である。同図より温度Ｔinの増加に伴い、界面酸化膜量
は指数関数的に急激に増加するが、その増加は一様で連
続的である。
Ｔinと界面酸化膜の酸素ピーク濃度との関係を調べた図
である。同図より温度Ｔinの増加に伴い、界面酸化膜量
は指数関数的に急激に増加するが、その増加は一様で連
続的である。
【００２１】図４は、前記温度Ｔinと、エミッタ拡散領
域のシート抵抗ρs （Ω／□）との関係を示す図であ
る。ρs が小さいほど、ドナー不純物が多く入り込んだ
と考えることができる。すなわち界面酸化膜のバリヤが
小さいといえる。同図においてρs は、Ｔinが１５０℃
ないし２００℃の範囲で階段的に減少するのが観測され
る。
域のシート抵抗ρs （Ω／□）との関係を示す図であ
る。ρs が小さいほど、ドナー不純物が多く入り込んだ
と考えることができる。すなわち界面酸化膜のバリヤが
小さいといえる。同図においてρs は、Ｔinが１５０℃
ないし２００℃の範囲で階段的に減少するのが観測され
る。
【００２２】図３の縦軸のＳＩＭＳ分析による酸素ピー
ク濃度は、主として被測定領域内の酸化膜量を表わして
いるのに対し、図４のρs は、エミッタ拡散におけるド
ナー不純物の拡散程度に関係し、界面酸化膜の形状に大
きく影響される。上記ρs の階段的な減少は、界面酸化
膜に前記ボールアップ現象が発生したためと考えられ
る。したがって反応室の温度を１５０℃以下に保った状
態で、基板をセットする必要がある。
ク濃度は、主として被測定領域内の酸化膜量を表わして
いるのに対し、図４のρs は、エミッタ拡散におけるド
ナー不純物の拡散程度に関係し、界面酸化膜の形状に大
きく影響される。上記ρs の階段的な減少は、界面酸化
膜に前記ボールアップ現象が発生したためと考えられ
る。したがって反応室の温度を１５０℃以下に保った状
態で、基板をセットする必要がある。
【００２３】これまで述べたように本発明の成膜方法に
より、シリコン基板面にポリシリコン膜を形成すれば、
界面酸化膜の厚さは減少し、ボールアップ現象が発生
し、後工程のエミッタ拡散工程において不純物を確実に
基板内に熱拡散させることができる。
より、シリコン基板面にポリシリコン膜を形成すれば、
界面酸化膜の厚さは減少し、ボールアップ現象が発生
し、後工程のエミッタ拡散工程において不純物を確実に
基板内に熱拡散させることができる。
【００２４】
【発明の効果】これまで詳述したように、本発明によ
り、半導体基板上にポリシリコン膜を形成する場合に、
基板とポリシリコン膜との間の自然酸化膜を減らすこと
により、後工程で、ポリシリコン膜中にイオン注入され
た不純物を確実に基板内に熱拡散させることを可能とす
る熱処理成膜方法を提供することができた。
り、半導体基板上にポリシリコン膜を形成する場合に、
基板とポリシリコン膜との間の自然酸化膜を減らすこと
により、後工程で、ポリシリコン膜中にイオン注入され
た不純物を確実に基板内に熱拡散させることを可能とす
る熱処理成膜方法を提供することができた。
【図１】本発明の熱処理成膜方法の実施に使用する熱処
理成膜装置の構成の概要を示す模式図である。
理成膜装置の構成の概要を示す模式図である。
【図２】小信号トランジスタにおけるウェーハプロセス
の概要の一部を示す工程流れ図である。
の概要の一部を示す工程流れ図である。
【図３】図１に示す装置を使用した小信号トランジスタ
の温度Ｔinと界面酸化膜の酸素ピーク濃度との関係を示
す図である。
の温度Ｔinと界面酸化膜の酸素ピーク濃度との関係を示
す図である。
【図４】上記トランジスタの温度Ｔinと、エミッタ拡散
層のρs との関係を示す図である。
層のρs との関係を示す図である。
４１ ベルジャー ４１ａ 反応室 ４２ 底板 ４３ シリコン基板 ４４ 平型サセプター ４５ 高周波加熱ヒーター ４６ 反応ガス供給ノズル ４７ 非酸化性ガス供給ノズル ４８ 排気口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 布谷 伸仁 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 柳谷 諭 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内 (72)発明者 馬場 嘉朗 神奈川県川崎市幸区小向東芝町１ 株式会 社東芝多摩川工場内
Claims (1)
- 【請求項１】熱処理成膜装置の反応室の温度を１５０℃
以下に保った状態で、該反応室内にシリコン基板をセッ
トする工程と、該反応室内に非酸化性ガスを満たした状
態で該シリコン基板温度を成膜温度まで上昇した後、生
成ガスを流して基板面にポリシリコン膜を形成する工程
とを、含むことを特徴とする熱処理成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10190996A JP3177152B2 (ja) | 1990-07-20 | 1996-04-01 | 熱処理成膜方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-192100 | 1990-07-20 | ||
| JP19210090 | 1990-07-20 | ||
| JP10190996A JP3177152B2 (ja) | 1990-07-20 | 1996-04-01 | 熱処理成膜方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3080688A Division JP2892170B2 (ja) | 1990-07-20 | 1991-03-19 | 熱処理成膜方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264453A true JPH08264453A (ja) | 1996-10-11 |
| JP3177152B2 JP3177152B2 (ja) | 2001-06-18 |
Family
ID=26442674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10190996A Expired - Fee Related JP3177152B2 (ja) | 1990-07-20 | 1996-04-01 | 熱処理成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3177152B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012186465A (ja) * | 2011-02-18 | 2012-09-27 | Hitachi Kokusai Electric Inc | 基板処理装置 |
| US8541822B2 (en) | 2008-11-21 | 2013-09-24 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6041758B2 (ja) * | 2013-06-04 | 2016-12-14 | エニカ株式会社 | 接着シート付のカード及びカード台紙 |
-
1996
- 1996-04-01 JP JP10190996A patent/JP3177152B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541822B2 (en) | 2008-11-21 | 2013-09-24 | Sharp Kabushiki Kaisha | Semiconductor device and method for producing the same |
| JP2012186465A (ja) * | 2011-02-18 | 2012-09-27 | Hitachi Kokusai Electric Inc | 基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3177152B2 (ja) | 2001-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985372A (en) | Method of forming conductive layer including removal of native oxide | |
| US6596095B2 (en) | Epitaxial silicon wafer free from autodoping and backside halo and a method and apparatus for the preparation thereof | |
| KR940010514B1 (ko) | 열처리 막 형성 장치 및 방법 | |
| US6958092B2 (en) | Epitaxial silicon wafer with intrinsic gettering and a method for the preparation thereof | |
| US4966861A (en) | Vapor deposition method for simultaneously growing an epitaxial silicon layer and a polycrystalline silicone layer over a selectively oxidized silicon substrate | |
| US5194397A (en) | Method for controlling interfacial oxide at a polycrystalline/monocrystalline silicon interface | |
| EP1287188B1 (en) | Epitaxial silicon wafer free from autodoping and backside halo | |
| US5876796A (en) | Process for selectively depositing a refractory metal silicide on silicon, and silicon wafer metallized using this process | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| EP1295325A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JPH10149984A (ja) | 多結晶シリコンの形成方法及び形成装置 | |
| US6339016B1 (en) | Method and apparatus for forming an epitaxial silicon wafer with a denuded zone | |
| JP3177152B2 (ja) | 熱処理成膜方法 | |
| KR970008326B1 (ko) | 반도체 기판 처리 방법 | |
| US20050032337A1 (en) | Method and apparatus for forming a silicon wafer with a denuded zone | |
| JP5214778B2 (ja) | 基板処理装置及び半導体デバイスの製造方法 | |
| JP3904372B2 (ja) | 半導体ウェハの製法 | |
| JP2001308085A (ja) | 熱処理方法 | |
| JP3384352B2 (ja) | 半導体装置の製造方法および不純物注入活性化処理装置 | |
| JPH11260738A (ja) | 真空熱処理装置 | |
| JP3464505B2 (ja) | 熱処理方法 | |
| JP2003183837A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| JPH09306838A (ja) | 多結晶シリコン膜の固相成長方法 | |
| JPH0845852A (ja) | 気相成長装置と気相成長方法 | |
| JPH0669131A (ja) | 半導体薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |