JP3423006B2 - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JP3423006B2
JP3423006B2 JP33071191A JP33071191A JP3423006B2 JP 3423006 B2 JP3423006 B2 JP 3423006B2 JP 33071191 A JP33071191 A JP 33071191A JP 33071191 A JP33071191 A JP 33071191A JP 3423006 B2 JP3423006 B2 JP 3423006B2
Authority
JP
Japan
Prior art keywords
integrated circuit
voltage
substrate
layer
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33071191A
Other languages
English (en)
Other versions
JPH04275450A (ja
Inventor
アーノルド エミール
エル マーチャント スチーブン
ダブリュー シャックル ピーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH04275450A publication Critical patent/JPH04275450A/ja
Application granted granted Critical
Publication of JP3423006B2 publication Critical patent/JP3423006B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76267—Vertical isolation by silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高電圧用集積回路装置、
特に、ＳＯＳ技術を用いて製造され、改善された電圧ブ
レークダウン特性を呈する集積回路装置に関するもので
ある。
【０００２】
【従来の技術】高電圧用集積回路技術の主問題点は回路
素子およびサブ回路区分の分離の問題の満足な解決を見
いだすことにある。
【０００３】集積回路、特に電力集積回路（ＰＩＣ）内
または高電圧集積回路（ＨＶＩＣ）内の回路素子を電気
的に分離する通常の方法は、今まで“接合分離”と称さ
れてきた。かかる方法ではｐ−型の拡散を用いてシリコ
ン基板の頂部に設けられたｎ−型エピタキシヤル層に形
成された種々の装置を分離するようにしている。かかる
方法はルーメンニック、ＩＥＥＥ スペクトラム、第２
２巻、第４２−４８頁、１９８５年７月に記載されてい
る。
【０００４】かかる回路素子の電気的な分離の他の方法
はいわゆる“誘電体分離”である。この方法では、二酸
化シリコンのような電気的絶縁材料を用いて極めて異な
る電位のような個別の回路素子を分離するようにしてい
る。半導体材料をシリコンとし、絶縁体を二酸化シリコ
ン（以下“酸化物”と称する）とする場合には、ＳＯＩ
技術は誘電体絶縁法の１例となる。この技術では、半導
体装置はシリコン層内にほぼ０. １- １０μｍの厚さに
形成されると共に代表的には０. １- ５μｍの厚さの酸
化シリコンのような誘電体層によってシリコン基板から
分離されている。
【０００５】ＳＯＩ出発材料を製造する幾つかの方法も
既知である。これらの方法“ＳＩＭＯＸ”のうちの１つ
では、酸素イオンをシリコンウエファ内にイオン注入す
ることにより酸化シリコンを形成している。
【０００６】他の方法では、酸化物被覆されたシリコン
ウエファ上に多結晶シリコン層を堆積し、レーザまたは
グラファイト−細条ヒータのような電力源により多結晶
シリコンを照射して多結晶シリコンを単結晶シリコン薄
膜に変換することによってゾーンメルト再結晶された材
料（ＺＭＲ材料）を用意する。
【０００７】さらに他の方法は、２つの酸化物−被覆シ
リコンウエファを互いに接合して強力な接合部を形成
し、これらウエファのうちの１つを所望の厚さに切出し
て薄くする。
【０００８】これらの方法はＳＯＩ材料に形成された半
導体装置のブレークダウン電圧を改善するためのもので
ある。
【０００９】オフセット−ゲートＳＯＩ−ＭＯＳトラン
ジスタはＣ. Ｉ. Ｄｒｏｗｌｅｙ等（Ｍａｔ．Ｒｅｓ．
Ｓｙｍｐ．Ｐｒｏｃ．，第３３巻、第１３３頁、１９８
４年）に記載されている。この文献には図示の構造によ
り３８Ｖのブレークダウン電圧が得られる。
【００１０】ＳＩＭＯＸ装置に特に適用されるブレーク
ダウン電圧を増大する方法はＳ．Ｎａｋａｓｈｉｍａに
よる文献（Ｔｒａｎｓ．Ｅｌｅｃｔｒｏｎ Ｄｅｖ．Ｅ
Ｄ−３３巻、第１２６頁、１９３６年）に記載されてい
る。この技術では、中庸程度の高ブレークダウン電圧が
得られる。
【００１１】また、Ｋａｗａｉによる特開昭６３−６３
６４０号公報にはオフセット−ゲートＳＯＩ−ＭＯＳト
ランジスタのドレインの下側のシリコン基板に埋設ｎ−
型拡散領域を含む構体が示されている。このＫａｗａｉ
の文献には埋設拡散領域がドレインの下側に延在すると
ともに接点窓が絶縁層を経て設けられ正電位を拡散領域
に直接導入し得るようにしている。
【００１２】このＫａｗａｉの文献では、正電位をｎ−
型拡散領域に供給することによりドレイン領域およびシ
リコン基板間の電位差を減少し、これによりドレインの
ブレークダウン電圧を増大し得るようにしている。
【００１３】かかるＫａｗａｉの文献に示される構体と
類似の構体がＲａｔｏｎａｍ，Ｅｌｅｃｔｒｏｎｉｃｓ
Ｌｅｔｔｅｒｓ，第２５巻、第５３８頁、１９８９年
に記載されている。この文献に示されるように、拡散領
域をＭＯＳトランジスタのドレインの下側の直接シリコ
ン基板に設けるようにしている。しかし、この場合には
ドレインおよび拡散領域に単一電圧を供給している。
【００１４】
【発明が解決しようとする課題】この場合ブレークダウ
ン電圧に著しい改善が見られる。電圧ブレークダウン特
性の満足すべき改善はＫａｗａｉの文献およびＲａｔｎ
ａｍの文献に示される構体によって達成することができ
るが、この文献には、ＳＯＩ集積回路に存在する回路素
子の電圧ブレークダウン特性を改善するために、現存す
る各回路素子に対しシリコン基板に個別の拡散領域を設
け、この拡散領域を回路素子のすぐ下側のシリコン基板
に存在させるようにする必要がある。これがため、この
文献に従って多数の回路素子を具える集積回路の電圧ブ
レークダウン特性を改善するために、各回路素子に対し
個別の拡散領域を設ける必要があった。これは多数の拡
散領域を設けることによってかかる集積回路の製造コス
トを著しく増大すると云う点で経済的に不満足であっ
た。
【００１５】集積回路に存在する各回路素子に対し拡散
領域を有する追加の問題点は拡散領域のバイアス接点が
回路素子に接近しすぎ各拡散領域が隣接の回路素子の電
位にほぼ等しくなる。基板の固有抵抗が充分に高い場合
には発生する空乏領域は容易に突き抜け現象をおこして
空乏領域を結合し、これにより全ての回路素子を結合す
るようになる。
【００１６】これがため、この従来の方法は異なる電位
で作動する多数の回路素子を有する複雑な集積回路、ま
たはソースホロワ装置に用いるには好適ではない。
【００１７】本発明の目的は、電圧ブレークダウン特性
が改善された複数の回路素子を具える高電圧用ＳＯＩ集
積回路を提供せんとするにある。本発明の他の目的は、
製造コストを著しく低減し得るようにした集積回路を提
供せんとするにある。
【００１８】
【課題を解決するための手段】本発明者は、半導体基板
の固有抵抗が充分に高く、１００Ωｃｍ以上であり、基
板の第２導電型の拡散領域に供給される電位が少なくと
も集積回路の任意の回路素子に供給される電位よりも高
い場合には形成される空乏領域が基板に沿い横方向に１
００μｍ以上の距離まで延在することを確かめた。これ
がため、単一拡散領域が作動して１００μｍ以上の横方
向距離に亘って１つ以上の回路素子に対する電圧ブレー
クダウンを保護し得るようにする。
【００１９】これがため、本発明集積回路は１００Ωｃ
ｍの固有抵抗を有する第１導電型の半導体基板と、この
半導体基板上に設けられ第１導電型とは逆の第２導電型
の絶縁層と、この絶縁層上に設けられた半導体層と、こ
の半導体層に設けられ複数のサブ回路の部分を形成する
複数の回路素子と、前記基板に設けられ他の回路素子か
ら横方向に離間され前記第１導電型とは逆の第２導電型
の拡散区域と、集積回路装置内の任意のサブ回路の最高
電位の電圧に等しいか、またはこれよりも高い電圧で前
記拡散区域を保持する手段とを具えることを特徴とす
る。
【００２０】また、本発明集積回路は、電圧ブレークダ
ウン特性の改善された高電圧用ＳＯＩ回路構体であっ
て、１００Ωｃｍ以上の固有抵抗を有する第１導電型の
半導体基板と、この基板上に設けられた絶縁層と、この
絶縁層上に設けられた第２導電型の半導体層と、前記基
板に設けられ集積回路の他の回路素子から横方向に分離
され前記ドレインまたはソース部分の最高電位の電圧に
等しいか、またはこれよりも高い電圧に保持された拡散
区域と、高電圧相互接続部を構成する金属バスと、ソー
スホロワモードで作動し得る分離された装置またはサブ
回路領域とを具えることを特徴とする。
【００２１】
【実施例】本発明者は単一拡散区域が作動して１００μ
ｍ以上の横方向距離に亘って１つ以上の回路素子に対す
る電圧ブレークダウンを保護し得るようにする。
【００２２】大規模集積回路ではかかる拡散領域を数個
用いる。これら拡散領域はチップの高電圧素子の存在す
る部分に位置させるとともにこれら高電圧素子から数１
００μｍ離間された箇所に位置させる。或は又、金属相
互接続部は、以下に説明するように基板内で空乏領域の
横方向の広がりを促進して集積回路の全体を囲むように
する。
【００２３】基板は通常１００Ωｃｍ以上の高固有抵抗
のｐ−型シリコンのシリコン基板とするのが好適であ
る。本発明の他の好適な例では、絶縁層を酸化シリコン
層とする。この基板をｐ−型シリコン基板とし、絶縁層
を酸化シリコン層とする場合にはシリコン−酸化シリコ
ン層界面に通常存在する正の界面電荷によって１ｃｍ以
上の大きな距離に亘って空乏領域を拡げるようになる。
【００２４】基板をｐ−型シリコン基板とする場合には
拡散区域はｎ−型拡散区域となる。しかし、本発明はｐ
−型拡散区域を設けたｎ−型シリコン基板にも適用する
ことができる。
【００２５】シリコン基板をｐ−型シリコン基板とし、
絶縁層を酸化シリコン層とする場合には半導体層はｎ−
型単結晶シリコン層とするのが好適である。
【００２６】本発明は特に高電圧用集積回路に有利であ
る。特に、本発明はソースホロワモードで作動し得る装
置またはサブ回路領域を含む回路構体とするのが有利で
あることを確かめた。本発明の好適な例では、半導体構
体は第１導電型の半導体基板と、この基板上に設けられ
た絶縁層と、この絶縁層上に設けられた第２導電型の半
導体層と、前記基板に設けられ集積回路の他の回路素子
から横方向に分離され前記ソースおよびドレイン部分の
最高電位の電圧に等しいか、またはこれよりも高い電圧
に保持された拡散区域とを具える。これらソースおよび
ドレイン部分はソースホロワモードで作動し得る分離さ
れた装置またはサブ回路領域とし、高電圧接続部は金属
バスラインにより構成するのが好適である。
【００２７】この拡散区域は回路素子と重なり合って接
触しないように位置決めするのが好適である。さらに、
この拡散区域は装置における任意のサブ回路の最高電位
よりも高い電圧に保持するのが好適である。
【００２８】図面につき本発明の実施例を説明する。本
発明集積回路の基本的な作動を図１につき説明する。本
例では高電圧ダイオードを示すが、他の高電圧装置に同
一の原理を適用することができる。
【００２９】基板１は高固有抵抗ｐ−型シリコン（１０
０Ωｃｍ以上）で作る。ｎ−型拡散領域２は以下に詳細
に説明するように基板１内に形成する。酸化物層５およ
び７間に設けられｎ−型拡散領域２に接触するＳＯＩ層
３内の集積回路の部分を酸化物トレンチ９により集積回
路の残部から分離してｎ−型の島１１を形成し、この島
１１をＮ＋接点１３および金属バス１５を経て回路全体
の正の最高電位（７００Ｖ）にバイアスし、基板１を接
地する。空乏領域はｐ−型基板１を経てｎ−型拡散領域
２から集積回路の他の部分のすぐ下側の酸化物層５の下
方に拡がるようになる。
【００３０】集積回路の高電圧素子間の相互接続部を形
成する手段を図１の領域１１および１６で示す。ｎ−型
島１１内には縁部を囲んでｐ−型領域１７を設け、この
領域１７を接地電位（０Ｖ）に保持する。ｎ−型拡散領
域２を７００Ｖに保持するため、ｎ−型島１１全体は島
の下側でｐ−型基板１のように空乏化する。これがた
め、集積回路の１部分から他の部分に高電圧（７００
Ｖ）の金属バス１６を張り巡らすようにすることができ
る。
【００３１】集積回路の装置またはサブ区分が拡散ｎ−
型領域の電位以下の任意の電位で存在する装置のいわゆ
るソースホロワ作動を図１の領域１９によって示す。ｎ
−型接点２１および金属バス２２は高電位（７００Ｖ）
で存在するこの領域の部分を示し、ｐ−型接点２３は高
電位または低電位（０−７００Ｖ）で存在し得る部分を
示す。隣接する島３の１部分上に領域１９から延在する
金属“フィールドプレート”２５によって空乏領域が島
１１および領域１９を経て拡がるのを助け、これにより
領域１９が高電位にある際のブレークダウンを防止し得
るようにする。
【００３２】図２は高電圧相互接続部を張り巡らす手段
を示す回路の１部分を示す。本例では便宜上２つの直列
接続されたダイオードを用いる。即ち、実際の回路では
トランジスタのような他の型の装置を用いることができ
る。７００Ｖのバスライン１５は、図１に断面で示すよ
うに基板のｎ−型領域２にｎ＋領域１３を経て接触し且
つ“ソースホロワ”モードで作動する第１ダイオードに
おいてｎ−型接点２１に金属パッド２２を経て接触す
る。周縁ｐ−型領域２３はソースホロワダイオードの周
縁に設けるが高電圧バス１５が導入する側で省略する。
ｐ−型領域２３を低電位または高電位で存在し得る第２
ダイオードのｎ−型接点２７に他の金属バス２６によっ
て接続する。
【００３３】図３は１つの回路素子が高電位で作動し、
他の回路素子が高電位または低電位で作動するいわゆる
“ブリッジ構造”を有する本発明集積回路の１例を示
す。図３には２つのＬＤＭＯＳ−ＳＯＩトランジスタを
具えるソースホロワブリッジ回路を有する集積回路の１
部分を示す。
【００３４】図３において、領域３１はソースホロワモ
ードで作動するトランジスタを示し、領域３２は接地ソ
ース構造で作動するトランジスタを示し、領域３３は集
積回路の最高電圧（本例では７００Ｖ）の箇所に接続さ
れた基板の拡散区域を含む。
【００３５】図３に示す半導体構造の製造順序は次の通
りである。例えば帯域熔融再結晶法または直接ボンディ
ング法のような上述した標準技術の任意のものによって
得た出発ＳＯＩ層３４を基板３５に形成する。この基板
３５は固有抵抗が１００Ωｃｍ以上のｐ−型シリコンと
するのが好適であり、埋設酸化物絶縁体３６の厚さは
０．５−５μｍとするのが好適であり、頂部ＳＯＩ層３
４は固有抵抗が１０Ωｃｍの厚いｎ−型シリコンで厚さ
が０．５−１０μｍとするのが好適である。
【００３６】ＳＯＩ層３４には燐イオンを標準６００Å
のスクリーン酸化物を経て注入して最適のブレークダウ
ン電圧に必要な適宜の固有抵抗を得る。（ＩＥＤＭ Ｐ
ｒｏｃ．１０７９年、第２３８頁に記載されているＡｐ
ｐｅｌｓおよびＶａｅｓの論文参照）。この場合には、
０. ５〜２×１０12／ｃｍ2 のドーズ量で５０ＫｅＶで
イオン注入を行い、次いで１１５０℃の温度で５時間に
亘って拡散を行う。
【００３７】トレンチ分離領域３７は次のようにして形
成する。まず、３０００Åのシリコン窒化物層( 図示せ
ず) を、標準化学蒸着によりＳＯＩ層の表面上の標準で
６００Åの厚さの酸化物パッド上全体に亘り堆積する。
次に、７０００Åの二酸化シリコン層（図示せず）を標
準化学蒸着により窒化シリコン層上に堆積する。次いで
フォトレジストマスク層（図示せず）を用いてトレンチ
を所望とする領域を選択的に露出する。その後、二酸化
シリコン、窒化シリコンおよびパッド酸化物層の非マス
ク区域を反応性イオンエッチングによりそれぞれ除去す
る。フォトレジストマスク層の除去後ＳＯＩ層３４の厚
さ全体を堆積された二酸化シリコン層をマスクとして用
いて反応性イオンエッチングにより除去する。かように
して、ＳＯＩ層を貫通して１〜２μｍ幅のトレンチが形
成される。次いで、１〜２μｍの厚さの二酸化シリコン
をほぼ１０００℃の温度でこれらトレンチ内に充填す
る。次に、二酸化シリコンおよび窒化シリコン層に平坦
化エッチングを施して上記処理を完了する。
【００３８】埋設拡散領域４１は次のようにして形成す
る。窒化シリコン（１４００Å）、ポリシリコン（３５
００Å）および二酸化シリコン（７０００Å）の各層
（図示せず) は標準化学蒸着により堆積する。埋設拡散
を行うトレンチの区域をフォトレジストマスク層（図示
せず）に画成する。二酸化シリコン、ポリシリコンおよ
び窒化シリコンの層はそれぞれ反応性イオンエッチング
により除去する。次いで、フォトレジスト層を除去し、
頂部二酸化シリコン層３９をマスクとして用いて反応性
イオンエッチングによりＳＯＩ層３４および埋設層３６
を除去し、これによりトレンチを形成する。このトレン
チの底部および壁部には６００Åの厚さのスクリーン酸
化物を成長させる。次いで燐を４×１０15／ｃｍ2 のド
ーズ量で１００ＫｅＶでイオン注入する。かようにし
て、各トレンチに対し埋設Ｎ層を個別に形成する。Ｐ型
本体領域４９を拡散する場合には連続埋設Ｎ層４１を形
成する。次いでトレンチの底部および側壁のスクリーン
酸化物を除去し、その後厚さ２μに亘ってポリシリコン
を堆積し、元通り３０Ω／□のシート抵抗にドープして
埋設Ｎ層４１に対するＮ＋接点４３を形成する。ポリシ
リコンおよび窒化シリコン層に平坦化エッチングを施し
て上記処理を完了する。
【００３９】ポリシリコンゲート領域４５は次に示すよ
うに形成する。前のステップで用いたパッド酸化物を除
去し、厚さが６００Åのゲート酸化物４７を成長させ
る。次いで５０００Åの厚さのポリシリコンを堆積し、
ゲート領域にフォトレジスト（図示せず）をマスクす
る。次に、非マスクポリシリコン領域を反応性イオンエ
ッチングにより除去し、その後フォトレジストを除去す
る。
【００４０】Ｐ型本体領域４９は次に示すようにして形
成する。即ち、この領域４９に硼素イオンをフォトレジ
ストマスク（図示せず）を用いて４.４×１０13／ｃｍ2
のドーズ量で８０ＫｅＶのエネルギーでイオン注入す
る。このフォトレジストマスクを用いることによりイオ
ン注入をポリシリコンゲート４９に自己整合させること
ができる。フォトレジストを除去した後ウエファを１１
００℃の温度で２０時間に亘ってアニール処理する。こ
れによりほぼ５μｍの深さまでＰ型本体領域４９を拡散
する（即ち、ＳＯＩ層３４の厚さ）。また、拡散は横方
向にも３．５μｍに亘って行われ、これによりチャネル
領域５１を形成する。さらに、多重埋設Ｎ層を拡散して
単一の連続Ｎ埋設層４１を形成する。
【００４１】Ｎ＋ソース５３およびドレイン５５は次の
ようにして形成する。砒素イオンを７. ５×１０15／ｃ
ｍ2 のドーズ量且つ１９０ＫｅＶのエネルギーでソース
およびドレイン領域５３および５５に注入し、フォトレ
ジストマスク（図示せず）を用いてＮ型本体層３８の頂
部に形成する。フォトレジストを除去した後ウエファを
９５０℃の温度でほぼ１時間に亘ってアニール処理す
る。この処理により厚さが３００Åの二酸化シリコン
（図示せず）をポリシリコンゲート４５上に成長させて
これを絶縁する。
【００４２】Ｐ＋型領域５７はフォトレジストマスク
（図示せず）を用いて硼素を４．０×１０15／ｃｍ2 の
ドーズ量で４０ＫｅＶのエネルギーで領域５７にイオン
注入して形成し、次いでフォトレジストを除去する。
【００４３】ソース５３に対するアルミニウム接点５
９、ゲート４５に対するアルミニウム接点６１、ドレイ
ン５５に対するアルミニウム接点６３および埋設拡散層
４１へのＮ＋型接点４３に対するアルミニウム接点６３
は次に示すように形成する。厚さ１．３μｍの二酸化シ
リコン（８％の燐）をウエファ上に堆積する。次いでこ
の層にフォトレジストをマスクし、アルミニウム接点を
所望とする領域部分のみを露出する。この二酸化シリコ
ンを反応性イオンエッチングにより除去し、次に、フォ
トレジストを除去する。その後ウエファをほぼ１０００
℃の温度で３０分間に亘ってアニール処理して、エッチ
ング除去された二酸化シリコン層を平滑化し、これによ
り良好なアルミニウム被覆を得るようにする。この接点
区域から残存する二酸化シリコンをエッチング除去した
後、厚さが１．２μｍのアルミニウム（シリコン１％、
２５Ω□）を堆積する。フォトレジストマスクを用いて
アルミニウムを除去すべき領域を選択的に露出する。次
いでアルミニウムに反応性イオンエッチングを施して図
示のようなソース、ゲート、ドレイン等に対する個別の
接点を形成する。次に、フォトレジストを除去し、ウエ
ファを４０７℃の温度で３０分間に亘り合金化する。
【００４４】最終ステップでは集積回路を保護するため
の厚さが１．２μｍの二酸化シリコン層（６％燐）（図
示せず）を堆積する。外部電気接続に用いるパッド区域
（図示せず）はフォトレジストマスクを用い、次いで化
学的湿潤エッチングによってパターン化する。
【００４５】図４および図５はソースホロワトランジス
タ拡散区域への供給電圧を７００Ｖとした図３に示され
るブリッジ回路を構成する集積回路装置のコンピュータ
シミュレーションにより形成された等電位輪郭マップを
示す。
【００４６】図４は共通ソース構体で作動する装置の等
電位輪郭マップを示し、図５はソースホロワ構体で作動
する装置の等電位輪郭マップを示す。双方の場合に、計
算されたブレークダウン電圧は７００Ｖ以上となり、電
位輪郭は最大可能なブレークダウン電圧を得るに必要な
ように均一とすべき電界を示し均一に離間されるように
なる。
【００４７】本例ではＬＤＭＯＳトランジスタにつき説
明したが、本発明はこれに限定されるものではなく、ダ
イオードおよび絶縁ゲートバイポーラトランジスタのよ
うな他の誘電体分離装置を含む高電圧集積回路に容易に
適用することができる。装置の分離は図示のような分離
トレンチを用いて容易に達成することができる。
【００４８】一般に、集積回路の電圧ブレークダウン特
性を改善するためには単一の埋設拡散区域のみを存在さ
せるだけで充分である。
【図面の簡単な説明】
【図１】基板内の拡散接点領域、高電圧相互接続バスお
よびソースホロワ装置を含む高電圧ＳＯＩ集積回路の１
部分を示す断面図である。
【図２】高電圧ダイオード、ソースホロワモードで作動
するダイオードおよび高電圧相互接続バスを含む高電圧
ＳＯＩ集積回路の１部分を示す平面図である。
【図３】ソースホロワ回路に２つの横方向二重拡散（Ｌ
Ｄ）ＭＯＳＳＯＩトランスミッタを具えるブリッジ回路
の構成を示す断面図である。
【図４】図３に示すブリッジ回路において接地ソース構
造で作動するＬＤＭＯＳトランスミッタの静電位分布の
コンピュータシミュレーションにより形成した等電位輪
郭マップである。
【図５】図３に示すブリッジ回路においてソースホロワ
構造で作動するＬＤＭＯＳトランスミッタの静電位分布
のコンピュータシミュレーションにより形成した等電位
輪郭マップである。
【符号の説明】
１ 基板 ２ ｎ−型拡散領域 ３ ＳＯＩ層 ５、７ 酸化物層 ９ 酸化物トレンチ １１、１６ ｎ−型島領域 １３ Ｎ＋接点 １５ 金属バス １７ ｐ−型領域 １９ 拡散ｎ−型領域 ２１ ｎ−型接点 ２２ 金属バス ２３ ｐ−型接点 ２５ フィールドプレート ２６ 金属バス ２７ ｎ−型接点 ３１ トランジスタ ３２ トランジスタ ３３ 拡散区域 ３４ ＳＯＩ層 ３５ 基板 ３６ 埋設二酸化シリコン ３７ トレンチ分離領域 ３８ Ｎ埋設層 ３９ 頂部二酸化シリコン ４１ 連続埋設Ｎ層 ４５ ポリシリコンゲート領域 ４７ ゲート酸化物 ４９ ポリシリコンゲート ５３ ソース ５５ ドレイン ５７ Ｐ＋領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エミール アーノルド アメリカ合衆国 ニューヨーク州 10514 チャパグワ キップ ストリー ト ５ (72)発明者 スチーブン エル マーチャント アメリカ合衆国 ニューヨーク州 10598 ヨークタウン ハイツ オルク ヨークタウン ロード 3341 (72)発明者 ピーター ダブリュー シャックル アメリカ合衆国 ニューヨーク州 10589 サマーズ ウィルナー ロード （番地なし) (56)参考文献 特開 平３−129765（ＪＰ，Ａ) 特開 平１−238066（ＪＰ，Ａ) 特開 平２−271567（ＪＰ，Ａ) 特開 平２−294076（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/762 H01L 27/08 331 H01L 27/12

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 電圧ブレークダウン特性を改善した高電
    圧用集積回路装置において、少なくとも１００Ωｃｍの
    固有抵抗を有する第１導電型の半導体基板と、この半導
    体基板上に設けられた絶縁層と、この絶縁層上に設けら
    れた半導体層と、この半導体層に設けられ、複数のサブ
    回路の部分を形成する複数の横方向に分離された回路素
    子と、前記基板に設けられ前記回路素子から横方向に離
    間された前記第１導電型とは逆の第２導電型の拡散区域
    と、集積回路装置内の任意のサブ回路の最高電位の電圧
    に等しいか、またはこれよりも高い電圧で前記拡散区域
    を接触保持する手段とを具えることを特徴とする集積回
    路装置。
  2. 【請求項２】 多数の回路構成部に対し単一の拡散区域
    を設けるようにしたことを特徴とする請求項１に記載の
    集積回路装置。
  3. 【請求項３】 電圧ブレークダウン特性を改善した高電
    圧用集積回路装置において、第１導電型の少なくとも約
    １００Ωcmの固有抵抗を有する半導体基板と、この基板
    上に設けられた絶縁層と、この絶縁層上に設けられ第１
    導電型とは逆の第２導電型の半導体層と、この半導体層
    上に設けられサブ回路の部分を形成する複数の回路素子
    と、前記半導体層に設けられ前記回路素子から横方向に
    分離されこの回路素子と重なり合わない第２導電型の拡
    散区域と、集積回路装置内の任意のサブ回路の最高電位
    の電圧に等しいか、またはこれよりも高い電圧で前記拡
    散区域を保持する手段とを具えることを特徴とする集積
    回路装置。
  4. 【請求項４】 電圧ブレークダウン特性を改善したＳＯ
    Ｉ横方向ＭＯＳトランジスタのソースホロワブリッジ構
    体を有する高電圧用集積回路装置において、第１導電型
    の半導体基板と、この基板上に設けられた絶縁層と、こ
    の絶縁層上に設けられた半導体層と、この半導体層に設
    けられたトランジスタのドレイン、ゲート、ソースおよ
    び相互接続部分と、前記基板に設けられ前記ドレイン、
    ゲート、ソース部分から横方向に分離された第１導電型
    とは逆の第２導電型の拡散区域と、前記ドレインまたは
    ソース部分の最高電位の電圧に等しいか、またはこれよ
    りも高い電圧で前記拡散区域を保持する手段とを具える
    ことを特徴とする集積回路装置。
  5. 【請求項５】 前記基板をｐ−型シリコン基板とし、前
    記絶縁層を酸化シリコンとし、前記半導体層をｎ−型の
    単結晶シリコン層としたことを特徴とする請求項１ない
    し４のいずれかの項に記載の集積回路装置。
  6. 【請求項６】 前記拡散区域は集積回路装置内の任意の
    サブ回路の最高電位よりも高い電圧に保持するようにし
    たことを特徴とする請求項５に記載の集積回路装置。
JP33071191A 1990-12-14 1991-12-13 集積回路装置 Expired - Fee Related JP3423006B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/628,307 US5113236A (en) 1990-12-14 1990-12-14 Integrated circuit device particularly adapted for high voltage applications
US07/628307 1990-12-14

Publications (2)

Publication Number Publication Date
JPH04275450A JPH04275450A (ja) 1992-10-01
JP3423006B2 true JP3423006B2 (ja) 2003-07-07

Family

ID=24518339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33071191A Expired - Fee Related JP3423006B2 (ja) 1990-12-14 1991-12-13 集積回路装置

Country Status (5)

Country Link
US (1) US5113236A (ja)
EP (1) EP0490437B1 (ja)
JP (1) JP3423006B2 (ja)
KR (1) KR100257412B1 (ja)
DE (1) DE69129617T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150247A (ja) * 2005-11-01 2007-06-14 Denso Corp 半導体装置およびその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5621239A (en) * 1990-11-05 1997-04-15 Fujitsu Limited SOI device having a buried layer of reduced resistivity
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
EP0497427B1 (en) * 1991-02-01 1996-04-10 Koninklijke Philips Electronics N.V. Semiconductor device for high voltage application and method of making the same
JP2654268B2 (ja) * 1991-05-13 1997-09-17 株式会社東芝 半導体装置の使用方法
EP0562271B1 (en) * 1992-03-26 1998-01-14 Texas Instruments Incorporated High voltage structure with oxide isolated source and resurf drift region in bulk silicon
DE69332407T2 (de) * 1992-06-17 2003-06-18 Harris Corp Herstellung von Halbleiteranordnungen auf SOI substraten
DE4233773C2 (de) * 1992-10-07 1996-09-19 Daimler Benz Ag Halbleiterstruktur für Halbleiterbauelemente mit hoher Durchbruchspannung
EP0610599A1 (en) * 1993-01-04 1994-08-17 Texas Instruments Incorporated High voltage transistor with drift region
US5548150A (en) * 1993-03-10 1996-08-20 Kabushiki Kaisha Toshiba Field effect transistor
US5373183A (en) * 1993-04-28 1994-12-13 Harris Corporation Integrated circuit with improved reverse bias breakdown
DE69417944T2 (de) * 1993-04-30 1999-12-09 Ibm Verfahren zum Herstellen einer Schutzdiode gegen elektrostatische Entladungen in der Silizium-auf-Insulator-Technologie
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5382818A (en) * 1993-12-08 1995-01-17 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode
JPH0923017A (ja) * 1995-07-06 1997-01-21 Mitsubishi Electric Corp Ｓｏｉ入力保護回路
US5648671A (en) * 1995-12-13 1997-07-15 U S Philips Corporation Lateral thin-film SOI devices with linearly-graded field oxide and linear doping profile
JP2822961B2 (ja) * 1995-12-14 1998-11-11 日本電気株式会社 半導体装置
JP3575908B2 (ja) * 1996-03-28 2004-10-13 株式会社東芝 半導体装置
US6121661A (en) * 1996-12-11 2000-09-19 International Business Machines Corporation Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation
US6034399A (en) * 1997-03-06 2000-03-07 Lockheed Martin Corporation Electrostatic discharge protection for silicon-on-insulator
US6160292A (en) * 1997-04-23 2000-12-12 International Business Machines Corporation Circuit and methods to improve the operation of SOI devices
DE19741928C1 (de) * 1997-09-10 1998-09-24 Siemens Ag Halbleiterbauelement
JP3061020B2 (ja) 1997-11-12 2000-07-10 日本電気株式会社 誘電体分離型半導体装置
JPH11261010A (ja) 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5877048A (en) * 1998-03-23 1999-03-02 Texas Instruments--Acer Incorporated 3-D CMOS transistors with high ESD reliability
JPH11354631A (ja) * 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
US6545316B1 (en) 2000-06-23 2003-04-08 Silicon Wireless Corporation MOSFET devices having linear transfer characteristics when operating in velocity saturation mode and methods of forming and operating same
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
US6521947B1 (en) * 1999-01-28 2003-02-18 International Business Machines Corporation Method of integrating substrate contact on SOI wafers with STI process
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US6512269B1 (en) 2000-09-07 2003-01-28 International Business Machines Corporation High-voltage high-speed SOI MOSFET
EP1396030B1 (en) * 2001-04-11 2011-06-29 Silicon Semiconductor Corporation Vertical power semiconductor device and method of making the same
US10062788B2 (en) * 2008-07-30 2018-08-28 Maxpower Semiconductor Inc. Semiconductor on insulator devices containing permanent charge
JP2009060064A (ja) * 2007-09-04 2009-03-19 New Japan Radio Co Ltd 半導体装置及びその製造方法
JP5132481B2 (ja) * 2008-08-27 2013-01-30 株式会社日立製作所 半導体集積回路装置
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US10529866B2 (en) * 2012-05-30 2020-01-07 X-Fab Semiconductor Foundries Gmbh Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701198A (en) * 1970-08-14 1972-10-31 Bell Telephone Labor Inc Monolithic integrated circuit structures and methods of making same
US4883543A (en) * 1980-06-05 1989-11-28 Texas Instruments Incroporated Shielding for implant in manufacture of dynamic memory
JPS6271275A (ja) * 1985-09-25 1987-04-01 Toshiba Corp 半導体集積回路
JPS63157475A (ja) * 1986-12-20 1988-06-30 Toshiba Corp 半導体装置及びその製造方法
JPS6446979A (en) * 1987-08-14 1989-02-21 Oki Electric Ind Co Ltd Analogue switch and sample-and-hold circuit with analogue switch
JPH01238066A (ja) * 1988-03-18 1989-09-22 Fujitsu Ltd 高耐圧トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007150247A (ja) * 2005-11-01 2007-06-14 Denso Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR100257412B1 (ko) 2000-05-15
EP0490437B1 (en) 1998-06-17
KR920013780A (ko) 1992-07-29
EP0490437A1 (en) 1992-06-17
DE69129617T2 (de) 1999-01-28
DE69129617D1 (de) 1998-07-23
JPH04275450A (ja) 1992-10-01
US5113236A (en) 1992-05-12

Similar Documents

Publication Publication Date Title
JP3423006B2 (ja) 集積回路装置
KR0163402B1 (ko) 전기적 활성 트렌치 사용 병합 바이폴라/cmos 기술을 사용하는 반도체 구조물 및 그 제조 방법
US5489792A (en) Silicon-on-insulator transistors having improved current characteristics and reduced electrostatic discharge susceptibility
JP3746302B2 (ja) Ｓｏｉ型高電圧薄膜トランジスタ及びその製造方法
US6096584A (en) Silicon-on-insulator and CMOS-on-SOI double film fabrication process with a coplanar silicon and isolation layer and adding a second silicon layer on one region
US4393578A (en) Method of making silicon-on-sapphire FET
US5874768A (en) Semiconductor device having a high breakdown voltage
EP0217288A2 (en) Substrate structure for a composite semiconductor device
US5374845A (en) Process for reduced emitter-base capacitance in bipolar transistor
JPH1197693A (ja) 半導体装置およびその製造方法
US9171916B1 (en) LDMOS with thick interlayer-dielectric layer
JPS6410105B2 (ja)
US5773326A (en) Method of making an SOI integrated circuit with ESD protection
US5073810A (en) Semiconductor integrated circuit device and manufacturing method thereof
EP0078571B1 (en) Semiconductor device and method of manufacturing the same
US4426766A (en) Method of fabricating high density high breakdown voltage CMOS devices
US5221635A (en) Method of making a field-effect transistor
JP3354127B2 (ja) 高電圧素子及びその製造方法
US6100144A (en) Semiconductor processing method of providing electrical isolation between adjacent semiconductor diffusion regions of different field effect transistors and integrated circuitry having adjacent electrically isolated field effect transistors
JP3250419B2 (ja) 半導体装置およびその製造方法
US6359298B1 (en) Capacitively coupled DTMOS on SOI for multiple devices
US6362078B1 (en) Dynamic threshold voltage device and methods for fabricating dynamic threshold voltage devices
US5962898A (en) Field-effect transistor
EP0281032B1 (en) Semiconductor device comprising a field effect transistor
US4528581A (en) High density CMOS devices with conductively interconnected wells

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees