DE635888T1 - Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes. - Google Patents

Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes.

Info

Publication number
DE635888T1
DE635888T1 DE0635888T DE94305451T DE635888T1 DE 635888 T1 DE635888 T1 DE 635888T1 DE 0635888 T DE0635888 T DE 0635888T DE 94305451 T DE94305451 T DE 94305451T DE 635888 T1 DE635888 T1 DE 635888T1
Authority
DE
Germany
Prior art keywords
monocrystalline
region
polycrystalline
segment
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE0635888T
Other languages
English (en)
Inventor
Mike Chang
Jun Wei Chen
Fwu-Iuan Hshieh
King Owyang
Dorman C Pitzer
Der Linde Jan Van
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of DE635888T1 publication Critical patent/DE635888T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (34)

93305451.0 &Lgr; SILICONIX INCORPORATED Patentansprüche
1. Verfahren zum Erzeugen eines Abschlußaufbaus für einen Leistungs-MOSFET, welches die folgenden Schritte umfaßt:
Bilden einer ersten Isolierschicht entlang einer oberen Außenfläche eines Halbleiterkörpers eines ersten Leitfähigkeit styps mit einem aktiven Hauptbereich und einem Umfangsabschlußbereich,
Ablegen einer nicht monokristallinen Halbleiterschicht über der ersten Isolierschicht,
Bilden einer Öffnung wenigstens teilweise durch die nicht monokristalline Schicht über dem Abschlußbereich,
Einführen eines Dotierungsstoffes eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, durch die Öffnung in den Halbleiterkörper, um einen Feldplattenbereich vom zweiten Leitfähigkeitstyp im Abschlußbereich zu bilden,
Bilden einer zweiten Isolierschicht entlang der nicht monokristallinen Schicht und über der Öffnung,
selektives Entfernen von Teilen wenigstens der zweiten Isolierschicht, um (a) wenigstens einen Teil des Feldplattenbereiches und (b) wenigstens einen Teil der nicht monokristallinen Schicht über dem Abschlußbereich freizulegen,
Erzeugen einer gemusterten Schicht eines leitenden Materials über den Isolierschichten derart, daß ein unitärer Teil des leitenden Materials sowohl den Feldplattenbereich als auch die nicht monokristalline Schicht über dem Abschlußbereich kontaktiert, wobei ein freiliegender Teil der nicht monokristallinen Schicht über dem Abschlußbereich im wesentlichen seitlich sowohl den aktiven Bereich als auch den unitären Teil des leitenden Materials umgibt, und
anschließendes Ätzen der nicht monokristallinen Schicht am freiliegenden Teil, um das Material der nicht monokristallinen Schicht über dem Abschlußbereich in (a) ein erstes nicht monokristallines Segment, das den unitären Teil des
leitenden Materials kontaktiert, und (b) ein seitlich getrenntes zweites nicht monokristallines Segment aufzuteilen, das im wesentlichen seitlich das erste nicht monokristalline Segment umgibt.
2. Verfahren nach Anspruch 1, bei dem die nicht monokristalline und die gemusterte Schicht jeweils hauptsächlich aus Polysilicium und Metall bestehen.
3. Verfahren nach Anspruch 1 oder 2, bei dem im wesentlichen kein leitendes Material über dem zweiten nicht monokristallinen Segment am Ende des Erzeugungsschrittes liegt.
4. Verfahren nach Anspruch 1 oder 2, bei dem ein zusätzlicher Teil an leitendem Material über wenigstens einem Teil des zweiten nicht monokristallinen Segmentes am Ende des Erzeugungsschrittes bleibt.
5. Verfahren nach einem vorhergehenden Anspruch, bei dem der freiliegende Teil der nicht monokristallinen Schicht seitlich von der Stelle getrennt ist, an der der unitäre Teil des leitenden Materials die nicht monokristalline Schicht kontaktiert.
6. Verfahren zum Bilden eines Abschlußaufbaus für einen Leistungs-MOSFET, welches die folgenden Schritte umfaßt:
Bilden einer ersten Isolierschicht entlang einer oberen Außenfläche eines Halbleiterkörpers mit einem aktiven Hauptbereich und einem Umfangsabschlußbereich,
Ablegen einer nicht monokristallinen Halbleiterschicht über der ersten Isolierschicht,
Bilden einer zweiten Isolierschicht entlang der nicht monokristallinen Schicht,
selektives Entfernen von Material der zweiten Isolier-
schicht, um wenigstens einen Teil der nicht monokristallinen Schicht über dem Abschlußbereich freizulegen,
Ablegen einer leitenden Schicht über der zweiten Isolierschicht und über dem freiliegenden Material der nicht monokristallinen Schicht,
Bemustern der leitenden Schicht, um Source- und Gateelektroden und einen seitlich getrennten speziellen leitenden Teil zu bilden, der (a) im wesentlichen seitlich die Source- und Gateelektroden umgibt und (b) die nicht monokristalline Schicht über dem Abschlußbereich kontaktiert, wobei ein freiliegender Teil der nicht monokristallinen Schicht über dem Abschlußbereich im wesentlichen seitlich den aktiven Bereich umgibt, und
Ätzen der nicht monokristallinen Schicht am freiliegenden Teil, um das Material der nicht monokristallinen Schicht über dem Abschlußbereich in ein erstes nicht monokristallines Segment und ein zweites seitlich getrenntes nicht monokristallines Segment aufzuteilen, das im wesentlichen seitlich das erste nicht monokristalline Segment umgibt.
7. Verfahren nach Anspruch 6, bei dem die nicht monokristalline und die leitende Schicht jeweils hauptsächlich aus Polysilicium und Metall bestehen.
8. Verfahren nach Anspruch 6 oder 7, welches den weiteren Schritt der Einführung von Dotierungsstoffen in den aktiven Bereich zum Erzeugen aktiver MOSFET-Zellen einschließt .
9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem ein Teil der Sourceelektrode während des Bemusterungsschrittes so gebildet wird, daß er die nicht monokristalline Schicht über dem Abschlußbereich kontaktiert.
10. Verfahren nach Anspruch 9, bei dem der freiliegende Teil der nicht monokristallinen Schicht seitlich von der Stelle getrennt ist, an der die Sourceelektrode die nicht monokristalline Schicht kontaktiert.
11. Verfahren nach einem der Ansprüche 6 bis 10, bei dem der spezielle Teil der leitenden Schicht so ausgebildet wird, daß er vertikal vom Abschlußbereich beabstandet ist.
12. Verfahren zum Erzeugen eines Leistungs-MOSFET, welches die folgenden Schritte umfaßt:
Bilden einer nicht monokristallinen Halbleiterschicht über einer ersten Isolierschicht entlang eines Halbleiterkörpers eines ersten Leitfähigkeitstyps mit einem aktiven Hauptbereich und einem Umfangsabschlußbereich,
Bemustern der nicht monokristallinen Schicht um (a) eine Öffnung, die über dem aktiven Bereich liegt, und (b) eine Öffnung zu bilden, die über dem Abschlußbereich liegt und im wesentlichen seitlich die Öffnung über dem aktiven Bereich umgibt, um die nicht monokristalline Schicht in (bl) einen nicht monokristallinen Hauptbereich, der weitgehend über dem aktiven Bereich liegt, und (b2) einen seitlich getrennten nicht monokristallinen Umfangsbereich aufzuteilen, der über dem Abschlußbereich liegt,
Einführen eines Dotierungsstoffes eines zweiten Leitfähigkeitstyps, der dem ersten Leitfähigkeitstyp entgegengesetzt ist, durch die Öffnungen in den Halbleiterkörper, um (a) einen Körperbereich eines zweiten Leitfähigkeitstyps im aktiven Bereich und (b) einen Feldplattenbereich des zweiten Leitfähigkeitstyps im Abschlußbereich zu bilden,
selektives Einführen eines Dotierungsstoffes des ersten Leitfähigkeitstyps durch die Öffnung über dem aktiven Bereich in den Halbleiterkörper, aber im wesentlichen nicht durch die Öffnung über dem Abschlußbereich, um einen Source-
bereich des ersten Leitfähigkeitstyps im Körperbereich zu bilden,
Bilden einer zweiten Isolierschicht über den nicht monokristallinen Teilen und in den Öffnungen,
selektives Entfernen von Teilen wenigstens der zweiten Isolierschicht, um wenigstens einen Teil des Sourcebereiches, des Feldplattenbereiches und der beiden nicht monokristallinen Teile freizulegen, und
Erzeugen (a) einer Gateelektrode, die den nicht monokristallinen Hauptbereich kontaktiert, (b) einer Sourceelektrode, die den Sourcebereich, den Feldplattenbereich und den nicht monokristallinen Umfangsteil kontaktiert, und (c) einer Drainelektrode, die den Halbleiterkörper kontaktiert.
13. Verfahren nach Anspruch 12, welches weiterhin den Schritt der Ätzung des nicht monokristallinen Umfangsteils durch eine ringförmige Öffnung einschließt, die durch die zweite Isolierschicht während oder nach dem selektiven Entfernungsschritt ausgebildet wird, um den nicht monokristallinen Umfangsteil in (a) ein erstes nicht monokristallines Segment, das die Sourceelektrode kontaktiert und im wesentlichen seitlich den aktiven Bereich umgibt und (b) ein seitlich getrenntes zweites nicht monokristallines Segment zu unterteilen, das im wesentlichen seitlich das erste nicht monokristalline Segment umgibt.
14. Verfahren nach Anspruch 12 oder 13, bei dem die Dicke der ersten Isolierschicht 100 bis 1000 A beträgt.
15. Verfahren nach einem der Ansprüche 12 bis 14, bei dem die erste Isolierschicht eine im wesentlichen gleichmäßige Stärke hat.
0635 &dgr;&dgr;&dgr;
16. Verfahren nach einem der Ansprüche 12 bis 15, welches weiterhin den Schritt der Einführung eines Dotierungsstoffes des zweiten Leitfähigkeitstyps durch Öffnungen einschließt, die während oder nach dem selektiven Entfernungsschritt erzeugt werden, um (a) eine stärker dotierte Körperkontaktzone, die sich an den Körperbereich direkt anschließt, und {b) eine stärker dotierte Feldplattenkontaktzone zu bilden, die sich an den Feldplattenbereich direkt anschließt.
17. Verfahren nach Anspruch 16, bei dem die Sourceelektrode die Kontaktzone kontaktiert.
18. Verfahren nach einem der Ansprüche 12 bis 17, bei dem der Erzeugungsschritt
das Ablegen einer Metallschicht über der Isolierschicht, um den Sourcebereich, den Feldplattenbereich und die beiden nicht monokristallinen Teile zu kontaktieren,
das Bemustern der Metallschicht zur Bildung der Gate- und Sourceelektroden und
das separate Bilden der Drainelektrode umfaßt, um den Halbleiterkörper an einer Stelle zu kontaktieren, die vom Sourcebereich, vom Feldplattenbereich und von den beiden nicht monokristallinen Teilen beabstandet ist.
19. Verfahren nach Anspruch 18, bei dem im wesentlichen der gesamte Teil der Metallschicht über dem zweiten nicht monokristallinen Segment während des Bemusterungsschrittes der Metallschicht entfernt wird.
20. Verfahren nach Anspruch 18, bei dem ein zusätzlicher Teil der Metallschicht über wenigstens einem Teil des zweiten nicht monokristallinen Segmentes während des Bemusterungsschrittes der Metallschicht bleibt.
21. Verfahren nach Anspruch 20, bei dem ein zusätzlicher Teil der Metallschicht so gebildet wird, daß er vertikal vom Abschlußbereich beabstandet ist.
22. Verfahren nach einem der Ansprüche 12 bis 21, bei dem der selektive Entfernungsschritt mit sich bringt, daß Teile wenigstens der zweiten Isolierschicht entfernt werden, um dahindurch (a) eine weitere Öffnung herunter zum Sourcebereich, (b) eine weitere Öffnung herunter zum Feldplattenbereich, (c) wenigstens eine weitere Öffnung herunter zum nicht monokristallinen Hauptteil und (d) wenigstens eine weitere Öffnung herunter zum nicht monokristallinen Umfangsteil zu bilden.
23. Leistungs-MOSFET mit
einem Halbleiterkörper, der einen aktiven Hauptbereich und einen Umfangsabschlußbereich aufweist,
wenigstens einem Sourcebereich, der sich im aktiven Bereich befindet,
einer ersten Isolierschicht, die über dem aktiven Bereich und dem Abschlußbereich liegt,
einem ersten polykristallinen Halbleiterteil, der über der ersten Isolierschicht weitgehend über dem aktiven Bereich angeordnet ist,
einem polykristallinen Umfangshalbleitersegment, das über der ersten Isolierschicht über dem Abschlußbereich und seitlich vom polykristallinen Hauptteil getrennt angeordnet ist,
einer zweiten Isolierschicht, die über dem polykristallinen Hauptteil und dem polykristallinen Umfangssegment liegt,
einer Gateelektrode, die den polykristallinen Hauptteil kontaktiert,
einer Sourceelektrode, die jeden Sourcebereich kontak-
tiert, und
einem Metallteil, der das polykristalline Umfangssegment kontaktiert, wobei der Metallteil seitlich von den Source- und Gateelektroden getrennt ist und das polykristalline Umfangssegment über einem Ritzlinienteil des Abschlußbereiches verläuft, um während einer Vereinzelung vereinzelt zu werden.
24. Leistungs-MOSFET nach Anspruch 23, bei dem das polykristalline Umfangssegment im wesentlichen seitlich den polykristallinen Hauptteil umgibt.
25. Leistungs-MOSFET mit
einem Halbleiterkörper, der einen aktiven Hauptbereich und einen Umfangsabschlußbereich aufweist,
wenigstens einem Sourcebereich, der im aktiven Feld angeordnet ist,
einem Feldplattenbereich, der sich im Abschlußbereich befindet,
einer ersten Isolierschicht, die über dem aktiven Bereich und dem Abschlußbereich liegt,
einem polykristallinen Halbleiterhauptteil, der über der ersten Isolierschicht weitgehend über dem aktiven Bereich angeordnet ist,
ersten und zweiten polykristallinen Halbleiterumfangssegmenten, die über der ersten Isolierschicht oberhalb des Abschlußbereiches und seitlich voneinander und vom polykristallinen Hauptteil getrennt angeordnet sind,
einer zweiten Isolierschicht, die über dem polykristallinen Hauptteil und den polykristallinen UmfangsSegmenten liegt,
einer Gateelektrode, die den polykristallinen Hauptteil kontaktiert,
einer Sourceelektrode, die die Sourcebereiche, den
Feldplattenbereich und das erste polykristalline Segment kontaktiert,
einer Drainelektrode, die den Halbleiterkörper kontaktiert, und
einem Metallteil, der das zweite polykristalline Segment kontaktiert, wobei der Metallteil seitlich von den Source- und Gateelektroden getrennt ist und das zweite polykristalline Segment über einem Ritzlinienteil des Abschlußbereiches verläuft, um während eines Vereinzelungsvorganges vereinzelt zu werden.
26. Leistungs-MOSFET nach Anspruch 25, bei dem das erste polykristalline Segment im wesentlichen seitlich den polykristallinen Hauptteil umgibt und das zweite polykristalline Segment im wesentlichen seitlich das erste polykristalline Segment umgibt.
27. Leistungs-MOSFET nach Anspruch 25 oder 26, bei dem der Feldplattenbereich einen kreisringförmigen Feldring umfaßt, der im wesentlichen am ersten polykristallinen Segment entlang und teilweise unter dem ersten polykristallinen Segment verläuft und einen PN Übergang mit dem benachbarten Material des Abschlußbereiches außerhalb des Feldringes bildet.
28. Leistungs-MOSFET nach einem der Ansprüche 23 bis
27, bei dem die zweite Isolierschicht auch über dem Ritzlinienteil verläuft, um während des Vereinzelungsvorganges vereinzelt zu werden.
29. Leistungs-MOSFET nach einem der Ansprüche 23 bis
28, bei dem der Metallteil im wesentlichen seitlich die Source- und Gateelektroden umgibt.
0635 88S
- &iacgr;&ogr; -
30. Leistungs-MOSFET nach Anspruch 29, bei dem Isoliermaterial seitlich den Metallteil entlang dessen Außenumfang umgibt.
31. Leistungs-MOSFET nach einem der Ansprüche 23 bis 30, bei dem der Metallteil vertikal vom Abschlußbereich beabstandet ist.
32. Leistungs-MOSFET mit
einem Halbleiterkörper, der einen aktiven Hauptbereich und einen Umfangsabschlußbereich aufweist,
wenigstens einem Sourcebereich, der sich im aktiven Bereich befindet,
einem Feldplattenbereich, der sich im Abschlußbereich befindet,
einer ersten Isolierschicht mit im wesentlichen gleichmäßiger Stärke, die über dem aktiven Bereich und dem Abschlußbereich liegt,
einem polykristallinen Halbleiterhauptteil, der über der ersten Isolierschicht und weitgehend über dem aktiven Bereich angeordnet ist,
einem polykristallinen Halbleiterumfangssegment, das über der ersten Isolierschicht und über dem Abschlußbereich angeordnet und seitlich vom polykristallinen Hauptteil getrennt ist,
einer zweiten Isolierschicht, die über dem polykristallinen Hauptteil und dem polykristallinen Umfangssegment liegt,
einer Gateelektrode, die den polykristallinen Hauptteil kontaktiert,
einer Sourceelektrode, die den Feldplattenbereich, das polykristalline Umfangssegment und jeden Sourcebereich kontaktiert, wobei das polykristalline Umfangssegment seitlich von der Stelle beabstandet ist, an der die Sourceelektrode
- Ii -
den Feldplattenbereich kontaktiert, und
einer Drainelektrode, die den Halbleiterkörper kontaktiert.
33. Leistungs-MOSFET nach Anspruch 32, bei dem die Dicke der ersten Isolierschicht 100 bis 1000 Ä beträgt.
34. Leistungs-MOSFET nach Anspruch 32 oder 33, bei dem der Feldplattenbereich einen krexsringförmigen Feldring umfaßt, der im wesentlichen am polykristallinen Umfangssegment entlang und wenigstens teilweise unter dem polykristallinen Umfangssegment verläuft und einen PN Übergang mit dem benachbarten Material des Abschlußbereiches außerhalb des Feldringes bildet.
DE0635888T 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes. Pending DE635888T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/096,135 US5404040A (en) 1990-12-21 1993-07-22 Structure and fabrication of power MOSFETs, including termination structures

Publications (1)

Publication Number Publication Date
DE635888T1 true DE635888T1 (de) 1995-10-12

Family

ID=22255651

Family Applications (2)

Application Number Title Priority Date Filing Date
DE0635888T Pending DE635888T1 (de) 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes.
DE69434643T Expired - Lifetime DE69434643T2 (de) 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69434643T Expired - Lifetime DE69434643T2 (de) 1993-07-22 1994-07-22 Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes

Country Status (5)

Country Link
US (2) US5404040A (de)
EP (1) EP0635888B1 (de)
JP (1) JP3717195B2 (de)
DE (2) DE635888T1 (de)
SG (1) SG48915A1 (de)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
KR0123434B1 (ko) * 1994-02-07 1997-11-26 천성순 실리콘 웨이퍼에서의 부정합전위의 발생을 억제화하기 위한 링패턴 형성방법 및 그 구조
JP3275536B2 (ja) * 1994-05-31 2002-04-15 三菱電機株式会社 半導体装置及びその製造方法
JP3294001B2 (ja) * 1994-06-01 2002-06-17 三菱電機株式会社 絶縁ゲート型半導体装置の製造方法
EP0689239B1 (de) * 1994-06-23 2007-03-07 STMicroelectronics S.r.l. Verfahren zur Herstellung von Leistungsbauteilen in MOS-Technologie
DE69434268T2 (de) * 1994-07-14 2006-01-12 Stmicroelectronics S.R.L., Agrate Brianza Intergrierte Struktur einer Hochgeschwindigkeits-MOS-Technologe-Leistungsvorrichtung und zugehöriges Herstellungsverfahren
US5597765A (en) * 1995-01-10 1997-01-28 Siliconix Incorporated Method for making termination structure for power MOSFET
US5545915A (en) * 1995-01-23 1996-08-13 Delco Electronics Corporation Semiconductor device having field limiting ring and a process therefor
DE69505348T2 (de) * 1995-02-21 1999-03-11 St Microelectronics Srl Hochspannungs-MOSFET mit Feldplatten-Elektrode und Verfahren zur Herstellung
US5689128A (en) * 1995-08-21 1997-11-18 Siliconix Incorporated High density trenched DMOS transistor
TW344130B (en) 1995-10-11 1998-11-01 Int Rectifier Corp Termination structure for semiconductor device and process for its manufacture
US5940721A (en) * 1995-10-11 1999-08-17 International Rectifier Corporation Termination structure for semiconductor devices and process for manufacture thereof
US5631484A (en) * 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
US6104060A (en) * 1996-02-20 2000-08-15 Megamos Corporation Cost savings for manufacturing planar MOSFET devices achieved by implementing an improved device structure and fabrication process eliminating passivation layer and/or field plate
US5821583A (en) * 1996-03-06 1998-10-13 Siliconix Incorporated Trenched DMOS transistor with lightly doped tub
US5840624A (en) * 1996-03-15 1998-11-24 Taiwan Semiconductor Manufacturing Company, Ltd Reduction of via over etching for borderless contacts
DE19622415A1 (de) * 1996-06-04 1997-12-11 Siemens Ag CMOS-Halbleiterstruktur und Verfahren zur Herstellung derselben
EP0817274B1 (de) 1996-07-05 2004-02-11 STMicroelectronics S.r.l. Asymmetrische MOS-Technologie-Leistungsanordnung
US6150675A (en) * 1996-07-16 2000-11-21 Siemens Aktiengesellschaft Semiconductor component with a control electrode for modulating the conductivity of a channel area by means of a magnetoresistor structure
US6043126A (en) * 1996-10-25 2000-03-28 International Rectifier Corporation Process for manufacture of MOS gated device with self aligned cells
US5883416A (en) * 1997-01-31 1999-03-16 Megamos Corporation Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage
JP3507274B2 (ja) * 1997-03-31 2004-03-15 三洋電機株式会社 マザーガラス基板およびその製造方法
US6046078A (en) * 1997-04-28 2000-04-04 Megamos Corp. Semiconductor device fabrication with reduced masking steps
JPH1154746A (ja) 1997-07-31 1999-02-26 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
US5923979A (en) * 1997-09-03 1999-07-13 Siliconix Incorporated Planar DMOS transistor fabricated by a three mask process
US6404025B1 (en) * 1997-10-02 2002-06-11 Magepower Semiconductor Corp. MOSFET power device manufactured with reduced number of masks by fabrication simplified processes
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US5994780A (en) 1997-12-16 1999-11-30 Advanced Micro Devices, Inc. Semiconductor device with multiple contact sizes
US6022790A (en) * 1998-08-05 2000-02-08 International Rectifier Corporation Semiconductor process integration of a guard ring structure
FR2785448B1 (fr) * 1998-10-30 2001-01-26 Alstom Technology Procede de fabrication d'une electrode de commande de grille pour transistor igbt
AU5458400A (en) * 1999-06-03 2000-12-28 General Semiconductor, Inc. High voltage power mosfet having low on-resistance
US6660571B2 (en) 2000-06-02 2003-12-09 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6627949B2 (en) 2000-06-02 2003-09-30 General Semiconductor, Inc. High voltage power MOSFET having low on-resistance
US6479352B2 (en) 2000-06-02 2002-11-12 General Semiconductor, Inc. Method of fabricating high voltage power MOSFET having low on-resistance
US7217977B2 (en) * 2004-04-19 2007-05-15 Hrl Laboratories, Llc Covert transformation of transistor properties as a circuit protection method
US6815816B1 (en) * 2000-10-25 2004-11-09 Hrl Laboratories, Llc Implanted hidden interconnections in a semiconductor device for preventing reverse engineering
JP4887559B2 (ja) * 2000-11-07 2012-02-29 富士電機株式会社 半導体装置の製造方法
US7294935B2 (en) * 2001-01-24 2007-11-13 Hrl Laboratories, Llc Integrated circuits protected against reverse engineering and method for fabricating the same using an apparent metal contact line terminating on field oxide
US6740942B2 (en) * 2001-06-15 2004-05-25 Hrl Laboratories, Llc. Permanently on transistor implemented using a double polysilicon layer CMOS process with buried contact
US6774413B2 (en) * 2001-06-15 2004-08-10 Hrl Laboratories, Llc Integrated circuit structure with programmable connector/isolator
ITMI20012284A1 (it) * 2001-10-30 2003-04-30 St Microelectronics Srl Metodo per il perfezionamento della connessione elettrica tra un dispositivo elettronico di potenza ed il suo package
US6897535B2 (en) * 2002-05-14 2005-05-24 Hrl Laboratories, Llc Integrated circuit with reverse engineering protection
KR100447731B1 (ko) * 2002-07-18 2004-09-08 주식회사 하이닉스반도체 반도체 소자의 고전압 접합 형성 방법
US7049667B2 (en) * 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
EP1408552A1 (de) * 2002-10-09 2004-04-14 STMicroelectronics S.r.l. Integriertes MOS-Halbleiterbauelement mit grosser Leistungsfähigkeit und Verfahren zu seiner Herstellung
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
JP3906184B2 (ja) * 2003-06-11 2007-04-18 株式会社東芝 半導体装置およびその製造方法
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
US7179676B2 (en) * 2005-03-28 2007-02-20 Kenet, Inc. Manufacturing CCDs in a conventional CMOS process
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US8035159B2 (en) * 2007-04-30 2011-10-11 Alpha & Omega Semiconductor, Ltd. Device structure and manufacturing method using HDP deposited source-body implant block
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
DE112009005069B4 (de) * 2009-07-15 2016-09-01 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
US8536659B2 (en) * 2009-07-30 2013-09-17 Polar Seminconductor, Inc. Semiconductor device with integrated channel stop and body contact
TWI426568B (zh) * 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
JP5616665B2 (ja) * 2010-03-30 2014-10-29 ローム株式会社 半導体装置
US8735289B2 (en) * 2010-11-29 2014-05-27 Infineon Technologies Ag Method of contacting a doping region in a semiconductor substrate
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
JP2013239488A (ja) * 2012-05-11 2013-11-28 Rohm Co Ltd 半導体装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US8895453B2 (en) 2013-04-12 2014-11-25 Infineon Technologies Ag Semiconductor device with an insulation layer having a varying thickness
DE102014005879B4 (de) * 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
WO2016028944A1 (en) 2014-08-19 2016-02-25 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
CN104505401B (zh) * 2014-12-18 2017-12-01 电子科技大学 一种功率器件结终端结构
US9455136B2 (en) 2015-01-23 2016-09-27 Infineon Technologies Austria Ag Controlling the reflow behaviour of BPSG films and devices made thereof
CN106298534A (zh) * 2015-06-09 2017-01-04 北大方正集团有限公司 一种vdmos器件及其制作方法
JP2020127017A (ja) * 2020-04-02 2020-08-20 ローム株式会社 半導体装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4191603A (en) * 1978-05-01 1980-03-04 International Business Machines Corporation Making semiconductor structure with improved phosphosilicate glass isolation
DK157272C (da) * 1978-10-13 1990-04-30 Int Rectifier Corp Mosfet med hoej effekt
JPS56115525A (en) * 1980-02-18 1981-09-10 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4680853A (en) * 1980-08-18 1987-07-21 International Rectifier Corporation Process for manufacture of high power MOSFET with laterally distributed high carrier density beneath the gate oxide
US4593302B1 (en) * 1980-08-18 1998-02-03 Int Rectifier Corp Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide
US4412242A (en) * 1980-11-17 1983-10-25 International Rectifier Corporation Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US4399449A (en) * 1980-11-17 1983-08-16 International Rectifier Corporation Composite metal and polysilicon field plate structure for high voltage semiconductor devices
JPS5910358A (ja) * 1982-07-07 1984-01-19 Nippon Denso Co Ltd サイクロン式空気清浄器
US4532534A (en) * 1982-09-07 1985-07-30 Rca Corporation MOSFET with perimeter channel
US4803532A (en) * 1982-11-27 1989-02-07 Nissan Motor Co., Ltd. Vertical MOSFET having a proof structure against puncture due to breakdown
US4974059A (en) * 1982-12-21 1990-11-27 International Rectifier Corporation Semiconductor high-power mosfet device
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
US4789882A (en) * 1983-03-21 1988-12-06 International Rectifier Corporation High power MOSFET with direct connection from connection pads to underlying silicon
JPS60117613A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd 半導体装置の製造方法
JPS60249367A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd 絶縁ゲ−ト形トランジスタ
US4620211A (en) * 1984-08-13 1986-10-28 General Electric Company Method of reducing the current gain of an inherent bipolar transistor in an insulated-gate semiconductor device and resulting devices
JPS6180860A (ja) * 1984-09-28 1986-04-24 Hitachi Ltd パワ−ｍｏｓｆｅｔ
US4631564A (en) * 1984-10-23 1986-12-23 Rca Corporation Gate shield structure for power MOS device
US4646117A (en) * 1984-12-05 1987-02-24 General Electric Company Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions
JPS61182264A (ja) * 1985-02-08 1986-08-14 Nissan Motor Co Ltd 縦型ｍｏｓトランジスタ
EP0227894A3 (de) * 1985-12-19 1988-07-13 SILICONIX Incorporated Vertikaler DMOS-Transistor von hoher Packungsdichte
EP0279403A3 (de) * 1987-02-16 1988-12-07 Nec Corporation Vertikaler MOS-Feldeffekttransistor mit hoher Spannungsfestigkeit und hoher Schaltgeschwindigkeit
JPS6489465A (en) * 1987-09-30 1989-04-03 Toshiba Corp Double-diffusion type mos field effect transistor
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
KR910004318B1 (ko) * 1988-06-27 1991-06-25 현대전자산업 주식회사 수직형 d mos 트랜지스터의 셀
US5034346A (en) * 1988-08-25 1991-07-23 Micrel Inc. Method for forming shorting contact for semiconductor which allows for relaxed alignment tolerance
US5072266A (en) * 1988-12-27 1991-12-10 Siliconix Incorporated Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry
JPH03273180A (ja) * 1990-03-23 1991-12-04 Nec Corp 電池容量検出装置
US5094900A (en) * 1990-04-13 1992-03-10 Micron Technology, Inc. Self-aligned sloped contact
JP2751612B2 (ja) * 1990-10-01 1998-05-18 株式会社デンソー 縦型パワートランジスタ及びその製造方法
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
US5404040A (en) * 1990-12-21 1995-04-04 Siliconix Incorporated Structure and fabrication of power MOSFETs, including termination structures
JP2807114B2 (ja) * 1990-12-21 1998-10-08 シリコニックス・インコーポレイテッド シリコン集積回路の製造に於ける欠陥形成の制御方法、酸化膜の品質及び欠陥形成の制御方法、二重拡散集積回路デバイスセルと、集積回路ｍｏｓｆｅｔセルの形成方法
US5268586A (en) * 1992-02-25 1993-12-07 North American Philips Corporation Vertical power MOS device with increased ruggedness and method of fabrication

Also Published As

Publication number Publication date
EP0635888A1 (de) 1995-01-25
JP3717195B2 (ja) 2005-11-16
SG48915A1 (en) 1998-05-18
DE69434643T2 (de) 2006-10-05
JPH0758333A (ja) 1995-03-03
DE69434643D1 (de) 2006-04-27
US5404040A (en) 1995-04-04
EP0635888B1 (de) 2006-03-01
US5521409A (en) 1996-05-28

Similar Documents

Publication Publication Date Title
DE635888T1 (de) Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes.
DE2916364C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE1514818C3 (de)
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE4445345C2 (de) Verfahren zur Herstellung eines Bipolartransistors
DE3750909T2 (de) Halbleiterherstellungsverfahren unter Verwendung eines Maskenersatzes und dotierstoffundurchlässiger Gebiete.
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2242026A1 (de) Mis-feldeffekttransistor
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE1959895A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2510593A1 (de) Integrierte halbleiter-schaltungsanordnung
DE4445346C2 (de) Verfahren zur Herstellung eines Heteroübergang-Bipolartransistors
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2316095A1 (de) Verfahren zur herstellung integrierter schaltungen mit komplementaer-kanal-feldeffekttransistoren
DE69031896T2 (de) Verfahren zur Herstellung eines Heteroübergangsbipolartransistors
DE3129487C2 (de)
DE1287696B (de)
DE3020140A1 (de) Halbleiterstruktur, insbesondere transistor, und verfahren zu seiner herstellung
DE102022208175B3 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung