DE69031896T2 - Verfahren zur Herstellung eines Heteroübergangsbipolartransistors - Google Patents
Verfahren zur Herstellung eines HeteroübergangsbipolartransistorsInfo
- Publication number
- DE69031896T2 DE69031896T2 DE69031896T DE69031896T DE69031896T2 DE 69031896 T2 DE69031896 T2 DE 69031896T2 DE 69031896 T DE69031896 T DE 69031896T DE 69031896 T DE69031896 T DE 69031896T DE 69031896 T2 DE69031896 T2 DE 69031896T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- emitter
- gallium arsenide
- collector
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 8
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 6
- 239000010953 base metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 3
- 239000003623 enhancer Substances 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Description
- Die vorliegende Erfindung betrifft im allgemeinen die Herstellung von Halbleitervorrichtungen, und insbesondere ein Verfahren zum Herstellen eines Heteroübergangs-Bipolartransistors, der eine relativ ebene bzw. planare Oberflächentopologie und reduzierte Lateraldimensionen aufweist.
- Übliche Verfahren zum Herstellen von Heteroverbindungs- Bipolartransistoren umfassen die Bildung von Kollektor-, Basis- und Emitter-Schichten auf einem Substrat. Typischerweise bilden die Verfahren dann eine Emitterelektrode, gefolgt vom Niederätzen der Basisschicht und von der Bildung einer Basiselektrode. Letztlich wird eine Öffnung in die Kollektorschicht geätzt, so daß eine Kollektorelektrode gebildet werden kann. Diese üblichen Verfahren resultieren im allgemeinen in einen Heteroübergangs-Bipolartransistor mit einer nicht ebenen Oberflächentopologie aufgrund der großen Höhendifferenz der Emitterelektrode und der Kollektorelektrode.
- Übliche einzelne selbstausgerichtete Heteroübergangs-Bipolartransistor-Herstellungsprozesse richten im allgemeinen die Basiselektrode nur zur Emitterelektrode aus. Diese Selbstausrichtung resultiert in einer Konfiguration der Vorrichtung, bei der die Kollektorelektrode lateral von der Basiselektrode entfernt ist. Daraus resultierend ist die Gesamtgröße des Transistors verschlechtert, und die lateralen Dimensionen des Transistors sind größer als diejenigen, welche unter Benutzung eines Prozesses erhältlich wären, bei dem die Basiselektrode automatisch sowohl zur Emitter- als auch zur Kollektorelektrode ausgerichtet wird.
- Ein Artikel von Tully et al. mit dem Titel "A Fully Planar Heterojunction Bipolar Transistor", LEBE Device Letters, Band EDL-7, Nr. 11, November 1986, Seite 615, offenbart einen Herstellungsprozess für einen planaren, selbstausgerichteten Heteroverbindungs-Bipolartransistor. Dieser Prozess bedient sich einer zweistufigen Epitaxieabscheidung mit einer dazwischenliegenden selektiven Ionenimplantation der Basen. Dieser epitaxiale Wiederaufbau und die selektive Ionenimplantationen bewirken, daß der offenbarte Prozess relativ kompliziert und schwierig durchzuführen ist.
- Gemäß einem ersten Aspekt der vorliegenden Erfindung ist ein Verfahren zum Herstellen eines Heterovorgangs-Bipolartransistors geschaffen, welches folgende Schritte aufweist: Bilden einer Photolackmaske auf einer Emitterschicht; Benutzen der Photolackmaske zum Bilden einer Öffnung, wobei die Öffnung eine positive Steigung aufweisende, abgeschrägte Seitenwände aufweist und sich durch die Emitterschicht bis zu einer Kollektorschicht erstreckt und wobei die Öffnung die Photolackmaske unterschneidet; Bilden eines ersten Abschnitts einer Kollektorelektrode in der Öffnung, so daß der erste Abschnitt nicht in Kontakt mit den Seitenwänden der Öffnung ist; Isolieren des ersten Abschnitts mit einem Dielektrikum, wobei der erste Abschnitt, das Dielektrikum und die Emitterschicht eine im wesentlichen planare Struktur bilden; Bilden eines zweiten Abschnitts einer Kollektorelektrode auf dem ersten Abschnitt; Bilden einer Emitterelektrode neben und im wesentlichen eben mit dem zweiten Abschnitt; Freilegen eines Abschnitts einer Basisschicht des Heteroübergangs-Bipolartransistors zwischen dem zweiten Abschnitt einer Kollektorelektrode und der Emitterelektrode; und Bilden eines Basismetalls auf dem freigelegten Abschnitt der Basisschicht.
- Gemäß einem zweiten Aspekt der vorliegenden Erfindung ist ein Heteroübergangs-Bipolartransistor, wie in Anspruch 9 definiert, geschaffen.
- Figur 1 bis 10 illustrieren stark vergrößerte Querschnittsansichten eines Abschnitts eines Heteroübergangs-Bipolartransistors während der Herstellung als Ausführungsform der vorliegenden Erfindung.
- Figur 1 zeigt ein Substrat 10 mit einer Reihe von darauf angeordneten aktiven Schichten. Bei dieser Ausführungsform umfaßt das Substrat 10 halbisolierendes Galliumarsenid, obwohl Substrate aus anderen wohlbekannten Materialien verwendbar sind. Ebenfalls sind bei dieser Ausführungsform die aktiven Schichten der Sub-Kollektor 12 bestehend aus Galliumarsenid und mit einem N&spplus;-Leitungstvp, die Kollektorschicht 14 bestehend aus Galliumarsenid und mit einem N-Leitungstyp, die Basisschicht 16 bestehend aus Galliumarsenid und mit einem P-Leitungstyp, die Emitterschicht 18 bestehend aus Aluminium-Galliumarsenid und mit einem N-Leitungstyp sowie die Emitterdeckschicht 20 bestehend aus Galliumarsenid und mit einem N&spplus;-Leitungstyp. Diese aktiven Schichten werden durch im Stand der Technik wohlbekannte Verfahren gebildet. Obwohl hier ein NPN-Transistor offenbart wird, sollte man verstehen, daß die vorliegende Erfindung ebenfalls zur Herstellung eines PNP-Transistors verwendet werden kann.
- Eine erste Photolackmaske 22 wird auf einer Emitterdeckschicht 20 gebildet und wird zum Bilden einer Öffnung 24 benutzt, welche sich durch die Emitterdeckschicht 20, die Emitterschicht 18, die Basisschicht 16, die Kollektorschicht 14 erstreckt und auf der Sub-Kollektorschicht 12 endet, wie in Figur 2 gezeigt. Die Öffnung 24 kann durch Verwendung einer isotropen Naßätzung mit verdünnter Phosphorsäure oder einer von mehreren weiteren nassen, trockenen Ätzungen oder einer Kombination von nassen und trockenen Ätzungen, welche im Stand der Technik wohlbekannt sind, gebildet werden. Man sollte verstehen, daß diese Ätzungen in der Öffnung 24 sowohl lateral als auch vertikal ätzen sollten. Dies ermöglicht, daß die Öffnung 24 die erste Photolackmaske 22 unterschneidet. Die Bedeutung dieser Unterschneidung bzw. Unterhöhlung wird vorliegend erklärt werden.
- Der erste Abschnitt 26 der Kollektorelektrode wird in der Öffnung 24 unter Verwendung der ersten Photolackmaske 22 gebildet. Standardabscheidungstechniken werden benutzt. Es ist wesentlich, daß der erste Abschnitt 26 die Seitenwände der Öffnung 24 nicht berührt. Daher ist es, um die erste Photolackmaske 22 bei der Abscheidung des ersten Abschnitts 26 zu verwenden, bedeutsam, daß die Ätzung der Öffnung 24 die erste Photolackmaske 22, wie oben beschrieben, unterschneidet.
- Der erste Abschnitt 26 umfaßt eine Schicht aus Gold-Germanium- Legierung, welche direkt auf der Sub-Kollektorschicht angeordnet ist, eine Schicht aus Nickel, welche auf der Legierungsschicht angeordnet ist, sowie eine Schicht aus Gold, welche auf der Nickelschicht angeordnet ist. Man sollte verstehen, daß der erste Abschnitt 26 ebenfalls andere Metallschemen aufweisen kann. Weiterhin sollte der erste Abschnitt 26 im wesentlichen planar mit der oberen Oberfläche der Emitterdeckschicht 20 verlaufen. Während der Bildung des ersten Abschnitts 26 wird Überschußmetall 28 auf der ersten Photolackmaske 22 abgeschieden. Die erste Photolackmaske 22 und das Überschußmetall 28 werden nach der Bildung des ersten Abschnitts 26 durch einen Abhebeprozess entfernt, und die resultierende Struktur ist in Figur 3 dargestellt.
- Mit Bezug auf Figur 4 wird eine dielektrisch Schicht 30 auf der Struktur nach der Abhebeprozedur gebildet. Es sollte verstanden werden, daß die dielektrische Schicht 30, Siliziumdioxid bei dieser Ausführungsform, ebenfalls die Öffnung 24 um den ersten Abschnitt 26 herum ausfüllt. Wie in Figur 5 gezeigt, wird dann eine Photolackschicht 32 auf der dielektrischen Schicht 30 gebildet. Die Photolackschicht 32 kann aufgesponnen werden oder durch andere Verfahren aufgebracht werden, welche im Stand der Technik wohlbekannt sind. Die Photolackschicht 32 und die dielektrische Schicht 30 werden dann weggeätzt, und zwar vorzugsweise unter Benutzung von reaktivem Ionenätzen mit Fluorchemikalien. Diese Ätzung resultiert in einer planaren Struktur, wie in Figur 6 gezeigt. Die Abschnitte der dielektrischen Schicht 30, welche in der Öffnung 24 angeordnet sind, werden nicht weggeätzt und bleiben zurück zur Isolierung des ersten Abschnitts 26 von den aktiven Schichten 14, 16, 18 und 20.
- Wie in Figur 7 gezeigt, wird eine zweite Photolackmaske 24 auf der planarisierten Struktur gebildet. Die Maske 34 wird zur Bildung des zweiten Abschnitts 36 der Kollektorelektrode oberhalb des ersten Abschnitts 26 benutzt und ebenfalls zur Bildung der Emitterelektrode 38 verwendet, wie in Figur 8 gezeigt. Bei dieser Ausführungsform werden sowohl der zweite Abschnitt 36 als auch das Elektrodenmetall 38 aus einer Schicht aus Gold- Germanium-Legierung, einer Schicht aus Nickel, welche auf der Legierungsschicht abgeschieden wird, sowie einer Schicht aus Gold, welche auf der Nickelschicht abgeschieden wird, gebildet.
- Nach der Bildung des zweiten Abschnitts 36 und der Emitterelektrode 38 werden die Emitterdeckschicht 20 und die Emitterschicht 18 weggeätzt, und zwar mit Ausnahme der Abschnitte, die unterhalb der Emitterelektrode 38 angeordnet sind, wie in Figur 9 gezeigt. Man sollte verstehen, daß die Entfernungsschichten 20 und 18 die Basisschicht 16 freilegen. Die Ätzung der Schichten 20 und 18 wird vorzugsweise mit einer wohlbekannten Naßätzung durchgeführt, so daß eine Unterschneidung der Emitterelektrode 38 auftritt. Jedoch werden die Fachleute verstehen, daß es ebenfalls möglich ist, eine Trockenätzung oder eine Kombination aus Naß- und Trockenätzungen zu verwenden, um die Unterschneidung zu erzielen.
- Nach der Entfernung der Schichten 20 und 18 wird die Basiselektrode 40 auf der Basisschicht 16 zwischen dem zweiten Abschnitt 36 und der Emitterelektrode 38 gebildet. Bei dieser Ausführungsform umfaßt die Basiselektrode 40 eine Schicht aus Titan, auf der eine Schicht aus Platin und dann eine Schicht aus Gold gebildet wird, obwohl andere Metallschemen verwendet werden können. Man sollte verstehen, daß der hier offenbarte Prozess ermöglicht, daß die Basiselektrode 40 selbstausgerichtet ist, und zwar sowohl mit dem zweiten Abschnitt 36 der Kollektorelektrode als auch mit der Emitterelektrode 38. Diese Ausrichtung ermöglicht, daß die Basiselektrode 40 relativ nahe sowohl an der Emitterelektrode 38 als auch an der Kollektorelektrode, welche aus dem ersten Abschnitt 26 und dem zweiten Abschnitt 36 besteht, gebildet wird. Der Raum zwischen dem zweiten Abschnitt 36 und der Emitterelektrode 38 definiert die laterale Dimension der Basiselektrode 40 und ist deshalb extrem wichtig bei der Definition der lateralen Dimensionen der gesamten Vorrichtung.
- Man sollte verstehen, daß während der Bildung der Basiselektrode 40 Metall 42 auf dem zweiten Abschnitt 36 und ebenfalls auf der Emitterelektrode 38 gebildet wird. Dieses Metall kann belassen werden oder kann entfernt werden, so daß sogar eine noch ebene Struktur erreicht wird.
Claims (9)
1. Verfahren zum Herstellen eines
Heteroübergangs-Bipolartransistors mit folgenden Schritten:
Bilden einer Photolackmaske (22) auf einer Emitterschicht (18,
20);
Verwenden einer Photolackmaske (22) zum Bilden einer Öffnung
(24) wobei die Öffnung eine positive Steigung aufweisende,
abgeschrägte Seitenwände hat und sich durch die Emitterschicht
(18, 20) bis zu einer Kollektorschicht (12) erstreckt und wobei
die Öffnung (24) die Photolackmaske (22) unterschneidet;
Bilden eines ersten Abschnitts 26 einer Kollektorelektrode (26,
36) in der Öffnung (24)1 so daß der erste Abschnitt (26) nicht
in Kontakt mit den Seitenwänden der ersten Öffnung (24) ist;
Isolieren des ersten Abschnitts (26) mit einem Dielektrikum
(30), wobei der erste Abschnitt (26) das Dielektrikum (30) und
die Emitterschicht (18, 20) eine im wesentlichen planare
Struktur bilden;
Bilden eines zweiten Abschnitts (36) einer Kollektorelektrode
(26, 36) auf dem ersten Abschnitt (26);
Bilden einer Emitterelektrode (38) neben und im wesentlichen
planar mit dem zweiten Abschnitt (36);
Freilegen eines Abschnitts einer Basisschicht (16) des
Heteroübergangs-Bipolartransistors zwischen dem zweiten Abschnitt
(36) einer Kollektorelektrode (26, 36) und der Emitterelektrode
(38); und
Bilden eines Basismetalls (40) auf dem freigelegten Abschnitt
der Basisschicht (16).
2. Verfahren nach Anspruch 1, gekennzeichnet durch die
Schritte:
vor dem Bilden der Photolackmaske (22);
Bilden von einer oder mehreren Kollektorschichten (12, 14) auf
einem Substrat (10);
Bilden einer Basisschicht (16) auf der einen oder den mehreren
Kollektorschichten (12, 14); und
Bilden einer oder mehrerer Emitterschichten (18, 20) auf der
Basisschicht (16).
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das
Substrat (10) halbisolierendes Galliumarsenid aufweist, die
eine oder die mehreren Kollektorschichten (12, 14) und die
Basisschicht (16) Galliumarsenid aufweisen und die eine oder die
mehreren Emitterschichten (18, 20) Aluminium-Gallium-Arsenid
aufweisen.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die
eine oder mehrere Kollektorschichten (12, 14) eine Sub-
Kollektorschicht (12) und eine Kollektorschicht (14) aufweisen,
welche beide Galliumarsenid aufweisen, wobei die Basisschicht
(16) Galliumarsenid aufweist und die eine oder die mehreren
Emitterschichten (18, 20) eine Aluminium-Gallium-Arsenid-
Emitterschicht (18), die auf der Basisschicht (16) angeordnet
ist, sowie eine Gallium-Arsenid-Emitterschicht (20), die auf
der Aluminium-Gallium-Arsenid-Emitterschicht (18) angeordnet
ist, aufweisen.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Photolackmaske (22) nach dem Schritt der Bildung eines ersten
Abschnitts (26) abgehoben wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Schritt der Isolierung des ersten Abschnitts (26) weiterhin
folgende Schritte aufweist.
Bilden einer dielektrischen Schicht (30) in der Öffnung und auf
dem ersten Abschnitt (26);
Bilden einer Photolackschicht (32) auf der dielektrischen
Schicht (30); und
Ätzen der Photolackschicht (32) und der dielektrischen Schicht
(30) bis zur Emitterschicht (18, 20).
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das
Freilegen der Basisschicht (16) die Entfernung der einen oder
der mehreren Emitterschichten (18, 20) aus der Struktur mit
Ausnahme des unterhalb des Emittermetalls (38) angeordneten
Teils aufweist.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der
Schritt der Bildung des Basismetalls (40) die Bildung von
Basismetall (40) zwischen dem Emittermetall (38) und dem zweiten
Kollektoremitter (36) umfaßt, so daß das Basismetall (40) mit
dem Emittermetall (38) und dem zweiten Kollektormetall (36)
selbstausgerichtet ist.
9. Heteroübergangs-Bipolartransistor mit:
einem halbisolierenden Galliumarsenid-Substrat (10);
einer Galliumarsenid-Subkollektorschicht (12) auf dem
halbisolierenden Galliumarsenid-Substrat (10);
einer Galliumarsenid-Kollektor-Schicht (14) auf der
Galliumarsenid-Subkollektorschicht (12);
einer Galliumarsenid-Basisschicht (16) auf der Galliumarsenid-
Kollektorschicht (14);
einer Aluminium-Galliumarsenid-Enitterschicht (18) auf der
Galliumarsenid-Basisschicht (16);
einer Galliumarsenid-Emitterdeckschicht (20) auf der Aluminium-
Gallium-Arsenid-Emitterschicht (18);
wobei die Erfindung gekennzeichnet ist durch:
eine Öffnung (24) mit eine positive Steigung aufweisenden,
abgeschrägten Seitenwänden, wobei die Öffnung (24) bis zur
Galliumarsenid-Subkollektorschicht (12) verläuft;
ein erstes Kollektormetall (26) in der Öffnung (24) derart, daß
das erste Kollektormetall (26) nicht in Kontakt mit den
Seitenwänden der Öffnung (24) ist, wobei die Oberfläche des ersten
Kollektormetalls im wesentlichen planar mit der oberen
Oberfläche der Emitterdeckschicht (20) verläuft;
eine dielektrische Schicht (30) in der Öffnung (24) zwischen
den Seitenwänden der Öffnung (24) und dem ersten
Kollektormetall (26) wobei die dielektrische Schicht (30) und die
Galliumarsenid-Emitterdeckschicht (20) im wesentlichen planar
verlaufen;
ein Emittermetall (28) auf einem zweiten Bereich der
Galliumarsenid-Emitterdeckschicht (20);
ein zweites Kollektormetall (36), das auf dem ersten
Kollektormetall (26) strukturiert ist; und
ein selbstausgerichtetes Basismetall (40) auf der
Galliumarsenid-Basisschicht (16) zwischen dem Emittermetall (38) und dem
zweiten Kollektormetall (36).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/421,918 US4914049A (en) | 1989-10-16 | 1989-10-16 | Method of fabricating a heterojunction bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69031896D1 DE69031896D1 (de) | 1998-02-12 |
| DE69031896T2 true DE69031896T2 (de) | 1998-07-16 |
Family
ID=23672626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69031896T Expired - Fee Related DE69031896T2 (de) | 1989-10-16 | 1990-10-16 | Verfahren zur Herstellung eines Heteroübergangsbipolartransistors |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4914049A (de) |
| EP (1) | EP0424100B1 (de) |
| JP (1) | JP2926957B2 (de) |
| KR (1) | KR0174538B1 (de) |
| DE (1) | DE69031896T2 (de) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
| US4996165A (en) * | 1989-04-21 | 1991-02-26 | Rockwell International Corporation | Self-aligned dielectric assisted planarization process |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5242843A (en) * | 1992-10-28 | 1993-09-07 | Allied-Signal Inc. | Method for making a heterojunction bipolar transistor with improved high frequency response |
| EP0637062B1 (de) * | 1993-07-27 | 1997-06-04 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM |
| US20050136648A1 (en) * | 2003-12-23 | 2005-06-23 | Mariah Sharma | Method and system for forming a contact in a thin-film device |
| US20050148196A1 (en) * | 2003-12-26 | 2005-07-07 | Manish Sharma | Method and system for patterning material in a thin film device |
| CN101562136B (zh) * | 2008-04-16 | 2012-01-25 | 中国科学院微电子研究所 | Hbt工艺中介质平面平坦化的方法 |
| US9276013B1 (en) * | 2015-01-21 | 2016-03-01 | International Business Machines Corporation | Integrated formation of Si and SiGe fins |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663831A (en) * | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
| JPH0797589B2 (ja) * | 1986-06-26 | 1995-10-18 | ソニー株式会社 | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
| JPS6381855A (ja) * | 1986-09-25 | 1988-04-12 | Mitsubishi Electric Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPH0654779B2 (ja) * | 1987-02-19 | 1994-07-20 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタ |
| US4731340A (en) * | 1987-02-24 | 1988-03-15 | Rockwell International Corporation | Dual lift-off self aligning process for making heterojunction bipolar transistors |
| US4839303A (en) * | 1987-10-13 | 1989-06-13 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors and method |
| EP0312965B1 (de) * | 1987-10-23 | 1992-12-30 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors |
| FR2625612B1 (fr) * | 1987-12-30 | 1990-05-04 | Labo Electronique Physique | Procede de realisation d'un dispositif semiconducteur du type transistor bipolaire a heterojonction |
-
1989
- 1989-10-16 US US07/421,918 patent/US4914049A/en not_active Expired - Lifetime
-
1990
- 1990-10-12 KR KR1019900016164A patent/KR0174538B1/ko not_active IP Right Cessation
- 1990-10-12 JP JP2272490A patent/JP2926957B2/ja not_active Expired - Fee Related
- 1990-10-16 DE DE69031896T patent/DE69031896T2/de not_active Expired - Fee Related
- 1990-10-16 EP EP90311331A patent/EP0424100B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR0174538B1 (ko) | 1999-02-01 |
| EP0424100A2 (de) | 1991-04-24 |
| DE69031896D1 (de) | 1998-02-12 |
| EP0424100A3 (en) | 1993-01-20 |
| JPH03139846A (ja) | 1991-06-14 |
| JP2926957B2 (ja) | 1999-07-28 |
| EP0424100B1 (de) | 1998-01-07 |
| KR910008859A (ko) | 1991-05-31 |
| US4914049A (en) | 1990-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69126463T2 (de) | Verfahren zur Herstellung eines leitenden Elements | |
| DE69605718T2 (de) | Völlig selbstjustierter Submikrometer-Bipolartransistor mit einem Heteroübergang und Verfahren zu dessen Herstellung | |
| DE3751972T2 (de) | Bipolarer Transistor | |
| DE69321184T2 (de) | Verfahren zur Herstellung eines Feldeffekttransistors | |
| EP0020998B1 (de) | Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone | |
| DE69326262T2 (de) | Verbindungshalbleiterbauelemente | |
| DE635888T1 (de) | Struktur und Herstellung von Leistungs-MOSFET unter Einbeziehung der Struktur des Randes. | |
| DE2615754C2 (de) | ||
| EP0293641B1 (de) | Verfahren zur Herstellung eines voll selbstjustierten Bipolartransistors | |
| DE69524516T2 (de) | Verfahren zur Herstellung eines Bipolatransistors | |
| DE69327779T2 (de) | Ätzverfahren für Heterostrukturen aus Materialien der III-V Gruppe | |
| DE69129930T2 (de) | Verfahren zur Herstellung der Elektrodenmetallisierung von einem Transistor | |
| DE68917434T2 (de) | Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung. | |
| DE68918967T2 (de) | Bipolare Transistorstruktur und Verfahren zu ihrer Herstellung. | |
| DE69031896T2 (de) | Verfahren zur Herstellung eines Heteroübergangsbipolartransistors | |
| DE4014216C2 (de) | Verfahren zum Herstellen eines Hetero-Bipolar-Transistors | |
| DE69128123T2 (de) | Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang | |
| DE3208259A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE69930135T2 (de) | Pseudomorphe transistoren mit hoher elektronenbeweglichkeit | |
| DE3871928T2 (de) | Verfahren zur herstellung eines bipolaren heterouebergangstransistor. | |
| DE60222046T2 (de) | Verfahren zur Herstellung HBT-Anordnungen | |
| DE69729346T2 (de) | Verfahren zur Herstellung eines Heterobipolartransistors mittels zweischichtiger Photolacks | |
| DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
| EP0257328B1 (de) | Verfahren zur Stabilisierung von pn-Übergängen | |
| DE69132301T2 (de) | Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8328 | Change in the person/name/address of the agent |
Free format text: SCHUMACHER & WILLSAU, PATENTANWALTSSOZIETAET, 80335 MUENCHEN |
|
| 8339 | Ceased/non-payment of the annual fee |