JPH03139846A - ヘテロ接合バイポーラ・トランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラ・トランジスタの製造方法Info
- Publication number
- JPH03139846A JPH03139846A JP2272490A JP27249090A JPH03139846A JP H03139846 A JPH03139846 A JP H03139846A JP 2272490 A JP2272490 A JP 2272490A JP 27249090 A JP27249090 A JP 27249090A JP H03139846 A JPH03139846 A JP H03139846A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- layer
- emitter
- forming
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 77
- 239000010953 base metal Substances 0.000 claims abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 96
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 11
- 239000011247 coating layer Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 5
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052697 platinum Inorganic materials 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 abstract description 2
- 229910052719 titanium Inorganic materials 0.000 abstract description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000002679 ablation Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BYDQGSVXQDOSJJ-UHFFFAOYSA-N [Ge].[Au] Chemical compound [Ge].[Au] BYDQGSVXQDOSJJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000002271 resection Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/011—Bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は一般には半導体装置の製造方法に関しさらに詳
細には相対的に平坦な構造とより小さな横方向の寸法と
を持つヘテロ接合バイポーラ・トランジスタの製造方法
に関する。
細には相対的に平坦な構造とより小さな横方向の寸法と
を持つヘテロ接合バイポーラ・トランジスタの製造方法
に関する。
ヘテロ接合バイポーラ・トランジスタの従来からの製造
方法は基板上にコレクタ層、ベース層およびエミッタ層
を形成する段階を含んでいる。−船釣なプロセスでは、
ベース層までエツチング・ダウンしてベース金属を形成
する前にエミッタ金属を形成する。最終的には開口部が
コレクタ層までエツチングされ、コレクタ金属が形成可
能となる。これら在来の方法で作られるヘテロ接合バイ
ポーラ・トランジスタは一般的に、エミッタ金属とコレ
クタ金属の高さが大きく違うことによる非平面的構造を
有している。
方法は基板上にコレクタ層、ベース層およびエミッタ層
を形成する段階を含んでいる。−船釣なプロセスでは、
ベース層までエツチング・ダウンしてベース金属を形成
する前にエミッタ金属を形成する。最終的には開口部が
コレクタ層までエツチングされ、コレクタ金属が形成可
能となる。これら在来の方法で作られるヘテロ接合バイ
ポーラ・トランジスタは一般的に、エミッタ金属とコレ
クタ金属の高さが大きく違うことによる非平面的構造を
有している。
在来の単一自己整合によるヘテロ接合バイポーラ・トラ
ンジスタの製造プロセスは一般的にはベース金属をエミ
ッタ金属にのみ整合させていた。
ンジスタの製造プロセスは一般的にはベース金属をエミ
ッタ金属にのみ整合させていた。
この自己整合では、デバイスにおいてコレクタ金属がベ
ース金属から横方向に遠く離れた配置となってしまう。
ース金属から横方向に遠く離れた配置となってしまう。
結果として、トランジスタ全体の大きさが犠牲となり、
ベース金属がエミッタ金属およびコレクタ金属の双方に
自動的に整合するプロセスにおいて得られるものよりも
トランジスタの横方向の寸法が大きくなるという欠点が
あった。
ベース金属がエミッタ金属およびコレクタ金属の双方に
自動的に整合するプロセスにおいて得られるものよりも
トランジスタの横方向の寸法が大きくなるという欠点が
あった。
Ｔｕｌｌｙ、その他による°’Ａ Ｆｕｌｌｙ Ｐｌａ
ｎａｒ Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌ
ａｒ Ｔｒａｎｓｉｓｔｅｒｌｌ、ＩＥＥＥ Ｅｌｅｃ
ｔｒｏｎＤｅｖｉｃｅ Ｌｅｔｔｅｒｓ、 Ｖｏｌ、
ＥＤＬ−７，Ｎｏ、１１． Ｎｏｖｅｍｂｅｒ１９８６
、 ｐａｇｅ ６１５．において平坦な、自己整合型ヘ
テロ接合バイポーラ・トランジスタの製造プロセスが開
示されている。このプロセスはステップ間においてベー
スに対する選択的なイオン・インブラントを伴った、２
ステツプのエピタキシャル成長を利用している。このエ
ピタキシャル再成長および選択的なイオン・インブラン
トがこのプロセスを相対的に複雑にし、実施を難しくし
ているという問題点があった。
ｎａｒ Ｈｅｔｅｒｏ−ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌ
ａｒ Ｔｒａｎｓｉｓｔｅｒｌｌ、ＩＥＥＥ Ｅｌｅｃ
ｔｒｏｎＤｅｖｉｃｅ Ｌｅｔｔｅｒｓ、 Ｖｏｌ、
ＥＤＬ−７，Ｎｏ、１１． Ｎｏｖｅｍｂｅｒ１９８６
、 ｐａｇｅ ６１５．において平坦な、自己整合型ヘ
テロ接合バイポーラ・トランジスタの製造プロセスが開
示されている。このプロセスはステップ間においてベー
スに対する選択的なイオン・インブラントを伴った、２
ステツプのエピタキシャル成長を利用している。このエ
ピタキシャル再成長および選択的なイオン・インブラン
トがこのプロセスを相対的に複雑にし、実施を難しくし
ているという問題点があった。
従って本発明の目的は、相対的に平坦な表面構造を持っ
たベテロ接合バイポーラ・トランジスタの製造方法を提
供することにある。その他の目的は、より小さな横方向
の寸法を持ったベテロ接合バイポーラ・トランジスタを
提供することにある。さらにその他の目的は、ベース金
属がエミッタ金属およびコレクタ金属の双方に整合され
たベテロ接合バイポーラ・トランジスタの製造方法を提
供することにある。
たベテロ接合バイポーラ・トランジスタの製造方法を提
供することにある。その他の目的は、より小さな横方向
の寸法を持ったベテロ接合バイポーラ・トランジスタを
提供することにある。さらにその他の目的は、ベース金
属がエミッタ金属およびコレクタ金属の双方に整合され
たベテロ接合バイポーラ・トランジスタの製造方法を提
供することにある。
これらのおよびその他の目的ならびに利点が、サブコレ
クタ層、コレクタ層、ベース層および一層以上のエミッ
タ層を基板上に形成する段階を有する本発明の一実施例
を通して実現される。サブコレクタ層まで貫通した開口
部が形成され、その中にコレクタ金属の第１部分が形成
される。誘電体が開口部内においてコレクタ金属の第１
部分の周囲に形成される。エミッタ金属と、コレクタ金
属の第１部分上に配置されるコレクタ金属の第２部分と
を同時に形成することによって、エミッタ金属とコレク
タ金属とを実質的に平坦にすることを可能にしている。
クタ層、コレクタ層、ベース層および一層以上のエミッ
タ層を基板上に形成する段階を有する本発明の一実施例
を通して実現される。サブコレクタ層まで貫通した開口
部が形成され、その中にコレクタ金属の第１部分が形成
される。誘電体が開口部内においてコレクタ金属の第１
部分の周囲に形成される。エミッタ金属と、コレクタ金
属の第１部分上に配置されるコレクタ金属の第２部分と
を同時に形成することによって、エミッタ金属とコレク
タ金属とを実質的に平坦にすることを可能にしている。
ベース層を露出した後で、ベース金属がエミッタ金属と
コレクタ金属の第２部分との間に形成され、これにより
ベース金属がエミッタ金属とコレクタ金属との双方に整
合する。
コレクタ金属の第２部分との間に形成され、これにより
ベース金属がエミッタ金属とコレクタ金属との双方に整
合する。
第１図ないし第１０図は本発明を実施した製造工程にお
けるペテロ接合バイポーラ・トランジスタの一部の拡大
断面図である。
けるペテロ接合バイポーラ・トランジスタの一部の拡大
断面図である。
第１図はその上に配列した一連の活性な層を有する基板
１０を図示したものである。この実施例においては基板
１０は半絶縁ガリウム・ヒ素から構成されるが、他のよ
く知られた物質による基板も使用可能である。またこの
実施例においては活性な層は、Ｎ千尋電型を有しガリウ
ム・ヒ素によって構成されるサブコレクタ層１２、Ｎ導
電型を有しガリウム・ヒ素によって構成されるコレクタ
層１４、Ｐ導電型を有しガリウム・ヒ素によって構成さ
れるベース層１６、Ｎ導電型を有しアルミニウム・ガリ
ウム・ヒ素によって構成されるエミッタ層１８およびＮ
千尋電型を有しガリウム・ヒ素によって構成されるエミ
ッタ被覆層２０である。これらの活性な層は従来からよ
く知られた方法で形成される。ここで開示されているの
はＮＰＮトランジスタであるが、本発明によってＰＮＰ
）ランジスタの製造もできることは理解されるだろつ
Ｏ 第２図に示すように、第１フォトレジスト・マスク２２
をエミッタ被覆層２０の上に形成し、それを用いてエミ
ッタ被覆層２０．エミッタ層１８ベース層１６．コレク
タ層１４を貫通してサブコレクタ層１２で止る開口部２
４を設ける。開口部２４は、希釈されたリン酸による等
方性ウェット・エツチング、またはその他多くのウェッ
ト・エツチングもしくはドライ・エツチングもしくはウ
ェット・エツチングとドライ・エツチングの組合せにお
いて従来からよく知られたもの、の中のいずれか一つ、
を使用することによって形成される。これらのエツチン
グは開口部２４において縦方向と同じように横方向をも
エツチングするものでなければならないということが理
解できるだろう。このことによって開口部２４において
第１フォトレジスト・マスク２２の下方を切除すること
を可能にする。この下方の切除の重要性はこの後説明す
る。
１０を図示したものである。この実施例においては基板
１０は半絶縁ガリウム・ヒ素から構成されるが、他のよ
く知られた物質による基板も使用可能である。またこの
実施例においては活性な層は、Ｎ千尋電型を有しガリウ
ム・ヒ素によって構成されるサブコレクタ層１２、Ｎ導
電型を有しガリウム・ヒ素によって構成されるコレクタ
層１４、Ｐ導電型を有しガリウム・ヒ素によって構成さ
れるベース層１６、Ｎ導電型を有しアルミニウム・ガリ
ウム・ヒ素によって構成されるエミッタ層１８およびＮ
千尋電型を有しガリウム・ヒ素によって構成されるエミ
ッタ被覆層２０である。これらの活性な層は従来からよ
く知られた方法で形成される。ここで開示されているの
はＮＰＮトランジスタであるが、本発明によってＰＮＰ
）ランジスタの製造もできることは理解されるだろつ
Ｏ 第２図に示すように、第１フォトレジスト・マスク２２
をエミッタ被覆層２０の上に形成し、それを用いてエミ
ッタ被覆層２０．エミッタ層１８ベース層１６．コレク
タ層１４を貫通してサブコレクタ層１２で止る開口部２
４を設ける。開口部２４は、希釈されたリン酸による等
方性ウェット・エツチング、またはその他多くのウェッ
ト・エツチングもしくはドライ・エツチングもしくはウ
ェット・エツチングとドライ・エツチングの組合せにお
いて従来からよく知られたもの、の中のいずれか一つ、
を使用することによって形成される。これらのエツチン
グは開口部２４において縦方向と同じように横方向をも
エツチングするものでなければならないということが理
解できるだろう。このことによって開口部２４において
第１フォトレジスト・マスク２２の下方を切除すること
を可能にする。この下方の切除の重要性はこの後説明す
る。
コレクタ金属の第１部分２６が開口部２４内にフォトレ
ジスト・マスク２２を用いて形成される。これには標準
の堆積技術が用いられる。ここで第１部分２６が開口部
２４の側壁に接触しないことが本発明における本質であ
る。ゆえに第１フォトレジスト・マスク２２を第１部分
２６の堆積に使用するために、開口部２４のエツチング
が第１フォトレジスト・マスク２２の下方を切除するこ
とが前述のように重要である。第１の部分２６は、サブ
コレクタ層１２の上に直に形成される金ゲルマニウム合
金の層、その合金層の上に形成されるニッケル層、およ
びニッケル層の上に形成される金層の三層から構成され
る。第１の部分２６が他の金属組成からでも構成可能な
ことは理解されよう。さらに第１部分２６がエミッタ被
覆層２０の上面と実質的に平坦となるのが好ましい。第
１部分２６の形成中に第１フォトレジスト・マスク２２
の上に余分な金属２８が堆積する。
ジスト・マスク２２を用いて形成される。これには標準
の堆積技術が用いられる。ここで第１部分２６が開口部
２４の側壁に接触しないことが本発明における本質であ
る。ゆえに第１フォトレジスト・マスク２２を第１部分
２６の堆積に使用するために、開口部２４のエツチング
が第１フォトレジスト・マスク２２の下方を切除するこ
とが前述のように重要である。第１の部分２６は、サブ
コレクタ層１２の上に直に形成される金ゲルマニウム合
金の層、その合金層の上に形成されるニッケル層、およ
びニッケル層の上に形成される金層の三層から構成され
る。第１の部分２６が他の金属組成からでも構成可能な
ことは理解されよう。さらに第１部分２６がエミッタ被
覆層２０の上面と実質的に平坦となるのが好ましい。第
１部分２６の形成中に第１フォトレジスト・マスク２２
の上に余分な金属２８が堆積する。
第１フォトレジスト・マスク２２および余分な金属２８
は第１部分２６の形成後リフトオフ・プロセスによって
除去され、結果として第３図に表されるような構造が得
られる。
は第１部分２６の形成後リフトオフ・プロセスによって
除去され、結果として第３図に表されるような構造が得
られる。
第４図を参照すると、誘電層３０がリフトオフ・プロセ
スに続いて基板構造上に形成される。本実施例ではシリ
コン酸化物である誘電層３０は、開口部２４を満たし、
第１部分２６の周囲を充填する。
スに続いて基板構造上に形成される。本実施例ではシリ
コン酸化物である誘電層３０は、開口部２４を満たし、
第１部分２６の周囲を充填する。
第５図に示すように、フォトレジスト層３２が誘電層３
０上に形成される。フォトレジスト層３２は回転法（Ｓ
ｐｉｎ−ｏｎ）または在来のよく知られた他の方法で得
られる。
０上に形成される。フォトレジスト層３２は回転法（Ｓ
ｐｉｎ−ｏｎ）または在来のよく知られた他の方法で得
られる。
フォトレジスト層３２および誘電層３０がエツチングし
て除去され、好適にはフッ素化学による反応イオンエツ
チングが用いられる。このエツチングの結果、第６図に
示されるような平坦な構造が生じる。誘電層３０のうち
開口部２４内に配置された部分はエツチングによって除
去されず、残存して第１部分２６を活性な層１４，１６
，１８および２０から絶縁する。
て除去され、好適にはフッ素化学による反応イオンエツ
チングが用いられる。このエツチングの結果、第６図に
示されるような平坦な構造が生じる。誘電層３０のうち
開口部２４内に配置された部分はエツチングによって除
去されず、残存して第１部分２６を活性な層１４，１６
，１８および２０から絶縁する。
第７図に示されるように第２フオトレジストマスク３４
が平坦化された構造の上に形成されている。
が平坦化された構造の上に形成されている。
マスク３４は第８図に示されるように、第１部分２６の
上にコレクタ金属の第２部分３６を形成し、またエミッ
タ金属３８を形成するために使われる。本実施例におい
ては第２部分３６および金属金属３８は、金ゲルマニウ
ム合金層、その合金層の上に配置されたニッケル層、お
よびニッケル層の上に配置された金層の三層から形成さ
れている。
上にコレクタ金属の第２部分３６を形成し、またエミッ
タ金属３８を形成するために使われる。本実施例におい
ては第２部分３６および金属金属３８は、金ゲルマニウ
ム合金層、その合金層の上に配置されたニッケル層、お
よびニッケル層の上に配置された金層の三層から形成さ
れている。
第２部分３６およびエミッタ金属３８の形成に続いて、
エミッタ被覆層２０およびエミッタ層１８が、第９図に
示されるようにエミッタ金属３８の下方に配置される部
分を残して、エツチングして除去される。エミッタ被覆
層２０およびエミッタ層１８の除去によりベース層１６
が露出することが理解されよう。エミッタ被覆層２０お
よびエミッタ層１８のエツチングは在来のよく知られた
ウェット・エツチングによって好適に行なわれ、それに
よってエミッタ金属３８下方の切除が生じる。しかしな
がら、ドライ・エツチングまたはウェット・エツチング
とドライ・エツチングとの組合せを用いることによって
も下方の切除を実行することが可能なことは、従来技術
の一つの応用として理解されよう。
エミッタ被覆層２０およびエミッタ層１８が、第９図に
示されるようにエミッタ金属３８の下方に配置される部
分を残して、エツチングして除去される。エミッタ被覆
層２０およびエミッタ層１８の除去によりベース層１６
が露出することが理解されよう。エミッタ被覆層２０お
よびエミッタ層１８のエツチングは在来のよく知られた
ウェット・エツチングによって好適に行なわれ、それに
よってエミッタ金属３８下方の切除が生じる。しかしな
がら、ドライ・エツチングまたはウェット・エツチング
とドライ・エツチングとの組合せを用いることによって
も下方の切除を実行することが可能なことは、従来技術
の一つの応用として理解されよう。
第１０図に示すように、エミッタ被覆層２０およびエミ
ッタ層１８除去に続いて、ベース金属４０がコレクタ金
属の第２部分３６とエミッタ金属３８との間において、
ベース層１６上に形成される。本実施例ではベース金属
４０はチタン層、その上のプラチナ層、さらにその上の
金層から構成されるが、他の金属による構成も使用可能
である。本実施例において開示されたプロセスはベース
金属４０をコレクタ金属の第２部分３６およびエミッタ
金属３８の双方に自動的に整合させることを可能にする
ことが理解されるだろう。この整合により、ベース金属
４０がエミッタ金属３８．第１部分および第２部分から
構成されるコレクタ金属に対して、相対的に接近しての
製造が可能になる。第２部分３６とエミッタ金属３８の
間のスペースがベース金属４０の横方向の寸法を決定す
る、それゆえに装置全体の横方向の寸法を決定する場合
にも非常に重要である。
ッタ層１８除去に続いて、ベース金属４０がコレクタ金
属の第２部分３６とエミッタ金属３８との間において、
ベース層１６上に形成される。本実施例ではベース金属
４０はチタン層、その上のプラチナ層、さらにその上の
金層から構成されるが、他の金属による構成も使用可能
である。本実施例において開示されたプロセスはベース
金属４０をコレクタ金属の第２部分３６およびエミッタ
金属３８の双方に自動的に整合させることを可能にする
ことが理解されるだろう。この整合により、ベース金属
４０がエミッタ金属３８．第１部分および第２部分から
構成されるコレクタ金属に対して、相対的に接近しての
製造が可能になる。第２部分３６とエミッタ金属３８の
間のスペースがベース金属４０の横方向の寸法を決定す
る、それゆえに装置全体の横方向の寸法を決定する場合
にも非常に重要である。
ベース金属４０の形成中に金属４２が第２部分３６およ
びエミッタ金属３８の上に形成される。
びエミッタ金属３８の上に形成される。
この金属４２は残しておいてもよいし、またはより平坦
な構造を得るために取り除いてもよい。
な構造を得るために取り除いてもよい。
ｌＯ・・・基板、１２・・・サブコレクタ層、１４・・
・コレクタ層、１６・・・ベース層、１８・・・エミッ
タ層、２０・・・エミッタ被覆層、２６・・・コレクタ
金属第１部分、 ３６・・・コレクタ金属第２部分、 ３８・・・エミッタ金属、４０・・・ベース金属。
・コレクタ層、１６・・・ベース層、１８・・・エミッ
タ層、２０・・・エミッタ被覆層、２６・・・コレクタ
金属第１部分、 ３６・・・コレクタ金属第２部分、 ３８・・・エミッタ金属、４０・・・ベース金属。
Claims (3)
- （１）ヘテロ接合バイポーラ・トランジスタを製造する
方法であって： 基板を設ける段階； 前記基板に１層以上のコレクタ層を形成する段階； 前記１層以上のコレクタ層の上にベース層を形成する段
階； 前記ベース層の上に１層以上のエミッタ層を形成する段
階； 前記１層以上のエミッタ層および前記ベース層を貫通し
、前記１層以上のコレクタ層まで及ぶ開口部を形成する
段階： 前記開口部内において前記開口部側壁に接触しないよう
に第１コレクタ金属を形成する段階；前記開口部内にお
いて前記第１コレクタ金属と前記開口部前記側壁との間
に誘電材料を設ける段階： 前記１層以上のエミッタ層上にエミッタ金属を、前記第
１コレクタ金属上に第２コレクタ金属を、これらが実質
的に平坦になるように形成する段階；前記ベース層を露
出させる段階；ならびに 前記ベース層上にベース金属を形成する段階；からなる
方法。 - （２）ヘテロ接合バイポーラ・トランジスタを製造する
方法であって： 半絶縁ガリウム・ヒ素基板を設ける段階； ガリウム・ヒ素サブコレクタ層を前記基板上に形成する
段階； ガリウム・ヒ素コレクタ層を前記サブコレクタ層上に形
成する段階； ガリウム・ヒ素ベース層を前記コレクタ層上に形成する
段階： アルミニウム・ガリウム・ヒ素エミッタ層を前記ベース
層上に形成する段階； ガリウム・ヒ素エミッタ被覆層を前記エミッタ層上に形
成する段階； 第１フォトレジスト・マスクを前記エミッタ被覆層上に
形成する段階； 前記第１フォトレジスト・マスクを用いて、前記サブコ
レクタ層まで及ぶ開口部を形成する段階第１コレクタ金
属を前記開口部側壁に接触しないように前記開口部内に
形成する段階； 前記第１フォトレジスト・マスクを除去する段階； 前記開口部内において前記開口部前記側壁と前記第１コ
レクタ金属との間に誘電層を設ける段階フォトレジスト
層を前記誘電層上に形成し、前記フォトレジスト層およ
び前記誘電層を前記エミッタ被覆層に達するまでエッチ
ングして表面構造を実質的に平坦にする段階； 第２フォトレジスト・マスクを形成し、該第２フォトレ
ジスト・マスクを用いて前記エミッタ被覆層上にエミッ
タ金属を、前記第１コレクタ金属上に第２コレクタ金属
をそれぞれ形成する段階：前記第２フォトレジスト・マ
スクを除去する段階； 前記エミッタ層および前記エミッタ被覆層を、前記エミ
ッタ金属の下方にある部分を除いて取り除き、前記ベー
ス層を露出させる段階；ならびに前記エミッタ金属と前
記第２コレクタ金属との間の前記ベース層上において、
ベース金属を自己整合するように形成する段階； からなる方法。 - （３）エミッタ金属とコレクタ金属とが平坦なヘテロ接
合バイポーラ・トランジスタを製造する方法であって： トランジスタ構造のコレクタ層まで及ぶ開口部を形成す
る段階； 前記開口部内にコレクタ金属の第１部分を形成する段階
； 誘電体を用いて前記第１部分を絶縁する段階；前記第１
部分上にコレクタ金属の第２部分を形成する段階； 前記第２部分に隣接し、かつ前記第２部分に実質的に平
坦になるようにエミッタ金属を形成する段階； 前記第２部分と前記エミッタ金属との間でトランジスタ
構造のベース層を露出させる段階；ならびに 前記第２部分と前記エミッタ金属との間において前記ベ
ース層の露出した部分上にベース金属を形成する段階； からなる方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/421,918 US4914049A (en) | 1989-10-16 | 1989-10-16 | Method of fabricating a heterojunction bipolar transistor |
| US421,918 | 1989-10-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03139846A true JPH03139846A (ja) | 1991-06-14 |
| JP2926957B2 JP2926957B2 (ja) | 1999-07-28 |
Family
ID=23672626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2272490A Expired - Fee Related JP2926957B2 (ja) | 1989-10-16 | 1990-10-12 | ヘテロ接合バイポーラ・トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4914049A (ja) |
| EP (1) | EP0424100B1 (ja) |
| JP (1) | JP2926957B2 (ja) |
| KR (1) | KR0174538B1 (ja) |
| DE (1) | DE69031896T2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5124270A (en) * | 1987-09-18 | 1992-06-23 | Kabushiki Kaisha Toshiba | Bipolar transistor having external base region |
| US4996165A (en) * | 1989-04-21 | 1991-02-26 | Rockwell International Corporation | Self-aligned dielectric assisted planarization process |
| US5192715A (en) * | 1989-07-25 | 1993-03-09 | Advanced Micro Devices, Inc. | Process for avoiding spin-on-glass cracking in high aspect ratio cavities |
| US5242843A (en) * | 1992-10-28 | 1993-09-07 | Allied-Signal Inc. | Method for making a heterojunction bipolar transistor with improved high frequency response |
| EP0637062B1 (de) * | 1993-07-27 | 1997-06-04 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM |
| US20050136648A1 (en) * | 2003-12-23 | 2005-06-23 | Mariah Sharma | Method and system for forming a contact in a thin-film device |
| US20050148196A1 (en) * | 2003-12-26 | 2005-07-07 | Manish Sharma | Method and system for patterning material in a thin film device |
| CN101562136B (zh) * | 2008-04-16 | 2012-01-25 | 中国科学院微电子研究所 | Hbt工艺中介质平面平坦化的方法 |
| US9276013B1 (en) * | 2015-01-21 | 2016-03-01 | International Business Machines Corporation | Integrated formation of Si and SiGe fins |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4663831A (en) * | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
| JPH0797589B2 (ja) * | 1986-06-26 | 1995-10-18 | ソニー株式会社 | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
| JPS6381855A (ja) * | 1986-09-25 | 1988-04-12 | Mitsubishi Electric Corp | ヘテロ接合バイポ−ラトランジスタの製造方法 |
| JPH0654779B2 (ja) * | 1987-02-19 | 1994-07-20 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタ |
| US4731340A (en) * | 1987-02-24 | 1988-03-15 | Rockwell International Corporation | Dual lift-off self aligning process for making heterojunction bipolar transistors |
| US4839303A (en) * | 1987-10-13 | 1989-06-13 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors and method |
| EP0312965B1 (de) * | 1987-10-23 | 1992-12-30 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines planaren selbstjustierten Heterobipolartransistors |
| FR2625612B1 (fr) * | 1987-12-30 | 1990-05-04 | Labo Electronique Physique | Procede de realisation d'un dispositif semiconducteur du type transistor bipolaire a heterojonction |
-
1989
- 1989-10-16 US US07/421,918 patent/US4914049A/en not_active Expired - Lifetime
-
1990
- 1990-10-12 KR KR1019900016164A patent/KR0174538B1/ko not_active IP Right Cessation
- 1990-10-12 JP JP2272490A patent/JP2926957B2/ja not_active Expired - Fee Related
- 1990-10-16 EP EP90311331A patent/EP0424100B1/en not_active Expired - Lifetime
- 1990-10-16 DE DE69031896T patent/DE69031896T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR910008859A (ko) | 1991-05-31 |
| DE69031896D1 (de) | 1998-02-12 |
| EP0424100B1 (en) | 1998-01-07 |
| JP2926957B2 (ja) | 1999-07-28 |
| US4914049A (en) | 1990-04-03 |
| DE69031896T2 (de) | 1998-07-16 |
| EP0424100A2 (en) | 1991-04-24 |
| KR0174538B1 (ko) | 1999-02-01 |
| EP0424100A3 (en) | 1993-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2900503B2 (ja) | 半導体基板内にトレンチ絶縁構造を製造する方法 | |
| JPH073821B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| JPH03139846A (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| JPH0622243B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| JP2000501234A (ja) | 半導体装置の製造に関する方法 | |
| JP2618539B2 (ja) | 半導体装置の製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JP2522280B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH047099B2 (ja) | ||
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JP3251649B2 (ja) | 半導体装置の製造方法 | |
| JPH04324638A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH06310523A (ja) | ヘテロ接合バイポーラトランジスタ，及びその製造方法 | |
| JP2550715B2 (ja) | 半導体装置 | |
| JP2828126B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62206880A (ja) | ヘテロバイポ−ラトランジスタの製造方法 | |
| JPH02194652A (ja) | 半導体装置の製造方法 | |
| JPH0897229A (ja) | 半導体装置の製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS61285754A (ja) | 半導体装置の製造方法 | |
| JPH0567626A (ja) | 半導体装置の製造方法 | |
| JPH034539A (ja) | 半導体装置及びその製造方法 | |
| JPH10321643A (ja) | 化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |