JP2522280B2 - ヘテロ接合バイポ−ラトランジスタおよびその製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JP2522280B2 JP2522280B2 JP62008463A JP846387A JP2522280B2 JP 2522280 B2 JP2522280 B2 JP 2522280B2 JP 62008463 A JP62008463 A JP 62008463A JP 846387 A JP846387 A JP 846387A JP 2522280 B2 JP2522280 B2 JP 2522280B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- emitter
- layer
- contact layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、セルフアライン・プレーナ型のヘテロ接
合バイポーラトランジスタ（以下HBTという）の製造方
法に関するものである。
合バイポーラトランジスタ（以下HBTという）の製造方
法に関するものである。
第５図（ａ）〜（ｆ）はInst.Phys.Conf.Ser.No.79,p
589,に示された従来のセルフアラインHBTの製造方法を
説明するための図である。
589,に示された従来のセルフアラインHBTの製造方法を
説明するための図である。
これらの図において、1aは半絶縁性GaAs基板、1bはn+
−GaAsサブコレクタ層、1cはｎ−GaAsコレクタ層、1dは
p+−AlGaAsベース層、1eはｎ−AlGaAsエミッタ層、1fは
n+−GaAsエミッタコンタクト層、２はSi3N4膜、3aは側
壁SiO2膜、3bはベース電極被覆用SiO2膜、４はベース電
極金属、５はレジスト、６はエミッタ電極である。
−GaAsサブコレクタ層、1cはｎ−GaAsコレクタ層、1dは
p+−AlGaAsベース層、1eはｎ−AlGaAsエミッタ層、1fは
n+−GaAsエミッタコンタクト層、２はSi3N4膜、3aは側
壁SiO2膜、3bはベース電極被覆用SiO2膜、４はベース電
極金属、５はレジスト、６はエミッタ電極である。
次にその製造工程について説明する。
まず、半絶縁性GaAs基板1a上に順次、n+−GaAsサブコ
レクタ層1b,n−GaAsコレクタ層1c,p+−AlGaAsベース層1
d,n−AlGaAsエミッタ層1e,n+−GaAsエミッタコンタクト
層1f,Si3N4膜２を形成した後、パターン形成したSi3N4
膜２をマスクとしてエミッタメサエッチングを行い、p+
−AlGaAsベース層1dの面出しを行う（第５図（ａ））。
レクタ層1b,n−GaAsコレクタ層1c,p+−AlGaAsベース層1
d,n−AlGaAsエミッタ層1e,n+−GaAsエミッタコンタクト
層1f,Si3N4膜２を形成した後、パターン形成したSi3N4
膜２をマスクとしてエミッタメサエッチングを行い、p+
−AlGaAsベース層1dの面出しを行う（第５図（ａ））。
次に、SiO2膜を堆積し、C2F6ガスを用いた異方性ドラ
イエッチングにより側壁部分を残して不要なSiO2膜をエ
ッチングして側壁SiO2膜3aを形成する（第５図
（ｂ））。
イエッチングにより側壁部分を残して不要なSiO2膜をエ
ッチングして側壁SiO2膜3aを形成する（第５図
（ｂ））。
次に、ベース電極金属４を蒸着したのち、Arイオンミ
リングにより側壁SiO2膜3a上のベース電極金属４を除去
する（第５図（ｃ））。
リングにより側壁SiO2膜3a上のベース電極金属４を除去
する（第５図（ｃ））。
次に、ベース電極被覆用SiO2膜3bを全面に堆積し、さ
らに、レジスト５を平坦に塗布する。次に、このレジス
ト５を部分的にドライエッチングして、エミッタとなる
領域上のベース電極被覆用SiO2膜3bを露出させる（第５
図（ｄ））。
らに、レジスト５を平坦に塗布する。次に、このレジス
ト５を部分的にドライエッチングして、エミッタとなる
領域上のベース電極被覆用SiO2膜3bを露出させる（第５
図（ｄ））。
次に、ベース電極金属４上に残ったレジスト５をマス
クとして、ベース電極被覆用SiO2膜3bとベース電極金属
４およびSi3N4膜２を順次、C2F6ガス,Arイオンミリン
グ,CF4/O2ガスによりエッチングして、n+−GaAsエミッ
タコンタクト層1fの面出しを行う（第５図（ｅ））。
クとして、ベース電極被覆用SiO2膜3bとベース電極金属
４およびSi3N4膜２を順次、C2F6ガス,Arイオンミリン
グ,CF4/O2ガスによりエッチングして、n+−GaAsエミッ
タコンタクト層1fの面出しを行う（第５図（ｅ））。
そしてエミッタ電極６を形成する（第５図（ｆ））。
上記のような従来のHBTは、メサ型に構成されていた
ので、微細化および集積化に適していないという問題点
があった。
ので、微細化および集積化に適していないという問題点
があった。
この発明は、かかる問題点を解決するためになされた
もので、微細化および集積化が可能なセルフアライン・
プレーナ型のHBTの製造方法を得ることを目的とする。
もので、微細化および集積化が可能なセルフアライン・
プレーナ型のHBTの製造方法を得ることを目的とする。
この発明に係るHBTの製造方法は、半導体基板上に、
第１導電型のサブコレクタ層，第１導電型のコレクタ
層，第２導電型のベース層，第１導電型またはアンドー
プのエミッタ層，第１導電型またはアンドープのエミッ
タコンタクト層，第１の絶縁膜を順次形成した後、エミ
ッタコンタクト層上に形成した第１の絶縁膜にエミッタ
のパターンを形成する工程と、エミッタコンタクト層上
に第２の絶縁膜を堆積した後、エッチングを行って第１
の絶縁膜の側壁部のみに側壁絶縁膜を形成し、第１の絶
縁膜および側壁絶縁膜をマスクとしてイオン注入または
不純物拡散を行い、第２導電型の外部ベース領域を形成
する工程と、第１の絶縁膜上および外部ベース領域上に
ベース電極金属を形成した後、側壁絶縁膜上の不要なベ
ース電極金属を除去する工程と、側壁絶縁膜上およびベ
ース電極金属上にベース電極被覆用の第３の絶縁膜およ
びレジストを堆積した後、このレジストを部分的にエッ
チングしてエミッタとなる領域上の第３の絶縁膜を露出
させる工程と、エッチングされずに残ったレジストをマ
スクとして、第１の絶縁膜上の不要な第３の絶縁膜，ベ
ース電極金属および第１の絶縁膜のエッチングを行い、
エミッタコンタクト層の面出しを行ったのち、エッチン
グされずに残ったレジストを除去する工程と、外部ベー
ス領域の内側のエミッタとなる領域のアンドープのエミ
ッタコンタクト層またはアンドープのエミッタコンタク
ト層とアンドープのエミッタ層に第１導電型の領域を形
成する工程と、外部ベース領域の内側の面出ししたエミ
ッタコンタクト層上にエミッタ電極を形成する工程とを
含むものである。
第１導電型のサブコレクタ層，第１導電型のコレクタ
層，第２導電型のベース層，第１導電型またはアンドー
プのエミッタ層，第１導電型またはアンドープのエミッ
タコンタクト層，第１の絶縁膜を順次形成した後、エミ
ッタコンタクト層上に形成した第１の絶縁膜にエミッタ
のパターンを形成する工程と、エミッタコンタクト層上
に第２の絶縁膜を堆積した後、エッチングを行って第１
の絶縁膜の側壁部のみに側壁絶縁膜を形成し、第１の絶
縁膜および側壁絶縁膜をマスクとしてイオン注入または
不純物拡散を行い、第２導電型の外部ベース領域を形成
する工程と、第１の絶縁膜上および外部ベース領域上に
ベース電極金属を形成した後、側壁絶縁膜上の不要なベ
ース電極金属を除去する工程と、側壁絶縁膜上およびベ
ース電極金属上にベース電極被覆用の第３の絶縁膜およ
びレジストを堆積した後、このレジストを部分的にエッ
チングしてエミッタとなる領域上の第３の絶縁膜を露出
させる工程と、エッチングされずに残ったレジストをマ
スクとして、第１の絶縁膜上の不要な第３の絶縁膜，ベ
ース電極金属および第１の絶縁膜のエッチングを行い、
エミッタコンタクト層の面出しを行ったのち、エッチン
グされずに残ったレジストを除去する工程と、外部ベー
ス領域の内側のエミッタとなる領域のアンドープのエミ
ッタコンタクト層またはアンドープのエミッタコンタク
ト層とアンドープのエミッタ層に第１導電型の領域を形
成する工程と、外部ベース領域の内側の面出ししたエミ
ッタコンタクト層上にエミッタ電極を形成する工程とを
含むものである。
この発明においては、半導体基板上に順次形成された
第１導電型のサブコレクタ層，第１導電型のコレクタ
層，第２導電型のベース層，第１導電型またはアンドー
プのエミッタ層，第１導電型またはアンドープのエミッ
タコンタクト層上から自己整合的に外部ベース領域，ベ
ース電極金属が形成され、エミッタコンタクト層の面出
しが行われた時点で、エミッタとなる領域におけるエミ
ッタコンタクト層またはエミッタコンタクト層とエミッ
タ層がアンドープであればこれらの各層に第１導電型の
領域が形成され、その後、エミッタ電極が自己整合的に
形成される。
第１導電型のサブコレクタ層，第１導電型のコレクタ
層，第２導電型のベース層，第１導電型またはアンドー
プのエミッタ層，第１導電型またはアンドープのエミッ
タコンタクト層上から自己整合的に外部ベース領域，ベ
ース電極金属が形成され、エミッタコンタクト層の面出
しが行われた時点で、エミッタとなる領域におけるエミ
ッタコンタクト層またはエミッタコンタクト層とエミッ
タ層がアンドープであればこれらの各層に第１導電型の
領域が形成され、その後、エミッタ電極が自己整合的に
形成される。
第１図はこの発明のHBTの製造方法によって得られたH
BTの構造を示す断面図である。
BTの構造を示す断面図である。
この図において、第５図（ａ）〜（ｆ）と同一符号は
同一部分を示し、７は外部ベース領域である。
同一部分を示し、７は外部ベース領域である。
次に、その製造工程について説明する。
第２図（ａ）〜（ｆ）はこの発明のHBTの製造方法を
説明するための図である。
説明するための図である。
これらの図において第５図（ａ）〜（ｆ）および第１
図と同一符号は同一部分を示す。
図と同一符号は同一部分を示す。
まず、半絶縁性GaAs基板1a上に順次、n+−GaAsサブコ
レクタ層1b,n−GaAsコレクタ層1c,p+−AlGaAsベース層1
d,n−AlGaAsエミッタ層1e,n+−GaAsエミッタコンタクト
層1f,第１の絶縁膜としてのSi3N4膜２を形成した後、Si
3N4膜２にエミッタのパターンを形成する（第２図
（ａ））。
レクタ層1b,n−GaAsコレクタ層1c,p+−AlGaAsベース層1
d,n−AlGaAsエミッタ層1e,n+−GaAsエミッタコンタクト
層1f,第１の絶縁膜としてのSi3N4膜２を形成した後、Si
3N4膜２にエミッタのパターンを形成する（第２図
（ａ））。
次に、第２の絶縁膜としてのSiO2膜を堆積した後、異
方性エッチングにより側壁部分を残して不要なSiO2膜を
除去し、側壁SiO2膜3aを形成する。次いで、Si3N4膜２
および側壁SiO2膜3aをマスクとしてアクセプタイオンを
注入し、外部ベース領域７を形成する（第２図
（ｂ））。
方性エッチングにより側壁部分を残して不要なSiO2膜を
除去し、側壁SiO2膜3aを形成する。次いで、Si3N4膜２
および側壁SiO2膜3aをマスクとしてアクセプタイオンを
注入し、外部ベース領域７を形成する（第２図
（ｂ））。
次に、ベース電極金属４を蒸着し、Arイオンミリング
により側壁SiO2膜3a上の不要なベース電極金属４を除去
する（第２図（ｃ））。
により側壁SiO2膜3a上の不要なベース電極金属４を除去
する（第２図（ｃ））。
次に、第３の絶縁膜としてのベース電極被覆用SiO2膜
3bを全面に堆積し、さらに、レジスト５を平坦に塗布す
る。次いで、このレジスト５を部分的にドライエッチン
グし、エミッタとなる領域上のベース電極被覆用SiO2膜
3bを露出させる（第２図（ｄ））。
3bを全面に堆積し、さらに、レジスト５を平坦に塗布す
る。次いで、このレジスト５を部分的にドライエッチン
グし、エミッタとなる領域上のベース電極被覆用SiO2膜
3bを露出させる（第２図（ｄ））。
次に、エッチングされずに残ったレジスト５をマスク
として、不要なベース電極被覆用SiO2膜3b,ベース電極
金属４およびSi3N4膜２を順次エッチングして、n+−GaA
sエミッタコンタクト層1fの面出しを行う。そしてレジ
スト５を除去する（第２図（ｅ））。
として、不要なベース電極被覆用SiO2膜3b,ベース電極
金属４およびSi3N4膜２を順次エッチングして、n+−GaA
sエミッタコンタクト層1fの面出しを行う。そしてレジ
スト５を除去する（第２図（ｅ））。
次に、外部ベース領域７の内側の面出ししたn+−GaAs
エミッタコンタクト層1f上にエミッタ電極６を形成する
（第２図（ｆ））。
エミッタコンタクト層1f上にエミッタ電極６を形成する
（第２図（ｆ））。
すなわち、このようにして製造されたHBTは、プレー
ナ型であり、エミッタ電極６とベース電極金属４間の距
離を短くでき、微細化および集積化が可能になる。
ナ型であり、エミッタ電極６とベース電極金属４間の距
離を短くでき、微細化および集積化が可能になる。
第３図はこの発明のHBTの製造方法の他の実施例を説
明するための図である。
明するための図である。
この図において、第２図（ａ）〜（ｆ）と同一符号は
同一部分を示し、1gはアンドープのGaAs層、８はｎ型不
純物イオン注入領域である。
同一部分を示し、1gはアンドープのGaAs層、８はｎ型不
純物イオン注入領域である。
上記実施例では、n+−GaAsエミッタコンタクト層1fと
して一様な濃度のn+−GaAs層を用いたが、この実施例
は、エミッタコンタクト層としてアンドープのGaAs層1g
を用い、上記の第２図（ｅ）に示された工程と同様にア
ンドープのGaAs層1gの面出しを行った時点で、アンドー
プのGaAs層1gにｎ型不純物をイオン注入してエミッタコ
ンタクト層となるｎ型不純物イオン注入領域８を形成す
る点が異なる。
して一様な濃度のn+−GaAs層を用いたが、この実施例
は、エミッタコンタクト層としてアンドープのGaAs層1g
を用い、上記の第２図（ｅ）に示された工程と同様にア
ンドープのGaAs層1gの面出しを行った時点で、アンドー
プのGaAs層1gにｎ型不純物をイオン注入してエミッタコ
ンタクト層となるｎ型不純物イオン注入領域８を形成す
る点が異なる。
すなわち、このようにして構成することにより、エミ
ッタ・ベース間のホモ接合容量を低減することができ
る。
ッタ・ベース間のホモ接合容量を低減することができ
る。
また、第４図の実施例に示すように、エミッタコンタ
クト層およびエミッタ層としてアンドープのGaAs層1gお
よびアンドープのAlGaAs層1hを用い、上記の第２図
（ｅ）に示された工程と同様にアンドーブのGaAs層1gの
面出しを行った時点で、アンドープのGaAs層1gおよびア
ンドープのAlGaAs層1hにｎ型不純物をイオン注入してエ
ミッタ層およびエミッタコンタクト層となるｎ型不純物
イオン注入領域８を形成すれば、さらに、エミッタ・ベ
ース間のホモ接合容量を低減することができる。
クト層およびエミッタ層としてアンドープのGaAs層1gお
よびアンドープのAlGaAs層1hを用い、上記の第２図
（ｅ）に示された工程と同様にアンドーブのGaAs層1gの
面出しを行った時点で、アンドープのGaAs層1gおよびア
ンドープのAlGaAs層1hにｎ型不純物をイオン注入してエ
ミッタ層およびエミッタコンタクト層となるｎ型不純物
イオン注入領域８を形成すれば、さらに、エミッタ・ベ
ース間のホモ接合容量を低減することができる。
この発明は以上説明したとおり、半導体基板上に、第
１導電型のサブコレクタ層，第１導電型のコレクタ層，
第２導電型のベース層，第１導電型またはアンドープの
エミッタ層，アンドープのエミッタコンタクト層，第１
の絶縁膜を順次形成した後、エミッタコンタクト層上に
形成した第１の絶縁膜にエミッタのパターンを形成する
工程と、エミッタコンタクト層上に第２の絶縁膜を堆積
した後、エッチングを行って第１の絶縁膜の側壁部のみ
に側壁絶縁膜を形成し、第１の絶縁膜および側壁絶縁膜
をマスクとしてイオン注入または不純物拡散を行い、第
２導電型の外部ベース領域を形成する工程と、第１の絶
縁膜上および外部ベース領域上にベース電極金属を形成
した後、側壁絶縁膜上の不要なベース電極金属を除去す
る工程と、側壁絶縁膜上およびベース電極金属上にベー
ス電極被覆用の第３の絶縁膜およびレジストを堆積した
後、このレジストを部分的にエッチングしてエミッタと
なる領域上の第３の絶縁膜を露出させる工程と、エッチ
ングされずに残ったレジストをマスクとして、第１の絶
縁膜上の不要な第３の絶縁膜，ベース電極金属および第
１の絶縁膜のエッチングを行い、エミッタコンタクト層
の面出しを行ったのち、エッチングされずに残ったレジ
ストを除去する工程と、外部ベース領域の内側のエミッ
タとなる領域のアンドープのエミッタコンタクト層また
はアンドープのエミッタコンタクト層とアンドープのエ
ミッタ層に第１導電型の領域を形成する工程と、外部ベ
ース領域の内側の面出ししたエミッタコンタクト層上に
エミッタ電極を形成する工程とを含むので、エミッタ・
ベース電極間距離が短く、集積化に適したプレーナ型の
HBTが得られるという効果がある。
１導電型のサブコレクタ層，第１導電型のコレクタ層，
第２導電型のベース層，第１導電型またはアンドープの
エミッタ層，アンドープのエミッタコンタクト層，第１
の絶縁膜を順次形成した後、エミッタコンタクト層上に
形成した第１の絶縁膜にエミッタのパターンを形成する
工程と、エミッタコンタクト層上に第２の絶縁膜を堆積
した後、エッチングを行って第１の絶縁膜の側壁部のみ
に側壁絶縁膜を形成し、第１の絶縁膜および側壁絶縁膜
をマスクとしてイオン注入または不純物拡散を行い、第
２導電型の外部ベース領域を形成する工程と、第１の絶
縁膜上および外部ベース領域上にベース電極金属を形成
した後、側壁絶縁膜上の不要なベース電極金属を除去す
る工程と、側壁絶縁膜上およびベース電極金属上にベー
ス電極被覆用の第３の絶縁膜およびレジストを堆積した
後、このレジストを部分的にエッチングしてエミッタと
なる領域上の第３の絶縁膜を露出させる工程と、エッチ
ングされずに残ったレジストをマスクとして、第１の絶
縁膜上の不要な第３の絶縁膜，ベース電極金属および第
１の絶縁膜のエッチングを行い、エミッタコンタクト層
の面出しを行ったのち、エッチングされずに残ったレジ
ストを除去する工程と、外部ベース領域の内側のエミッ
タとなる領域のアンドープのエミッタコンタクト層また
はアンドープのエミッタコンタクト層とアンドープのエ
ミッタ層に第１導電型の領域を形成する工程と、外部ベ
ース領域の内側の面出ししたエミッタコンタクト層上に
エミッタ電極を形成する工程とを含むので、エミッタ・
ベース電極間距離が短く、集積化に適したプレーナ型の
HBTが得られるという効果がある。
第１図はこの発明によるHBTの構造を示す断面図、第２
図はこの発明のHBTの製造方法の一実施例を説明するた
めの図、第３図はこの発明の他の実施例を説明するため
の図、第４図はこの発明のさらに他の実施例を説明する
ための図、第５図は従来のHBTの製造方法を説明するた
めの図である。 図において、1aは半絶縁性GaAs基板、1bはn+−GaAsサブ
コレクタ層、1cはｎ−GaAsコレクタ層、1dはp+−AlGaAs
ベース層、1eはｎ−AlGaAsエミッタ層、1fはn+−GaAsエ
ミッタコンタクト層、1gはアンドープのGaAs層、1hはア
ンドープのAlGaAs層、２はSi3N4膜、3aは側壁SiO2膜、3
bはベース電極被覆用SiO2膜、４はベース電極金属、５
はレジスト、６はエミッタ電極、７は外部ベース領域、
８はｎ型不純物イオン注入領域である。 なお、各図中の同一符号は同一または相当部分を示す。
図はこの発明のHBTの製造方法の一実施例を説明するた
めの図、第３図はこの発明の他の実施例を説明するため
の図、第４図はこの発明のさらに他の実施例を説明する
ための図、第５図は従来のHBTの製造方法を説明するた
めの図である。 図において、1aは半絶縁性GaAs基板、1bはn+−GaAsサブ
コレクタ層、1cはｎ−GaAsコレクタ層、1dはp+−AlGaAs
ベース層、1eはｎ−AlGaAsエミッタ層、1fはn+−GaAsエ
ミッタコンタクト層、1gはアンドープのGaAs層、1hはア
ンドープのAlGaAs層、２はSi3N4膜、3aは側壁SiO2膜、3
bはベース電極被覆用SiO2膜、４はベース電極金属、５
はレジスト、６はエミッタ電極、７は外部ベース領域、
８はｎ型不純物イオン注入領域である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】半導体基板上に、第１導電型のサブコレク
タ層，第１導電型のコレクタ層，第２導電型のベース
層，第１導電型またはアンドープのエミッタ層，第１導
電型またはアンドープのエミッタコンタクト層，第１の
絶縁膜を順次形成した後、前記エミッタコンタクト層上
に形成した前記第１の絶縁膜にエミッタのパターンを形
成する工程と、前記エミッタコンタクト層上に第２の絶
縁膜を堆積した後、エッチングを行って前記第１の絶縁
膜の側壁部のみに側壁絶縁膜を形成し、前記第１の絶縁
膜および前記側壁絶縁膜をマスクとしてイオン注入また
は不純物拡散を行い、第２導電型の外部ベース領域を形
成する工程と、前記第１の絶縁膜上および前記外部ベー
ス領域上にベース電極金属を形成した後、前記側壁絶縁
膜上の不要な前記ベース電極金属を除去する工程と、前
記側壁絶縁膜上および前記ベース電極金属上にベース電
極被覆用の第３の絶縁膜およびレジストを堆積した後、
このレジストを部分的にエッチングしてエミッタとなる
領域上の前記第３の絶縁膜を露出させる工程と、エッチ
ングされずに残った前記レジストをマスクとして、前記
第１の絶縁膜上の不要な前記第３の絶縁膜，前記ベース
電極金属および前記第１の絶縁膜のエッチングを行い、
前記エミッタコンタクト層の面出しを行ったのち、前記
エッチングされずに残ったレジストを除去する工程と、
前記外部ベース領域の内側のエミッタとなる領域の前記
アンドープのエミッタコンタクト層または前記アンドー
プのエミッタコンタクト層と前記アンドープのエミッタ
層に第１導電型の領域を形成する工程と、前記外部ベー
ス領域の内側の面出しした前記エミッタコンタクト層上
にエミッタ電極を形成する工程とを含むことを特徴とす
るヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62008463A JP2522280B2 (ja) | 1987-01-17 | 1987-01-17 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62008463A JP2522280B2 (ja) | 1987-01-17 | 1987-01-17 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63177464A JPS63177464A (ja) | 1988-07-21 |
| JP2522280B2 true JP2522280B2 (ja) | 1996-08-07 |
Family
ID=11693826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62008463A Expired - Lifetime JP2522280B2 (ja) | 1987-01-17 | 1987-01-17 | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522280B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4967254A (en) * | 1987-07-16 | 1990-10-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US5716859A (en) * | 1995-12-22 | 1998-02-10 | The Whitaker Corporation | Method of fabricating a silicon BJT |
-
1987
- 1987-01-17 JP JP62008463A patent/JP2522280B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63177464A (ja) | 1988-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6226590B2 (ja) | ||
| JPH0571173B2 (ja) | ||
| JPH02296338A (ja) | 横型トランジスタ及びその製造方法 | |
| JPH03108339A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2926957B2 (ja) | ヘテロ接合バイポーラ・トランジスタの製造方法 | |
| JP2522280B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH04132230A (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JPH03291942A (ja) | ヘテロ接合半導体装置の製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JPS61168269A (ja) | 接合ゲ−ト型電界効果トランジスタの製造方法 | |
| JP3146490B2 (ja) | 半導体装置の製造方法 | |
| JPS6295871A (ja) | 半導体装置の製造方法 | |
| JPH0571171B2 (ja) | ||
| JPS6210027B2 (ja) | ||
| JPH02143537A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPS6248045A (ja) | 半導体装置の製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JPH0828376B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0695523B2 (ja) | 半導体装置の製造方法 | |
| JPH0666323B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH01166559A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61198778A (ja) | 半導体装置の製造方法 | |
| JPH0831475B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |