JP2926957B2 - ヘテロ接合バイポーラ・トランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラ・トランジスタの製造方法

Info

Publication number
JP2926957B2
JP2926957B2 JP2272490A JP27249090A JP2926957B2 JP 2926957 B2 JP2926957 B2 JP 2926957B2 JP 2272490 A JP2272490 A JP 2272490A JP 27249090 A JP27249090 A JP 27249090A JP 2926957 B2 JP2926957 B2 JP 2926957B2
Authority
JP
Japan
Prior art keywords
layer
forming
emitter
collector
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2272490A
Other languages
English (en)
Other versions
JPH03139846A (ja
Inventor
ジェン・ワ・ユン
ルーク・マン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH03139846A publication Critical patent/JPH03139846A/ja
Application granted granted Critical
Publication of JP2926957B2 publication Critical patent/JP2926957B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般には半導体装置の製造方法に関し、さら
に詳細には相対的に平坦な構造とより小さな横方向の寸
法とを持つヘテロ接合バイポーラ・トランジスタの製造
方法に関する。
〔従来技術および解決すべき課題〕
ヘテロ接合バイポーラ・トラジスタの従来からの製造
方法は基板上にコレクタ層，ベース層およびエミッタ層
を形成する段階を含んでいる。一般的なプロセスでは、
ベース層までエッチング・ダウンしてベース金属を形成
する前にエミッタ金属を形成する。最終的には開口部が
コレクタ層までエッチングされ、コレクタ金属が形成可
能となる。これら在来の方法で作られるヘテロ接合バイ
ポーラ・トランジスタは一般的に、エミッタ金属とコレ
クタ金属の高さが大きく違うことによる非平面的構造を
有している。
在来の単一自己整合によるヘテロ接合バイポーラ・ト
ランジスタの製造プロセスは一般的にはベース金属をエ
ミッタ金属にのみ整合させていた。この自己整合では、
デバイスにおいてコレクタ金属がベース金属から横方向
に遠く離れた配置となってしまう。結果として、トラン
ジスタ全体の大きさが犠牲となり、ベース金属がエミッ
タ金属およびコレクタ金属の双方に自動的に整合するプ
ロセスにおいて得られるものよりもトランジスタの横方
向の寸法が大きくなるという欠点があった。
Tully,その他による“A Fully Planar Heterojunctio
n Bipolar Transister",IEEE Electron Device Letter
s,Vol.EDL−7,No.11,November 1986,page 615,において
平坦な、自己整合型ヘテロ接合バイポーラ・トランジス
タの製造プロセスが開示されている。このプロセスはス
テップ間においてベースに対する選択的なイオン・イン
プラントを伴った、２ステップのエピタキシャル成長を
利用している。このエピタキシャル再成長および選択的
なイオン・インプラントがこのプロセスを相対的に複雑
にし、実施を難しくしているという問題点があった。
従って本発明の目的は、相対的に平坦な表面構造を持
ったヘテロ接合バイポーラ・トランジスタの製造方法を
提供することにある。その他の目的は、より小さな横方
向の寸法を持ったヘテロ接合バイポーラ・トランジスタ
を提供することにある。さらにその他の目的は、ベース
金属がエミッタ金属およびコレクタ金属の双方に整合さ
れたヘテロ接合バイポーラ・トランジスタの製造方法を
提供することにある。
〔課題を解決するための手段〕
これらのおよびその他の目的ならびに利点が、サブコ
レクタ層，コレクタ層，ベース層および一層以上のエミ
ッタ層を基板上に形成する段階を有する本発明の一実施
例を通して実現される。サブコレクタ層まで貫通した開
口部が形成され、その中にコレクタ金属の第１部分が形
成される。誘電体が開口部内においてコレクタ金属の第
１部分の周囲に形成される。エミッタ金属と、コレクタ
金属の第１部分上に配置されるコレクタ金属の第２部分
とを同時に形成することによって、エミッタ金属とコレ
クタ金属とを実質的に平坦にすることを可能にしてい
る。ベース層を露出した後で、ベース金属がエミッタ金
属とコレクタ金属の第２部分との間に形成され、これに
よりベース金属がエミッタ金属とコレクタ金属との双方
に整合する。
〔実施例〕
第１図ないし第10図は本発明を実施した製造工程にお
けるヘテロ接合バイポーラ・トランジスタの一部の拡大
断面図である。
第１図はその上に配列した一連の活性な層を有する基
板10を図示したものである。この実施例においては基板
10は半絶縁ガリウム・ヒ素から構成されるが、他のよく
知られた物質による基板も使用可能である。またこの実
施例においては活性な層は、Ｎ＋導電型を有しガリウム
・ヒ素によって構成されるサブコレクタ層12、Ｎ導電型
を有しガリウム・ヒ素によって構成されるコレクタ層1
4、Ｐ導電型を有しガリウム・ヒ素によって構成される
ベース層16、Ｎ導電型を有しアルミニウム・ガリウム・
ヒ素によって構成されるエミッタ層18およびＮ＋導電型
を有しガリウム・ヒ素によって構成されるエミッタ被覆
層20である。これらの活性な層は従来からよく知られた
方法で形成される。ここで開示されているのはNPNトラ
ンジスタであるが、本発明によってPNPトランジスタの
製造もできることは理解されるだろう。
第２図に示すように、第１フォトレジスト・マスク22
をエミッタ被覆層20の上に形成し、それを用いてエミッ
タ被覆層20,エミッタ層18,ベース層16,コレクタ層14を
貫通してサブコレクタ層12で止る開口部24を設ける。開
口部24は、希釈されたリン酸による等方性ウエット・エ
ッチング、またはその他多くのウエット・エッチングも
しくはドライ・エッチングもしくはウエット・エッチン
グとドライ・エッチングの組合せにおいて従来からよく
知られたもの、の中のいずれか一つ、を使用することに
よって形成される。これらのエッチングは開口部24にお
いて縦方向と同じように横方向をもエッチングするもの
でなければならないということが理解できるだろう。こ
のことによって開口部24において第１フォトレジスト・
マスク22の下方を切除することを可能にする。この下方
の切除の重要性はこの後説明する。
コレクタ金属の第１部分26が開口部24内にフォトレジ
スト・マスク22を用いて形成される。これには標準の堆
積技術が用いられる。ここで第１部分26が開口部24の側
壁に接触しないことが本発明における本質である。ゆえ
に第１フォトレジスト・マスク22を第１部分26の堆積に
使用するために、開口部24のエッチングが第１フォトレ
ジスト・マスク22の下方を切除することが前述のように
重要である。第１の部分26は、サブコレクタ層12の上に
直に形成される金ゲルマニウム合金の層，その合金層の
上に形成されるニッケル層，およびニッケル層の上に形
成される金層の三層から構成される。第１の部分26が他
の金属組成からでも構成可能なことは理解されよう。さ
らに第１部分26がエミッタ被覆層20の上面と実質的に平
坦となるのが好ましい。第１部分26の形成中に第１フォ
トレジスト・マスク22の上に余分な金属28が堆積する。
第１フォトレジスト・マスク22および余分な金属28は
第１部分26の形成後リフトオフ・プロセスによって除去
され、結果として第３図に表されるような構造が得られ
る。
第４図を参照すると、誘電層30がリフトオフ・プロセ
スに続いて基板構造上に形成される。本実施例ではシリ
コン酸化物である誘電層30は、開口部24を満たし、第１
部分26の周囲を充填する。
第５図に示すように、フォトレジスト層32が誘電層30
上に形成される。フォトレジスト層32は回転法（Spin−
on）または在来のよく知られた他の方法で得られる。
フォトレジスト層32および誘電層30がエッチングして
除去され、好適にはフッ素化学による反応イオンエッチ
ングが用いられる。このエッチングの結果、第６図に示
されるような平坦な構造が生じる。誘電層30のうち開口
部24内に配置された部分はエッチングによって除去され
ず、残存して第１部分26を活性な層14,16,18および20か
ら絶縁する。
第７図に示されるように第２フォトレジストマスク34
が平坦化された構造の上に形成されている。
マスク34は第８図に示されるように、第１部分26の上
にコレクタ金属の第２部分36を形成し、またエミッタ金
属38を形成するために使われる。本実施例においては第
２部分36および金属38は、金ゲルマニウム合金層、その
合金層の上に配置されたニッケル層、およびニッケル層
の上に配置された金層の三層から形成されている。
第２部分36およびエミッタ金属38の形成に続いて、エ
ミッタ被覆層20およびエミッタ層18が、第９図に示され
るようにエミッタ金属38の下方に配置される部分を残し
て、エッチングして除去される。エミッタ被覆層20およ
びエミッタ層18の除去によりベース層16が露出すること
が理解されよう。エミッタ被覆層20およびエミッタ層18
のエッチングは在来のよく知られたウエット・エッチン
グによって好適に行なわれ、それによってエミッタ金属
38下方の切除が生じる。しかしながら、ドライ・エッチ
ングまたはウエット・エッチングとドライ・エッチング
との組合せを用いることによっても下方の切除を実行す
ることが可能なことは、従来技術の一つの応用として理
解されよう。
第10図に示すように、エミッタ被覆層20およびエミッ
タ層18除去に続いて、ベース金属40がコレクタ金属の第
２部分36とエミッタ金属38との間において、ベース層16
上に形成される。本実施例ではベース金属40はチタン
層、その上にプラチナ層、さらにその上の金層から構成
されるが、他の金属による構成も使用可能である。本実
施例において開示されたプロセスはベース金属40をコレ
クタ金属の第２部分36およびエミッタ金属38の双方に自
動的に整合させることを可能にすることが理解されるだ
ろう。この整合により、ベース金属40がエミッタ金属3
8,第１部分および第２部分から構成されるコレクタ金属
に対して、相対的に接近しての製造が可能になる。第２
部分36とエミッタ金属38の間のスペースがベース金属40
の横方向の寸法を決定する、それゆえに装置全体の横方
向の寸法を決定する場合にも非常に重要である。
ベース金属40の形成中に金属42が第２部分36およびエ
ミッタ金属38の上に形成される。この金属42は残してお
いてもよいし、またはより平坦な構造を得るために取り
除いてもよい。
【図面の簡単な説明】
第１図ないし第10図は本発明を実施した製造工程におけ
るヘテロ接合バイポーラ・トランジスタの一部の拡大断
面図である。 〔主要符号の説明〕 10……基板、12……サブコレクタ層、 14……コレクタ層、16……ベース層、 18……エミッタ層、20……エミッタ被覆層、 26……コレクタ金属第１部分、 36……コレクタ金属第２部分、 38……エミッタ金属、40……ベース金属。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−166559（ＪＰ，Ａ) 特開 昭63−278370（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/328 H01L 21/33 - 21/331 H01L 29/68 - 29/739

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】ヘテロ接合バイポーラ・トランジスタを製
    造する方法であって： 基板を設ける段階； 前記基板に１層以上のコレクタ層を形成する段階； 前記１層以上のコレクタ層の上にベース層を形成する段
    階； 前記ベース層の上に１層以上のエミッタ層を形成する段
    階； 前記１層以上のエミッタ層および前記ベース層を貫通
    し、前記１層以上のコレクタ層まで及ぶ開口部を形成す
    る段階； 前記開口部内において前記開口部側壁に接触しないよう
    に第１コレクタ金属を形成する段階； 前記開口部内において前記第１コレクタ金属と前記開口
    部前記側壁との間に誘電材料を設ける段階； 前記１層以上のエミッタ層上にエミッタ金属を、前記第
    １コレクタ金属上に第２コレクタ金属を、これらが実質
    的に平坦になるように形成する段階； 前記ベース層を露出させる段階；ならびに 前記ベース層上にベース金属を形成する段階； からなる方法。
  2. 【請求項２】ヘテロ接合バイポーラ・トランジスタを製
    造する方法であって： 半絶縁ガリウム・ヒ素基板を設ける段階； ガリウム・ヒ素サブコレクタ層を前記基板上に前記基板
    上に形成する段階； ガリウム・ヒ素コレクタ層を前記サブコレクタ層上に形
    成する段階； ガリウム・ヒ素ベース層を前記コレクタ層上に形成する
    段階； アルミニウム・ガリウム・ヒ素エミッタ層を前記ベース
    層上に形成する段階； ガリウム・ヒ素エミッタ被覆層を前記エミッタ層上に形
    成する段階； 第１フォトレジスト・マスクを前記エミッタ被覆層上に
    形成する段階； 前記第１フォトレジスタ・マスクを用いて、前記サブコ
    レクタ層まで及ぶ開口部を形成する段階； 第１コレクタ金属を前記開口部に接触しないように前記
    開口部内に形成する段階； 前記第１フォトレジスト・マスクを除去する段階； 前記開口部内において前記開口部前記側壁と前記第１コ
    レクタ金属との間に誘電層を設ける段階； フォトレジスト層を前記誘電層上に形成し、前記フォト
    レジスト層および前記誘電層を前記エミッタ被覆層に達
    するまでエッチングして表面構造を実質的に平坦にする
    段階； 第２フォトレジスト・マスクを形成し、該第２フォトレ
    ジスト・マスクを用いて前記エミッタ被覆層上にエミッ
    タ金属を、前記第１コレクタ金属上に第２コレクタ金属
    をそれぞれ形成する段階； 前記第２フォトレジスト・マスクを除去する段階； 前記エミッタ層および前記エミッタ被覆層を、前記エミ
    ッタ金属の下方にある部分を除いて取り除き、前記ベー
    ス層を露出させる段階；ならびに 前記エミッタ金属と前記第２コレクタ金属との間に前記
    ベース層上において、ベース金属を自己整合するように
    形成する段階； からなる方法。
  3. 【請求項３】ヘテロ接合バイポーラ・トランジスタを製
    造する方法であって： エミッタ層（18,20）上にフォトレジストマスク（22）
    を形成する段階； 該フォトレジストマスク（22）を用いて開口部（24）を
    形成する段階であって、該開口部が傾斜したテーパ状側
    壁を有しエミッタ層（18,20）をコレクタ層（12）まで
    貫通し、前記フォトレジストマスク（22）の下方を切除
    する、ところの段階； 前記開口部（24）内にコレクタ電極（26,36）の第１部
    分（26）を形成する段階であって、該第１部分（26）が
    前記開口部（24）の側壁に接触しないように形成する段
    階； 誘電体（30）を用いて前記第１部分（26）を分離する段
    階であって、前記第１部分（26）、前記誘電体（30）お
    よび前記エミッタ層（18,20）が実質的に平坦な構造を
    形成する、ところの段階； 前記第１部分（26）上にコレクタ電極（26,36）を第２
    部分（36）を形成する段階； 前記第２部分（36）に近接してそれに実質的に平坦なエ
    ミッタ電極（38）を形成する段階； コレクタ電極（26,36）の前記第２部分（36）と前記エ
    ミッタ電極（38）との間にあるヘテロ接合バイポーラト
    ランジスタのベース層（16）の一部を露出させる段階；
    ならびに 前記ベース層（16）の露出層上にベース金属（40）を形
    成する段階； から成る方法。
  4. 【請求項４】ヘテロ接合バイポーラ・トランジスタを製
    造する方法であって： ガリウムヒ素基板（10）上に１つ以上のガリウムヒ素コ
    レクタ層（12,14）を形成する段階； 該ガリウムヒ素コレクタ層（12,14）上にガリウムヒ素
    ベース層（16）を形成する段階； 該ガリウムヒ素ベース層（16）の上に１つ以上のアルミ
    ニウムガリウムヒ素エミッタ層（18,20）を形成する段
    階； アルミニウムガリウムヒ素エミッタ層（18,20）上にフ
    ォトレジストマスク（22）を形成する段階； 該フォトレジストマスク（22）を用いて開口部（24）を
    形成する段階であって、該開口部が傾斜したテーパ状側
    壁を有し前記アルミニウムガリウムヒ素エミッタ層（1
    8,20）をガリウムヒ素コレクタ層（12）まで貫通し、前
    記フォトレジストマスク（22）の下方を切除する、とこ
    ろの段階； 前記開口部（24）内にコレクタ電極（26,36）の第１部
    分（26）を形成する段階であって、該第１部分（26）が
    前記開口部（24）の側壁に接触しないように形成する段
    階； 誘電体（30）を用いて前記第１部分（26）を分離する段
    階であって、前記第１部分（26）、前記誘電体（30）お
    よび前記アルミニウムガリウムヒ素エミッタ層（18,2
    0）が実質的に平坦な構造を形成する、ところの段階； 前記第１部分（26）上にコレクタ電極（26,36）の第２
    部分（36）を形成する段階； 前記第２部分（36）に近接してそれに実質的に平坦なエ
    ミッタ電極（38）を形成する段階； コレクタ電極（26,36）の前記第２部分（36）と前記エ
    ミッタ電極（38）との間にあるヘテロ接合バイポーラト
    ランジスタのガリウムヒ素ベース層（16）の一部を露出
    させる段階；ならびに 前記ガリウムヒ素ベース層（16）の露出層上にベース金
    属（40）を形成する段階； から成る方法。
JP2272490A 1989-10-16 1990-10-12 ヘテロ接合バイポーラ・トランジスタの製造方法 Expired - Fee Related JP2926957B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/421,918 US4914049A (en) 1989-10-16 1989-10-16 Method of fabricating a heterojunction bipolar transistor
US421,918 1989-10-16

Publications (2)

Publication Number Publication Date
JPH03139846A JPH03139846A (ja) 1991-06-14
JP2926957B2 true JP2926957B2 (ja) 1999-07-28

Family

ID=23672626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2272490A Expired - Fee Related JP2926957B2 (ja) 1989-10-16 1990-10-12 ヘテロ接合バイポーラ・トランジスタの製造方法

Country Status (5)

Country Link
US (1) US4914049A (ja)
EP (1) EP0424100B1 (ja)
JP (1) JP2926957B2 (ja)
KR (1) KR0174538B1 (ja)
DE (1) DE69031896T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124270A (en) * 1987-09-18 1992-06-23 Kabushiki Kaisha Toshiba Bipolar transistor having external base region
US4996165A (en) * 1989-04-21 1991-02-26 Rockwell International Corporation Self-aligned dielectric assisted planarization process
US5192715A (en) * 1989-07-25 1993-03-09 Advanced Micro Devices, Inc. Process for avoiding spin-on-glass cracking in high aspect ratio cavities
US5242843A (en) * 1992-10-28 1993-09-07 Allied-Signal Inc. Method for making a heterojunction bipolar transistor with improved high frequency response
EP0637062B1 (de) * 1993-07-27 1997-06-04 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Halbleiterschichtaufbaus mit planarisierter Oberfläche und dessen Verwendung bei der Herstellung eines Bipolartransistors sowie eines DRAM
US20050136648A1 (en) * 2003-12-23 2005-06-23 Mariah Sharma Method and system for forming a contact in a thin-film device
US20050148196A1 (en) * 2003-12-26 2005-07-07 Manish Sharma Method and system for patterning material in a thin film device
CN101562136B (zh) * 2008-04-16 2012-01-25 中国科学院微电子研究所 Hbt工艺中介质平面平坦化的方法
US9276013B1 (en) * 2015-01-21 2016-03-01 International Business Machines Corporation Integrated formation of Si and SiGe fins

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663831A (en) * 1985-10-08 1987-05-12 Motorola, Inc. Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers
JPH0797589B2 (ja) * 1986-06-26 1995-10-18 ソニー株式会社 ヘテロ接合型バイポ−ラトランジスタの製造方法
JPS6381855A (ja) * 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
JPH0654779B2 (ja) * 1987-02-19 1994-07-20 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタ
US4731340A (en) * 1987-02-24 1988-03-15 Rockwell International Corporation Dual lift-off self aligning process for making heterojunction bipolar transistors
US4839303A (en) * 1987-10-13 1989-06-13 Northrop Corporation Planar bipolar transistors including heterojunction transistors and method
DE3877121D1 (de) * 1987-10-23 1993-02-11 Siemens Ag Verfahren zur herstellung eines planaren selbstjustierten heterobipolartransistors.
FR2625612B1 (fr) * 1987-12-30 1990-05-04 Labo Electronique Physique Procede de realisation d'un dispositif semiconducteur du type transistor bipolaire a heterojonction

Also Published As

Publication number Publication date
EP0424100B1 (en) 1998-01-07
KR910008859A (ko) 1991-05-31
EP0424100A2 (en) 1991-04-24
US4914049A (en) 1990-04-03
DE69031896D1 (de) 1998-02-12
JPH03139846A (ja) 1991-06-14
EP0424100A3 (en) 1993-01-20
DE69031896T2 (de) 1998-07-16
KR0174538B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
JPS6226590B2 (ja)
JPH073821B2 (ja) バイポーラ・トランジスタの製造方法
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JP2926957B2 (ja) ヘテロ接合バイポーラ・トランジスタの製造方法
JPH01274470A (ja) バイポーラ・トランジスタ装置及びその製造方法
US3948694A (en) Self-aligned method for integrated circuit manufacture
JP3346348B2 (ja) 半導体装置の製造方法
JP3137661B2 (ja) ヘテロバイポーラトランジスタの製造方法
JPS6134972A (ja) バイポ−ラトランジスタ構造体
JPS63202067A (ja) 半導体装置の製造方法
US5252500A (en) Method of fabricating a semiconductor device
JPH0371772B2 (ja)
JP2522280B2 (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP2576165B2 (ja) バイポーラトランジスタの製造方法
JPS5961181A (ja) 半導体装置の製造方法
JPH0245331B2 (ja) Handotaisochinoseizohoho
JPH047099B2 (ja)
JPS6122866B2 (ja)
JP2828126B2 (ja) 半導体装置及びその製造方法
JPS594073A (ja) 半導体装置の製造方法
JPH0611059B2 (ja) ヘテロ接合バイポ−ラトランジスタ及びその製造方法
JP3251649B2 (ja) 半導体装置の製造方法
JPH06310523A (ja) ヘテロ接合バイポーラトランジスタ，及びその製造方法
JPS6295871A (ja) 半導体装置の製造方法
JPH0682675B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees