JPH01166559A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘテロ接合バイポーラトランジスタの製造方
法に係り、特にプレーナー構造の作製に好適な構造方法
に関する。

〔従来の技術〕

従来のプレーナー構造ヘテロ接合ノくイポーラトランジ
スタの製造方法は１例えば特開昭６０−２５３２６７号
に記載のようｌこ、コレクタ電極取出し領域に絶縁膜を
埋め込み、その埋込み絶縁膜に孔を開け、コレクタ電極
となる金属を埋込む工程と、この後ベース、エミッタの
各電極を形成する工程とを備えていることを特徴として
いた。

〔発明が解決しようとする問題点〕

上記従来技術によれば、プレーナー構造のヘテロ接合バ
イポーラトランジスタを形成することは可能であるが、
深い孔を金属で埋込むなどの複雑な工程を用いなければ
ならず、再現性、を産性の面で難点があった。

本発明の目的は、プレーナー構造の高性能なヘテロ接合
バイポーラトランジスタを再現性、量産性共、良好に形
成できる構造、製造方法を提供することにある。

〔問題点を解決するための手段〕

上記目的は、エピタキシャル成長した半導体結晶基板に
おいて、コレクタ電極取出し領域を結晶表面に選択的に
形成した上で、コレクタ電極とエミッタ電極を同時に形
成し、その後ベース電極を形成することにより達成され
る。この際、コレクタ電極取出し領域の形成工程では、
コレクタ層への穴を形成し、この穴を高不純物濃度の半
導体エピタキシャル層によって選択的に埋め込むことが
不可欠である。

またエミッタ、コレクタ電極の形成工程では、金属膜、
絶縁膜を順次堆積し、エミッタ、コレクタ領域にそれら
の層によるメサ構造を同時に形成し、そのメサ周辺に形
成した絶縁膜による側壁で。

ベース電極とエミッタ、コレクタ電極の絶縁を図ること
により、ヘテロ接合バイポーラトランジスタの性能を更
に向上させることができる。

〔作用〕

本発明によれば少くともエミャタとコレクタ電極の位置
は同じ高さにすることが可能となり、縦方向デバイスで
あるヘテロ接合バイポーラトランジスタのプレーナー化
を図ることができる。またエミッタメサとベース電極間
距離を小さくすることが可能となり、ベース抵抗が低下
し、高周波特性が改嵜できるなどの利点が得られる。

〔実施例〕

（実施例１） 第１図は本発明の実施例１のエミッタ・ベース間にＡ／
ＧａＡｓ／ＧａＡｓヘテロ接合を用いたヘテロ接合バイ
ポーラトランジスタの断面図である。

以下その構造工程を第２図（ａ）Ｓ第２図（ｆ）に沿っ
て説明する。

半絶縁性Ｇ　ａ　Ａ　ｓ基板１０上にコレクタ層となる
ｎ＋型ＧａＡｓ　Ｎ　１１およびｎｆｉＧａＡｓ層１２
．ベース層となるｐ　型Ｇ　ａ　Ａ　ｓ層１３．エミッ
タ層となるｎ型Ａｌ！ＧａＡｓ層１４．最後にオーミッ
クコンタクトを取りやすくするための１型ＧａＡｓ層１
５を順次Ｍｌ＝ｌＥ法によりエピタキシャル成長する第
２図（ａ）０この際、ｎ　型ＧａＡｓ層１工はＳｉを５
Ｘ　１０”　Ｃｍ−３ドープし、厚さ５０００人、　ｎ
型Ｇ　ａ　Ａ　ｓ層１２はＳｉを５　Ｘ　１０”　ｃｍ
−３ドープし。

厚さ４０００人、ｐ型ＧａＡｓ層１工はＨｅを２Ｘ　１
０”　ｃｍ−３ドープし厚さ１０００人、ｎ型Ａ／Ｇａ
Ａｓ層１４はＡ／組成が０．３でＳｉを５×１０”Ｃｍ
ドープし、厚さ１０００λ、ｎ＋型Ｇ　ａ　Ａ　ｓ層１
５は、Ｓｉを５　Ｘ　ｌ　０１８ｃｍ−３ドープし、厚
さ１０００人とする。次に、全面をホトレジストで覆い
、コレクタ領域だけを開け１反応性イオンエツチングに
より、コレクタコンタクト層１１まで達するコレクタ電
極取出し領域用の穴を形成し、ホトレジストを除去する
（第２図（ｂ））。

次ｌご全面ｆこ絶縁膜を堆積し、ホトレジストをマ°ス
クにドライ及びウエッチングによりコレクタ電極取出し
領域用の穴の底にだけＧ　ａ　Ａ　ｓ表面が出るように
絶縁膜の側壁（コレクタ領域絶縁層）１６を形成する。

次いでＭＯＣＶＤ法を用いて、コレクタ電極取出し領域
用の穴をｎ　型Ｇ　ａ　Ａ　ｓ層１７の選択性エピタキ
シャル成長により埋込み、平坦化する（第２図（Ｃ））
。コレクタ領域絶縁層１６としてＣＶＤ法による６００
０λ厚の５ｉｎ２膜を　、＋型Ｇ　ａ　Ａ　ｓ層１７に
はキャリア濃度２　Ｘ　１０１８ｃｍ−３の層を用いた
。次にエミッタ、コレクタ電極用金属膜１８．絶縁膜２
１を連続して堆積する。次いでエミ、り領域およびコレ
クタ領域をホトレジスト２２によりマスクし、ドライエ
、チング法ｌこより絶縁膜２１．金属膜１８をエッチし
、さらに几ＩＫ及びウアットエッチングｌこよりｎ　型
ＧａＡｓ層１５．ｎ型Ａ　／　Ｇ　ａ　Ａ　ｓ層１４を
エッチし。

ベース層１３を表面に出した（第２図（ｄ））。その後
ホトレジスト２２を除去した。絶縁膜２１として約６０
００人厚ＳｉＯ□膜、金属膜１８としてＡ　ｕ　Ｇ　ｅ
　／　Ａ　ｕからなる約２０００着岸の層を用いた０ 次ｌこ全面にＣＶＤ法又はスパッタ法を用いて絶縁膜を
堆積し、異方性ドライエツチング法により側壁２３を形
成する。引き続き全面にベース電極用金属膜を堆積し、
ホトレジストをマスクにミリング法を用いて、ベース電
極１９を形成する（第２図（ｅ））。側壁用絶縁膜２３
として６０００人厚の８ｉ０□膜を用い、側壁の厚さは
約５０００λであった。才なベース電極１９としてＡｕ
／ＡｕＺｎからなる約２０００着岸の膜を用いた。

次に、コレクタ領域絶縁層１６以外の絶縁層２１．２３
をドライ及びウェットエツチングにより除去し、再度絶
縁膜２０を全面に堆積する。次いでホトレジストをマス
クにエミッタ、コレクタベース電極１８．１９上ｌこ配
線用の穴あけ加工を行い、配線金ｌｉ４膜２４を堆積し
パターン加工を行って完成する（第２図げ））。絶＃膜
２０は６０００人厚の８ｉｎ２膜、配線用金属膜２４に
は約１μｍ厚のＡｕ／Ｍｏの重ね膜を用いた。

このようにして完成したヘテロ接合バイポーラトランジ
スタでは、集積化に適したプレーナ構造とすることがで
き、且つ優れた高周波特性が得られた。

（実施例２） 実施例１では、コレクタｔａ領域１７周辺の絶縁層１６
に堆積絶縁膜を用いた。ここでは、イオン注入により絶
縁層を形成した場合について第３図（ａ）〜第ａ　１３
（ｅ）を参照しながら説明する。

半絶縁性ＧａＡｓ基板３０上１ｃ　Ｍ　Ｂ　Ｅ法による
コレクタ層となるｎ　型ＧａＡｓ層３１を６００ｏλ。

ｎ型Ｇ　ａ　Ａ　ｓ層３２を３００ｏλ成長する。次に
ベース層としてｐ　型ＧａＡｓ層３３を１０００人。

エミッタ層としてｎ型Ａ　／　Ｇ　ａ　Ａ　ｓ層３４（
Ａ／組５１Ｊｔ　：　０．３　＞を１０００λ、最後に
オーミック特性を得るためのｎ　型Ｇ　ａ　Ａ　ｓ層３
５を１０００λ成長する（第３図（ａ））。

次に絶縁膜３６を堆積し、ホトレジストをマスクにコレ
クタ領域に穴あけを行い、この領域に選択的にコレクタ
／１３１まで達するｎ　型Ｇ　ａ　Ａ　ｓコレクタ電極
取出し領域３７をＭＯＣＶＤ法によりエピタキシャル成
長し、絶縁膜３６を除去する（第３図（ｂ）　）　。

次に再度ホトレジストによりマスクし、Ｂイオンをコレ
クタ電極取出し領域の周辺部６Ｃイオン注入し、絶縁層
３８を形成し、ホトレジストを除去する（第３図（Ｃ）
）。

以下、エミッタ、ベース、コレクタの電極形成および配
線金属膜形成（第３図（ｄ）、　（ｅ）　）は、実施例
１の場合と同様の工程で行なうことができ、この実施例
においてもプレーナ構造で、且つ高周波特性に優れたヘ
テロ接合バイオーラトランジスタを作製可能である。

以上、実施例１および実施例２では、ＧａＡｓ／Ａ／Ｇ
ａＡｓのヘテロ接合バイポーラトランジスタの場合につ
いて述べたが、他の材料を用いたヘテロ接合バイポーラ
トランジスタにおいても本発明を適用でき、同様の効果
を得られることは言うまでもない。

〔発明の効果〕

本発明によれば、：ｌ−ミヴタ電極と、コレクタ電極の
位置を同じ高さにするこ盲力Ｓでき、集積化に適したプ
レーナー構造を実現できる。また、エミッタとコレクタ
電極を同時に形成できるので、作製工程が大幅に短縮さ
れる。さらに、ベース′ＮＬ極とエミッタ領域を十分接
近させることができ、ベース抵抗が低減し、高周波特性
が改善させる、などの効果があげられる。

尚１本発明は、エミ噌夕とコレクタの配ｊｌ逆転したコ
レクタトップ型ヘテロ接合バイポーラトランジスタにも
適用できることは言うまでもなく。

同様の効果を得ることができた。

【図面の簡単な説明】

第１図は本発明の実施例１のヘテロ接合バイポーラトラ
ンジスタの断面図、第２図（ａ）〜第２図（ｆ）は実施
例１のヘテロ接合バイポーラトランジスタの製造工程断
面図、４３図（ａ）〜第３図（ｅ）は本発明の実施例２
のヘテロ接合バイポーラトランジスタの製造工程断面図
である。 １０　、３０　・・・半絶縁性Ｇ　ａ　Ａ　ｓ基板、　
１１　、３１−・・ｎ＋型ＧａＡｓＪｍ（コレクタ）、
　　１２　、３２−ｎ型Ｇ　ａ　Ａ　ｓ層（コレクタ）
、　　１３　、３３−ｐ＋型Ｇａ　Ａｓ層（ベース）、
　ｌ　４　、３４−ｎ型Ａ／（）ａＡｓ　ｒｄ　（エミ
　ッ　タ　）　　、　　１　５　　、　３　５−ｎ　　
　ＷＧａＡｓ７ｍ　、　　１　６　−・・コレクタ領域
絶縁層、１７，３７・・・ｎ　型ＧａＡｓ層（コレクタ
′底部取出し領域）、３６・・・絶縁膜マスク（選択成
長マスク）、３８・・・半絶縁ＧａＡｓ層（イオン注入
層）、１８．３９・・・エミッタ、コレクタ、電極、２
１．４０・・・絶縁層、２２．４１・・・ホトレジスト
、２３・・・側ＪＪＩ、１９，４２．．．ベース電極、
２０．４３・・・絶縁膜（表面保護）、２４゜４４・・
・配線金属膜。 ５１回 満２図

Claims (1)

1. 【特許請求の範囲】 １、化合物半導体基板上に、エミッタ・ベース接合、コ
   レクタ・ベース接合の少くとも一方がヘテロ接合となる
   ようにコレクタ、ベース、エミッタ層を順次エピタキシ
   ャル成長する工程と、上記エピタキシャル成長層にコレ
   クタ層まで達する穴を開ける工程と、該穴内に高不純物
   濃度の半導体層を選択的にエピタキシャル成長しコレク
   タ電極取出し領域を形成する工程と、コレクタ電極とエ
   ミッタ電極を同時に形成する工程を有することを特徴と
   するヘテロ接合バイポーラトランジスタの製造方法。 ２、上記コレクタ電極取出し領域形成工程は、上記穴の
   周囲に絶縁膜による側壁を形成した後に行なう特許請求
   の範囲第１項記載のヘテロ接合バイポーラトランジスタ
   の製造方法。 ３、上記コレクタ電極取出し領域の周辺部にイオン注入
   によって絶縁領域を形成する工程を有する特許請求の範
   囲第１項記載のヘテロ接合バイポーラトランジスタの製
   造方法。 ４、エミッタ、コレクタ電極形成工程は、結晶表面上に
   金属膜、絶縁膜を順次堆積し、エミッタコレクタ領域に
   それらの層によるメサ構造を同時に形成する工程と、ベ
   ース電極との絶縁を図るために該メサ周辺に絶縁膜によ
   る側壁を形成する工程を備えている特許請求の範囲第１
   項記載のヘテロ接合バイポーラトランジスタの製造方法
   。