JP2900503B2 - 半導体基板内にトレンチ絶縁構造を製造する方法 - Google Patents

半導体基板内にトレンチ絶縁構造を製造する方法

Info

Publication number
JP2900503B2
JP2900503B2 JP2106693A JP10669390A JP2900503B2 JP 2900503 B2 JP2900503 B2 JP 2900503B2 JP 2106693 A JP2106693 A JP 2106693A JP 10669390 A JP10669390 A JP 10669390A JP 2900503 B2 JP2900503 B2 JP 2900503B2
Authority
JP
Japan
Prior art keywords
oxide
trench
oxide layer
mask
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2106693A
Other languages
English (en)
Other versions
JPH03204952A (ja
Inventor
エフ・ジェイ・ロビンソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH03204952A publication Critical patent/JPH03204952A/ja
Application granted granted Critical
Publication of JP2900503B2 publication Critical patent/JP2900503B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/763Polycrystalline semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、一般的に半導体素子に関し、さらに詳しく
は、半導体素子内にトレンチ絶縁領域を形成する方法に
関する。
(従来技術および解決すべき課題) トレンチは、単一の半導体エピタキシャル層の半導体
素子領域を絶縁するために使用する構造である。ある種
の用途では、半導体基板と接触するためにトレンチをシ
リコンの選択的エピタキシャル成長によって充填するこ
とが望ましい。トレンチの側壁を酸化物層でライニング
することによってエピタキシャル層内に絶縁領域を形成
できる。
このような種類のトレンチを形成する場合、幾つかの
問題が発生する。トレンチを製造する工程は、マスク酸
化物層を半導体ウェーハの表面に形成し、二酸化シリコ
ン(酸化物)のマスクに開口部を設けることで開始され
る。シリコンのエッチングはまた酸化シリコンもエッチ
ングするので、約10ミクロンを超えるトレンチをエッチ
ングする場合、十分なマスク酸化物を残すには、マスク
酸化物を厚くする必要がある。シリコン対二酸化シリコ
ンの被エッチング特性の範囲は10:1ないし20:1であるた
め、トレンチをエッチングした後にもマスク酸化物を残
すためには、いずれにしてもマスク酸化物は20、000オ
ングストローム以上でなければならない。酸化物が厚い
と、酸化物層にパターンを形成するために厚いフォトレ
ジストを必要とする。より厚いレジストが投影の露光と
組み合わせられると、コントラストの非常に不明確な画
像が発生する。緩い角度のレジストのエッジがマスクの
酸化物に折り重なると、エッジの形状は水平から40゜な
いし50゜の間の角度になる。トレンチが深さ約10ミクロ
ン未満の場合は、厚いマスク酸化物を必要としないの
で、この問題は生じない。
トレンチをエッチングした後、このトレンチをマスク
酸化物を熱酸化物でライニングする。半導体を種として
使用してエピタキシャル・シリコンを選択的に成長させ
るために、このライナー酸化物をトレンチの底部から取
り除いて半導体表面を露出しなければならない。選択的
エピタキシャル成長の種を得るためにトレンチの底部か
らライナー酸化物が反応性イオンエッチングされた場
合、等量の酸化物がウェーハの上部からもエッチングさ
れる。残ったマスク酸化物は、ライナー酸化物よりも十
分に厚くないと、選択エピタキシャル成長中の活性領域
をマスクする酸化物として不十分である。たとえ酸化物
が十分ある場合でも、非常に緩やかな勾配によってトレ
ンチ開口部の上部の角により薄い酸化物の領域が発生し
てしまう。活性領域における選択エピタキシャル成長の
間、酸化物層中のピンホールを通して、あるいは半導体
表面上の粒子のところで擬似エピタキシャル・シリコン
成長が発生する可能性がある。さらに深刻な問題は、ト
レンチの底部からライナー酸化物層を取り除く間、エッ
チングによってトレンチ上部の角で熱酸化物が最も薄く
なってしまい、その場所で擬似エピタキシャル・シリコ
ン成長が発生する可能性のあることである。このトレン
チ開口部における擬似エピタキシャル成長が、トレンチ
にエピタキシャル・シリコンを選択的に充填する前に、
このトレンチの上部を閉ざしてしまう可能性もある。
トレンチ開口部の角部における擬似エピタキシャル成
長を防止する1の解決策は、コントラストが明確でエッ
ジの形状が垂直なマスクを使用することである。この方
法の場合、マスク酸化物はより垂直な傾斜を有し、した
がってトレンチの角部を十分カバーする。これを達成す
るための首尾一貫した方法は、新らしいコントラストの
明確なレジストを使用することと、工程に3枚のマスク
を使用する工程または2枚のマスクを使用する工程を使
用することである。これらの方法はいずれも好ましくな
いが、その理由は、新らしいレジストは既存の工程と互
換性がなく、多重レベルのマスクは複雑性が増して費用
が非常に高くなるからである。
他の実現可能な解決策は、シリコンのトレンチをエッ
チングする前に、マスク酸化物を制御しながらエッチン
グし下部を切り取ることである。下を切り取ることによ
って、トレンチの上方角部は薄い酸化物領域から後退さ
せられる。この工程は好ましくないが、その理由は追加
的な処理を必要としトレンチの幅が広くなるためであ
る。さらに、上で論じた解決策は、トレンチの上方角部
における擬似エピタキシャル成長のみを対象としてい
る。活性領域上の薄い酸化物中で形成されるピンホール
は、さらに別の問題である。
したがって、深い絶縁トレンチ内で選択的にエピタキ
シャル成長を行う間、擬似エピタキシャル・シリコンの
成長を防止する手段を提供する必要がある。この方法は
既存の工程と互換性がなければならず、またトレンチの
幅を拡張してはならない。
したがって、本発明の目的は、擬似エピタキシャル・
シリコンの成長を防止するため、トレンチ開口部の上方
角部において酸化物の厚さを増加させる方法を提供する
ことである。
本発明の他の目的は、擬似エピタキシャル・シリコン
の成長を防止するため、半導体ウェーハの表面上の酸化
物の厚さを増加させる方法を提供することである。
本発明のさらに他の目的は、半導体表面上にトレンチ
内よりも厚い酸化物を堆積させる改良した方法を提供す
ることである。
(発明の概要) 本発明によれば、上記およびその他の目的並びに利点
は、半導体基板内に形成したトレンチを有する該基板上
に酸化物層を堆積し、さらに熱酸化物層を成長させるこ
とによって実現される。この堆積された酸化物はトレン
チの上部で尖端隆起部を形成し、したがって、トレンチ
内の酸化物の堆積を減少させ、これによって表面上によ
り厚い酸化物層を形成する。これに続く熱酸化によって
ライナー酸化物が完成し、同時に、堆積した酸化物の密
度を高くする。この熱酸化は、また均一な厚さを有する
ライナー酸化物を得るため、堆積酸化物の薄い部分では
成長が速く、堆積酸化物の厚い部分では成長が遅いこと
によって堆積した酸化物の表面を均一な厚さにする。こ
れによって、ライナー酸化物がトレンチの底部からエッ
チングされた後、活性領域上とトレンチの上方角部に厚
い酸化物が残る。したがって、活性領域とトレンチの上
方角部における擬似エピタキシャル成長を防止するた
め、十分な酸化物が残る。
(実施例) 第1図は、本発明を実施する製造工程の最初の段階の
構造を示す。先ず、半導体ウェーハを設ける。シリコン
・ウェーハ10を使用した工程を図示目的のために説明す
る。次に、半導体ウェーハ10上にマスク層11を堆積す
る。マスク層11を、技術上周知の標準のフォトリソグラ
フィとエッチング技術を使用してパターン化して開口部
を形成する。マスク層11は約20,000オングストロームの
厚さを有する低温酸化層から形成するのが望ましい。次
に、半導体ウェーハ10内にトレンチ12を形成するためシ
リコン・エッチングを行なう。トレンチ12は、適当なシ
リコン・エッチングを使用して約10ないし25ミクロンの
深さにエッチングする。シリコン・エッチングの後、約
4,000ないし7,000オングストロームのマスク酸化物11が
残る。
第2図は、第1図の構造に対して技術上周知の標準の
工程を使用してトレンチ12内とマスク酸化物11上に酸化
物13を堆積した構造を示す。酸化物13の堆積は一般的に
低温で行われるので、酸化物13は低温酸化物(LTOまた
はLTOX)と呼ぶ。低温酸化物13の厚さは約5,000ないし1
0,000オングストロームであることが望ましい。トレン
チ12の開口部にある酸化物層13の尖端部によって、トレ
ンチ12の側壁上の酸化物13の堆積量が減少する。したが
ってマスク酸化物11の表面上にある酸化物13が比較的厚
くなる。
第3図は、第2図の構造に対して、堆積酸化物層13の
下側に熱酸化物層14を成長させた構造を示す。この熱酸
化物層14の量は、裸のシリコン上に成長させた場合の等
価な酸化物の約1,000ないし3,000オングストロームに相
当することが望ましい。熱酸化物層14は、成長するにし
たがって、堆積した酸化物13の表面を均等な厚さにして
平坦にする傾向があるが、その理由は、より多くの酸素
が薄い酸化物層を通って半導体ウェーハ10に拡散するこ
とができるからである。したがって、ウェーハ10の表面
上の酸化物13および酸化物11の領域の下側には、酸化物
14は少量しか成長しない。エッチング工程での均一性を
改良するため、酸化物13と14の厚さは均一であることが
望ましい(第4図に示す)。さらに、熱酸化物層14の成
長と同時に、堆積した酸化物13の密度が高くなる。
第4図は、第3図のトレンチ12の底部から酸化物層13
と14を取り除くために酸化物のエッチングを行った後の
構造を示す。反応性イオン・エッチング(RIE)のよう
な方向性のあるエッチングを行うことが望ましい。この
酸化物エッチングの間、半導体ウェーハ10の表面でも酸
化物層13と14がエッチングされるが、全て取り除かれる
わけではない。本発明の場合、十分な量の堆積酸化物13
がトレンチ12の上方角部に残る。十分な量の酸化物層13
がトレンチ120の上方角部に残るので、これによって、
深いトレンチ内で選択的にエピタキシャル成長(図示せ
ず)を行う間、上方角部での擬似エピタキシャル・シリ
コンの成長が防止される。また十分厚さのある酸化物11
がウェーハ10の表面上に残るので、ピンホールが活性領
域上の酸化物11内で形成されるのが防止される。
こうして選択的にエピタキシャル・シリコンを充填す
るための、酸化物ライナーによって絶縁したトレンチの
製造方法が提供される。
【図面の簡単な説明】
第1図ないし第4図は、本発明の実施例を使用した種々
の製造段階中におけるトレンチ絶縁構造の拡大断面図で
ある。 (主要符号の説明) 10……シリコン・ウェーハ、 11……マスク層、12……トレンチ、 13……(第1)酸化物層、 14……(第2)熱酸化物層、

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】トレンチ絶縁構造の製造方法において: 表面を有する半導体基板を設ける段階; 半導体基板上に配設され酸化物層でできたマスクを設け
    る段階; 半導体基板への少なくとも1つの開口部を設けるよう、
    マスクを部分的に除去する段階; 前記基板の表面から少なくとも約10ミクロンの深さを有
    するトレンチを基板内に形成するよう、前記マスク開口
    部を通して基板の一部を除去する段階; 第1酸化物層をトレンチ内よりもマスク上で厚くなるよ
    うに堆積する段階; 第1酸化物層の密度を高めかつ平坦にするよう、第2酸
    化物層を熱酸化によって形成する段階;および 第1酸化物層と第2酸化物層をトレンチ底部から除去
    し、第1酸化物層の一部を基板表面から除去する段階; によって構成されることを特徴とする方法。
  2. 【請求項2】第1酸化物層が低温酸化物であり、第2酸
    化物層が熱酸化物層であることを特徴とする請求項1記
    載のトレンチ絶縁構造物の製造方法。
  3. 【請求項3】トレンチ絶縁構造の製造方法において: 酸化物マスクの開口部を通して半導体基板をエッチング
    することにより、該基板内に少なくとも10ミクロンの深
    さを有するトレンチを形成する段階; 第1酸化物層をトレンチの側壁よりもマスク酸化物上で
    厚くなるように堆積する段階; 第1酸化物層の密度を高めかつ平坦にするよう、第2酸
    化物層を熱酸化によって形成する段階;および トレンチ内に選択的に半導体層を成長させる種をもたら
    すよう、第1酸化物層の一部を基板表面から除去し、第
    1酸化物層と第2酸化物層をトレンチの底部から除去す
    る段階; によって構成されることを特徴とする方法。
JP2106693A 1989-04-24 1990-04-24 半導体基板内にトレンチ絶縁構造を製造する方法 Expired - Lifetime JP2900503B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/342,156 US4900692A (en) 1989-04-24 1989-04-24 Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
US342156 1989-04-24

Publications (2)

Publication Number Publication Date
JPH03204952A JPH03204952A (ja) 1991-09-06
JP2900503B2 true JP2900503B2 (ja) 1999-06-02

Family

ID=23340601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2106693A Expired - Lifetime JP2900503B2 (ja) 1989-04-24 1990-04-24 半導体基板内にトレンチ絶縁構造を製造する方法

Country Status (4)

Country Link
US (1) US4900692A (ja)
EP (1) EP0395330B1 (ja)
JP (1) JP2900503B2 (ja)
DE (1) DE69030018T2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5049521A (en) * 1989-11-30 1991-09-17 Silicon General, Inc. Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate
US5236863A (en) * 1992-06-01 1993-08-17 National Semiconductor Corporation Isolation process for VLSI
EP0635884A1 (de) * 1993-07-13 1995-01-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
US5933746A (en) * 1996-04-23 1999-08-03 Harris Corporation Process of forming trench isolation device
US6239002B1 (en) * 1998-10-19 2001-05-29 Taiwan Semiconductor Manufacturing Company Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer
US6127215A (en) 1998-10-29 2000-10-03 International Business Machines Corp. Deep pivot mask for enhanced buried-channel PFET performance and reliability
US6071794A (en) * 1999-06-01 2000-06-06 Mosel Vitelic, Inc. Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
TW439157B (en) * 1999-12-09 2001-06-07 Mosel Vitelic Inc Method for forming trench gate oxide layer
US6433370B1 (en) * 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
DE10110974C2 (de) * 2001-03-07 2003-07-24 Infineon Technologies Ag Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US6461887B1 (en) 2002-01-03 2002-10-08 Chartered Semiconductor Manufacturing Ltd. Method to form an inverted staircase STI structure by etch-deposition-etch and selective epitaxial growth
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
KR100818711B1 (ko) * 2006-12-07 2008-04-01 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US8329564B2 (en) * 2007-10-26 2012-12-11 International Business Machines Corporation Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174738A (ja) * 1985-01-30 1986-08-06 Nec Corp 半導体装置の製造方法
US4666556A (en) * 1986-05-12 1987-05-19 International Business Machines Corporation Trench sidewall isolation by polysilicon oxidation
US4820654A (en) * 1987-12-09 1989-04-11 Ncr Corporation Isolation of regions in a CMOS structure using selective epitaxial growth
JPH0643843A (ja) * 1992-04-16 1994-02-18 Victor Co Of Japan Ltd 情報表示装置
JPH0620530A (ja) * 1992-06-30 1994-01-28 Showa Electric Wire & Cable Co Ltd 耐水トリー性ケーブル

Also Published As

Publication number Publication date
JPH03204952A (ja) 1991-09-06
EP0395330A2 (en) 1990-10-31
EP0395330A3 (en) 1994-09-14
US4900692A (en) 1990-02-13
DE69030018D1 (de) 1997-04-10
EP0395330B1 (en) 1997-03-05
DE69030018T2 (de) 1997-09-04

Similar Documents

Publication Publication Date Title
JP2900503B2 (ja) 半導体基板内にトレンチ絶縁構造を製造する方法
US4546538A (en) Method of manufacturing semiconductor integrated circuit devices having dielectric isolation regions
US4962064A (en) Method of planarization of topologies in integrated circuit structures
JPH0329172B2 (ja)
JPS6175539A (ja) 集積回路の製造方法
JPS6175540A (ja) 集積回路の製法
JPH04234146A (ja) 半導体装置のフィールド酸化膜形成方法
US5681776A (en) Planar selective field oxide isolation process using SEG/ELO
US5424240A (en) Method for the formation of field oxide film in semiconductor device
EP0068275B1 (en) Method for producing semiconductor devices including the use of reactive ion etching
KR100353174B1 (ko) 절연체 상 실리콘 기판 제조 방법
US20060145288A1 (en) Method of forming shallow trench isolation of semiconductor device
JPS63299144A (ja) パッド用酸化保護層でシールされたインターフェイス分離方法
JP3933746B2 (ja) 半導体装置の素子分離方法
US4729816A (en) Isolation formation process with active area protection
JPS6214439A (ja) 半導体装置の製造方法
JPH09321131A (ja) 半導体装置およびその製造方法
JPH0555361A (ja) 半導体装置及びその製造方法
JPH04245662A (ja) 半導体装置の製造方法
KR100190070B1 (ko) 반도체장치의 소자분리 방법
JPS6246543A (ja) 半導体装置の製造方法
WO2024114560A1 (zh) 消除环栅纳米片沟道损伤的方法
JPS60124839A (ja) 半導体装置の製造方法
KR100446279B1 (ko) 반도체장치의 트랜치 식각방법
JPH0422021B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 12