DE10110974C2 - Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat - Google Patents

Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat

Info

Publication number
DE10110974C2
DE10110974C2 DE2001110974 DE10110974A DE10110974C2 DE 10110974 C2 DE10110974 C2 DE 10110974C2 DE 2001110974 DE2001110974 DE 2001110974 DE 10110974 A DE10110974 A DE 10110974A DE 10110974 C2 DE10110974 C2 DE 10110974C2
Authority
DE
Germany
Prior art keywords
layer
semiconductor
trench
active
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001110974
Other languages
English (en)
Other versions
DE10110974A1 (de
Inventor
Andreas Wich-Glasen
Dietmar Temmler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001110974 priority Critical patent/DE10110974C2/de
Priority to TW91102717A priority patent/TW527645B/zh
Priority to PCT/EP2002/001786 priority patent/WO2002071474A2/de
Publication of DE10110974A1 publication Critical patent/DE10110974A1/de
Application granted granted Critical
Publication of DE10110974C2 publication Critical patent/DE10110974C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Description

Die vorlegende Erfindung betrifft ein Verfahren zum Verbrei­ tern eines aktiven Halbleitergebiets auf einem Halbleitersub­ strat, das wenigstens einen Graben aufweist.
Aus der US 6,147,384 ist ein Verfahren mit folgenden Schrit­ ten bekannt: Abscheiden einer Padoxid-Schicht (die Unterlage bedeckende Zwischenschicht aus einem Oxid) auf einer Ober­ fläche eines Halbleitersubstrats; Abscheiden einer Padnitrid- Schicht (die Unterlage bedeckende Zwischenschicht aus einem Nitrid) auf der Padoxid-Schicht; Strukturieren der Padnitrid- Schicht zum Erzeugen wenigstens einer Öffnung in der Padni­ trid-Schicht; und Ätzen der Padoxid-Schicht und des Halblei­ tersubstrats im Bereich der Öffnung in der Padnitrid-Schicht zum Erzeugen wenigstens eines Grabens in dem Halbleitersub­ strat.
Dieses Verfahren ist ebenfalls aus der US 5,970,363, JP 11-330226 A (Patent Abstracts of Japan), US 5,879,998, US 4,745,081 und US 4,900,692 bekannt.
Aus der US 4,980,306 ist ein Verfahren zum Herstellen einer CMOS-Vorrichtung mit Isolationsgräben bekannt. Bei diesem Verfahren wird in einem Graben am Boden und an den Seitenwän­ den eine Epitaxieschicht abgeschieden und der verbleibende Graben anschließend mit einem Oxid gefüllt. Zur Vorbereitung bei der Bildung des Grabens dienen ein erster Isolierfilm und eine Nitridschicht.
Die Halbleiter-Epitaxieschicht beim Verfahren gemäß dieser Druckschrift soll eine leitende Verbindung zwischen zwei Be­ reichen der im Verfahren ausgebildeten Halbleitervorrichtung bilden und wird im Anschluss an ihre Bildung nicht oxidiert.
Bei weiterer Verkleinerung von Halbleiterfunktionselementen wird die Strukturierung von aktiven Gebieten (active area, AA) immer schwieriger. Die notwendigen hohen Packungsdichten stellen hohe Anforderungen an die Lithographie (Auflö­ sung). Um für die nachfolgende Strukturierungsätzung einer Grabenisolation (shallow trench isolation, STI) einen ausrei­ chend großen Ätzvorhalt (Ätzbias) zu realisieren, muss die Lithographie bei gleicher Breite von aktivem Gebiet und Iso­ lationsgraben (1 : 1 Pitch) entsprechend breitere Lackstruktu­ ren herstellen (um Kurzschlussbildung, sog. Bridging Faults, zu vermeiden). Zudem wirkt sich der Ätzvorhalt bei der STI- Strukturierung auf die Strukturbreiten für skalierte Techno­ logien absolut gesehen stärker aus. Nachfolgende Prozess­ schritte (Oxidationen) werden für skalierte Technologien ebenfalls kritischer im Hinblick auf die Minimalstrukturen (critical dimension, CD). Während z. B. 15 nm Oxidationen bei 0,2 µm Technologien nur einen CD-Verlust von ca. 7,5% bedeu­ ten, wären es bei 0,1 µm Technologien schon 15%.
Ein weiteres Problem bei der STI-Grabenisolation ist die Beein­ trächtigung z. B. des Gate-Oxids an den Kanten des Grabens (trench corner degradation). In IEEE, IEDM 96, Seite 747 bis 750 wird von Tai-su Park et al. unter dem Titel "Correlation between Gate Oxide Reliability and the Profile of the Trench Top Corner in Shallow Trench Isolation" die Abrundung der Grabenkanten und die Verwendung eines SiO2-Spacers beschrie­ ben, wodurch sich die Beeinträchtigungen der Kante des Gate- Oxids bei einem STI-Bauelement reduzieren lassen.
Die beschriebene Problematik von Strukturbreiten und geätzten Oberflächen für aktive, STI-isolierte Halbleitergebiete, ihre negativen Auswirkungen auf elektrische und Prozesseigenschaf­ ten wurde bisher unter großem Aufwand durch Entwicklung der Einzelverfahren Lithografie und Plasmaätzen sowie Entwicklung nachfolgender Prozessschritte (Reinigung, Oxidation) gelöst.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren an­ zugeben, mit dem die Strukturbreiten aktiver Halbleitergebie­ te auf einfache und kostengünstige Art im wesentlichen unab­ hängig von anderen Prozessschritten bei der Herstellung des Bauelements eingestellt werden können.
Diese Aufgabe wird gelöst durch das Verfahren nach Anspruch 1. Bevorzugte Ausführungsformen der Erfindung sind Gegenstand der Unteransprüche.
Erfindungsgemäß werden die aktiven Halbleitergebiete mit ei­ ner Halbleiter-Epitaxieschicht (auch kurz als Epitaxieschicht bezeichnet) bedeckt. Die Epitaxieschicht lässt die Halbleiterstruktur in den Gräben sowohl in der vertikalen Richtung, als auch in horizontaler Richtung anwachsen, so dass die lichte Weite der Gräben zwischen benachbar­ ten (auf der Strukturoberfläche vorstehenden) Strukturen der Halbleiterstruktur kleiner wird. Durch diese Epitaxieschicht wird also auch das Flächenverhältnis zwischen aktivem und passivem Bereich des Halbleiters verändert.
Dabei weist bei einer bevorzugten Ausführungsform der Erfin­ dung die Epitaxieschicht eine vorgegebene Dotierung auf.
Die Dicke der Epitaxieschicht ist vorzugsweise kleiner als das 0,3fache einer beim Schritt des Strukturierens minimal möglichen Strukturgröße und liegt insbe­ sondere in der Größenordnung von 50 nm.
Durch das erfindungsgemäße selektive Abscheiden einer dünnen epitaktischen Halbleiterschicht nach der STI-Strukturierung ist es für alle STI-applizierenden Technologien möglich, schmalere aktive Strukturen (active area- oder AA-Strukturen) zu belichten, die Belichtung im unkritischeren, "entspannten" Bereich des Lithographie-Prozessfensters durchzuführen. Dar­ über hinaus kann der eintretende CD-Verlust durch Epitaxie ausgeglichen werden und sogar ein CD-Gewinn erzielt werden. Dadurch, dass die Belichtung im unkritischeren Bereich des Lithographie-Prozessfensters durchgeführt wird, wird das Ri­ siko einer Kurzschlussbildung gesenkt.
Weitere Vorteile der Erfindung sind die Reduzierung der An­ forderungen an die Maskenherstellung (Verzicht auf Maskenbias) und der Wegfall bzw. das Minimieren des ungewollten Weg­ ätzens des Padnitrid (Padnitrid Pull Back). Außerdem weisen epitaktisch gewachsene Oberflächen gegenüber geätzten Ober­ flächen aufgrund der dortigen Ätzschäden deutlich weniger De­ fekte auf. Damit verbunden ist eine Reduzierung von Leckströ­ men in diesem Bereich. Die durch die Strukturierungsätzung entstandenen Schäden (damages, striations) die gewöhnlich mit folgender Reinigung und Oxidation eliminiert werden, werden erfindungsgemäß epitaktisch überwachsen. Die bisher für die Eliminierung von Defekten notwendige Mindestdicke des Oxids auf dem aktiven Gebiet (AAOX) kann reduziert werden. Dies be­ deutet einen CD-Gewinn sowie zugleich auch eine vorteilhafte Verringerung des thermischen Budgets.
Ein weiterer Vorteil ist die epitaktische Vorverrundung der Kante des aktiven Gebiets, die mit einer Reduktion des sog. Divots verbunden ist, wodurch dessen Wirkung auf die Einsatz­ spannung des Halbleiterelements (Array VT) verringert wird und die Zuverlässigkeit des Gate-Oxids (GOX-Reliability) ver­ bessert wird.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von bevorzugten Ausführungsbei­ spielen.
Fig. 1 zeigt einen Querschnitt durch eine Halbleiterstruktur mit aktivem Gebiet und STI-Graben.
Fig. 2 zeigt einen Querschnitt durch eine Halbleiterstruktur mit aktivem Gebiet und STI-Graben nach einem ersten Schritt des erfindungsgemäßen Verfahrens.
Fig. 3 zeigt einen Querschnitt durch eine Halbleiterstruktur mit aktivem Gebiet und STI-Graben nach einem zweiten Schritt des erfindungsgemäßen Verfahrens.
Fig. 4 zeigt eine elektronenmikroskopische Aufnahme einer Struktur, die mit dem erfindungsgemäßen Verfahren hergestellt wurde.
In Fig. 1 ist schematisch und nicht maßstäblich ein Quer­ schnitt durch eine Halbleiterstruktur nach dem Stand der Technik gezeigt. Auf einem Halbleitersubstrat 1 befindet sich nach vorangehenden Prozessschritten ein aktives Gebiet 2, das von benachbarten aktiven Gebieten durch wenigstens ein Graben 3 getrennt wird. Die entsprechenden Verfahrensschritte für die Herstellung des aktiven Gebiets 2 und der wenigstens ei­ nen Grabenisolierung 3 umfassen als ersten Schritt das Ab­ scheiden einer Padoxid-Schicht 5 auf einer Oberfläche 4 des Halbleitersubstrats 1. Auf der Padoxid-Schicht 5 wird an­ schließend eine Padnitrid-Schicht 6 abgeschieden. Die Dicke der Padoxid-Schicht 5 beträgt in der Größenordnung 10 bis 100 nm, die Dicke der Padnitrid-Schicht 6 beträgt zwischen 100 und 200 nm. Die Padnitrid-Schicht 6 wird strukturiert, um we­ nigstens eine Öffnung in der Padnitrid-Schicht 6 zu erzeugen. Durch Ätzen in der Öffnung in der Padnitrid-Schicht 6 wird die Padoxid-Schicht 5 und teilweise das Halbleitersubstrat 1 entfernt, so dass wenigstens ein Graben 3 erzeugt wird.
Um die Strukturbreite des aktiven Halbleitergebiets auf ein­ fache und kostengünstige Art und im wesentlichen unabhängig von anderen Prozessschritten einstellen zu können, werden er­ findungsgemäß nachträglich die Randzonen des aktiven Halblei­ tergebiets modifiziert. Dies geschieht durch zusätzliches se­ lektives Abscheiden einer epitaktischen Schicht 7 auf der Halbleiterstruktur nach den oben beschriebenen Schritten, an deren Ende die Struktur in Fig. 1 vorliegt.
Die Struktur nach dem erfindungsgemäßen Abscheiden der Epita­ xieschicht 7 ist in Fig. 2 dargestellt. Im Unterschied zu den bekannten Anwendungen der selektiven Epitaxie in der Halblei­ terherstellung werden durch die erfindungsgemäße, selektiv abgeschiedene epitaktische Halbleiterschicht 7 ausschließlich die Randzonen der aktiven Gebiete 2 modifiziert. Die Epita­ xieschicht 7 ist vorzugsweise sehr dünn, und es werden darin keine vollständigen elektronischen Funktionen realisiert. Insbesondere beträgt ihre Dicke weniger als 0,3F, wobei F die beim Schritt des Strukturierens minimal mögliche Strukturgröße ist.
Durch das selektive Abscheiden der Epitaxieschicht 7 mit ei­ ner vorgegebenen Dicke wird das aktive Gebiet 2 in Fig. 2 insgesamt verbreitert. Die Situation nach der epitaktischen Abscheidung seitlich an dem aktiven Gebiet 2 an einer Kante 8, an der die Padnitrid-Schicht 6, die Padoxid-Schicht 5 und die Epitaxieschicht 7 zusammentreffen, ist in vergrößerter Darstellung als Einschub in Fig. 2 gezeigt.
Nachdem in Fig. 2 die Epitaxieschicht 7 aufgebracht wurde, wird die Struktur passiviert.
In Fig. 3 ist ein Querschnitt durch die Struktur nach ihrer Oxidation gezeigt. Durch das Oxidieren der Halbleiter-Epitaxieschicht der Struktur nach Fig. 2 wird eine dünne Oxidschicht 9 erzeugt, die zur Passivierung der Struktur dient, ohne dass die dünne Oxidschicht 9 eine natürlich gewachsene Oxidschicht ist. Auch hier ist der kritische Bereich der Kante 8 des aktiven Gebietes 2 in vergrößerter Darstellung als Einschub in Fig. 3 gezeigt.
Die Verformung an der Kante 8, die durch das epitaxiale Auf­ wachsen der Halbleiterschicht 7 entstanden war, wird durch das anschließende Oxidieren noch vergrößert. Die Verformung kann jedoch mit bekannten Verfahrensschritten beseitigt wer­ den, was weiter unten erläutert wird. Trotz dieser eventuell notwendigen zusätzlichen Schritte zur Beseitigung der Verfor­ mung in Fig. 2 und 3 lässt die Möglichkeit der Veränderung der horizontalen Ausdehnung eines aktiven Gebiets 2 nach der Lithographie eine "entspanntere" Strukturierung von aktivem Gebiet 2 und STI-Grabenisolierung 3 zu.
Die dünne Epitaxieschicht 7 kann mit reinem Si hergestellt werden. Insbesondere kann jedoch die Epitaxieschicht 7 mit einer für die elektrische Funktion der aktiven Bauelemente vorteilhaften Dotierung in-situ abgeschieden werden. So las­ sen sich z. B. Feldeinsatzspannungen einstellen und man kann den Schmalkanaleffekten skalierter MOS-Transistoren entgegen­ wirken.
In Fig. 4 ist eine elektronenmikroskopische Aufnahme eines durch selektive Si-Epitaxie bei einem 140 nm-DRAM-Prozess auf Basis einer Ein-Transistor-Trench-Speicherzelle stegverbrei­ terten aktiven, STI-isolierten Halbleitergebietes gezeigt. Nach der STI-Ätzung wurde der restliche Lack entfernt, und es folgte ein Ätzvorgang im HF-Feld und die Reinigung der Struk­ tur. Daran schloss sich ein Backvorgang in H2-Atmosphäre in der Epitaxieanlage an. Mit diesem ist es möglich, die natür­ liche Oxidschicht zu entfernen, die Oberfläche zu glätten und Ätzschäden auszuheilen. Nach dieser Oberflächenbehandlung folgte das erfindungsgemäße selektive Epitaxiewachstum mit einer Dicke von etwa 25 nm. Wie in Fig. 4 ersichtlich ist die Dicke der Epitaxieschicht auf beiden Seiten des aktiven Ge­ bietes in etwa gleich und beträgt 28,2 nm bzw. 26,7 nm.
Bezugszeichen
1
Halbleitersubstrat
2
aktiver Halbleiterbereich (AA)
3
STI-Graben
4
Oberfläche des Halbleitersubstrats
5
Padoxid-Schicht
6
Padnitrid-Schicht
7
Epitaxieschicht
8
Kante des aktiven Halbleiterbereichs (AA)
9
Oxidschicht

Claims (4)

1. Verfahren zum Verbreitern eines aktiven Halbleitergebiets (2) auf einem Halbleitersubstrat (1), das wenigstens einen Graben (3) aufweist, mit den Schritten:
Abscheiden einer Padoxid-Schicht (5) auf einer Oberfläche (4) des Halbleitersubstrats (1);
Abscheiden einer Padnitrid-Schicht (6) auf der Padoxid- Schicht (5);
Strukturieren der Padnitrid-Schicht (6) zum Erzeugen we­ nigstens einer Öffnung in der Padnitrid-Schicht (6) und Ätzen der Padoxid-Schicht (5) und des Halbleitersubstrats (1) im Bereich der Öffnung in der Padnitrid-Schicht (6) zum Erzeugen des wenigstens einen Grabens (3);
selektives Abscheiden einer Halbleiter-Epitaxieschicht (7) mit einer vorgegebenen Dicke am Boden und an den Seiten­ wänden des Grabens (3) im Halbleitersubstrat (1), so dass die lichte Weite des Grabens reduziert wird; und
Erzeugen einer dünnen Oxidschicht (9) auf der Halbleiter-Epitaxieschicht (7) für eine Passivierung durch Oxidieren der Halbleiter-Epitaxieschicht (7), ohne dass die dünne Oxidschicht (9) eine natürlich gewachsene Oxidschicht ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Halbleiter-Epitaxieschicht (7) eine vorgegebene Dotie­ rung aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die vorgegebene Dicke der Halbleiter-Epitaxieschicht (7) kleiner als das 0,3fache einer beim Schritt des Strukturierens minimal möglichen Strukturgröße ist.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Halbleiter-Epitaxieschicht (7) eine vorgegebene Dicke in der Größenordnung von 15 bis 50 nm hat.
DE2001110974 2001-03-07 2001-03-07 Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat Expired - Fee Related DE10110974C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE2001110974 DE10110974C2 (de) 2001-03-07 2001-03-07 Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat
TW91102717A TW527645B (en) 2001-03-07 2002-02-18 Method for broadening active semiconductor area
PCT/EP2002/001786 WO2002071474A2 (de) 2001-03-07 2002-02-20 Verfahren zum verbreitern aktiver halbleitergebiete

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001110974 DE10110974C2 (de) 2001-03-07 2001-03-07 Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE10110974A1 DE10110974A1 (de) 2002-09-26
DE10110974C2 true DE10110974C2 (de) 2003-07-24

Family

ID=7676613

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001110974 Expired - Fee Related DE10110974C2 (de) 2001-03-07 2001-03-07 Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat

Country Status (3)

Country Link
DE (1) DE10110974C2 (de)
TW (1) TW527645B (de)
WO (1) WO2002071474A2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035481A (zh) * 2012-08-09 2013-04-10 上海华虹Nec电子有限公司 沟槽的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4900692A (en) * 1989-04-24 1990-02-13 Motorola, Inc. Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
US4980306A (en) * 1987-11-11 1990-12-25 Seiko Instruments Inc. Method of making a CMOS device with trench isolation device
US5879998A (en) * 1997-07-09 1999-03-09 Advanced Micro Devices, Inc. Adaptively controlled, self-aligned, short channel device and method for manufacturing same
US5970363A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Shallow trench isolation formation with improved trench edge oxide
JPH11330226A (ja) * 1998-03-25 1999-11-30 Samsung Electronics Co Ltd 浅いトレンチアイソレ―ション方法
US6147384A (en) * 1996-12-19 2000-11-14 Texas Instruments Incorporated Method for forming planar field effect transistors with source and drain an insulator and device constructed therefrom

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621214A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
US6063691A (en) * 1997-12-29 2000-05-16 Lg Semicon Co., Ltd. Shallow trench isolation (STI) fabrication method for semiconductor device
US6274455B1 (en) * 1997-12-29 2001-08-14 Hyundai Electronics Industries Co., Ltd. Method for isolating semiconductor device
US6200881B1 (en) * 1999-07-23 2001-03-13 Worldwide Semiconductor Manufacturing Corp. Method of forming a shallow trench isolation
JP2001284445A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 半導体装置およびその製造方法
KR100499625B1 (ko) * 2000-06-30 2005-07-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
US4980306A (en) * 1987-11-11 1990-12-25 Seiko Instruments Inc. Method of making a CMOS device with trench isolation device
US4900692A (en) * 1989-04-24 1990-02-13 Motorola, Inc. Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
US6147384A (en) * 1996-12-19 2000-11-14 Texas Instruments Incorporated Method for forming planar field effect transistors with source and drain an insulator and device constructed therefrom
US5879998A (en) * 1997-07-09 1999-03-09 Advanced Micro Devices, Inc. Adaptively controlled, self-aligned, short channel device and method for manufacturing same
US5970363A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Shallow trench isolation formation with improved trench edge oxide
JPH11330226A (ja) * 1998-03-25 1999-11-30 Samsung Electronics Co Ltd 浅いトレンチアイソレ―ション方法

Also Published As

Publication number Publication date
TW527645B (en) 2003-04-11
WO2002071474A2 (de) 2002-09-12
WO2002071474A3 (de) 2002-11-28
DE10110974A1 (de) 2002-09-26

Similar Documents

Publication Publication Date Title
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE4142469B4 (de) Verfahren zur Erzeugung und zur Entfernung von temporären Siliziumdioxid-Strukturen
DE102005002739B4 (de) Verfahren zum Herstellen eines Feldeffekttransistors, Tunnel-Feldeffekttransistor und integrierte Schaltungsanordnung mit mindestens einem Feldeffekttransistor
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE112005000704T5 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10050357A1 (de) Graben-Isolierstruktur, eine damit ausgestattete Halbleitervorrichtung und Graben-Isolierverfahren
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE102005046133A1 (de) Herstellungsverfahren für einen RCAT-Transistor und entsprechender RCAT-Transistor
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE10134444B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen.
DE10229653A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Harstellung
DE60034265T2 (de) Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren
DE10131237A1 (de) Feldeffekttrasistor und Verfahren zu seiner Herstellung
DE19941401C1 (de) Verfahren zur Herstellung einer DRAM-Zellenanordnung
DE19835891B4 (de) Verfahren zur Herstellung eines Transistors
DE112015003603T5 (de) Split-Gate-Halbleitervorrichtung mit L-förmigem Gate
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE10110974C2 (de) Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat
DE10310080A1 (de) Neuartiges Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE19742397C2 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gräben
DD280851A1 (de) Verfahren zur herstellung von graben-speicherzellen
DE102010034116B3 (de) Verfahren zum Erzeugen einer Isolationsschicht zwischen zwei Elektroden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee