TW527645B - Method for broadening active semiconductor area - Google Patents

Method for broadening active semiconductor area Download PDF

Info

Publication number
TW527645B
TW527645B TW91102717A TW91102717A TW527645B TW 527645 B TW527645 B TW 527645B TW 91102717 A TW91102717 A TW 91102717A TW 91102717 A TW91102717 A TW 91102717A TW 527645 B TW527645 B TW 527645B
Authority
TW
Taiwan
Prior art keywords
pad
schicht
layer
semiconductor
semiconductor substrate
Prior art date
Application number
TW91102717A
Other languages
English (en)
Inventor
Andreas Wich-Glasen
Dietmar Temmler
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Application granted granted Critical
Publication of TW527645B publication Critical patent/TW527645B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Description

527645 五、發明說明（l) ------ 本發明為一種改變半導體元件之有效半導體區域的方 法，尤其是一種加寬有效半導體區域之邊緣部分的方法。 此處所稱之有效半導體區域係指半導體元件製成後作為恭 子元件的區域。這種使位於至少具有一個淺溝絕緣（sti^ 的半導體基質上的有效半導體區域加寬的方法包括在半導 體基質表面上離析出一個Pad氧化層（Pad〇xid —Schicht)的 步驟、在Pad氧化層（pad〇xid-Schicht)上離析出一個pad 氮化層（Pad-Nitrid-Schicht)的步驟、改變pad氮化層 (Pad-Nitrid-Schicht)的構造，以便在pad氮化層 (Pad-Nitrid-Schicht)上至少形成一個開口、將Pad氧化 層（Padoxid-Schicht)及一部分半導體基質腐蝕掉，以便 形成一個淺溝絕緣。 在半導體作用元件愈做愈小的趨勢下，有效半導體區 域（active area，AA)的形成會變得愈來愈困難。由於需 使用極高的排列密度，因此必需導入1 ·· 1柵距（p丨t ch )的 塊規’這會對微光刻製程的技術（分辨率）造成很高的要 求。為了為接下來的淺溝絕緣（s h a 1 1 0 w t r e n c h isolation，STI)的腐蝕步驟創造足夠的腐蝕提前量（腐蝕 偏量）’微光刻作業必須在相同的有效區域寬度及絕緣淺 溝寬度（1 ·· 1柵距）下形成相應較寬的塗層結構（以避免形 成短路’即所謂的橋接錯誤- Bridging Faults)。而且在 ST I結構下’腐蝕提前量對於結構寬度的標度技術絕對會 造成更大的困難。同樣的，從最小結構（臨界尺寸 -critical dimension，CD)的觀點來看，接下來的步驟
527645 五、發明說明（2) (氧化）在標度技術上也會碰到問題。例如以丨5nm的氧化而 言，採用0·2#πι技術時的臨界尺寸損失（CD_Verlust)大约 只有7.5%，若是採用0.1/ζιη技術時的臨界尺寸損失 (CD-Verlust)則高達1 5%。 採用ST I淺溝絕緣會碰到的另外 A q〜" 上洗口 氧化物（Gate-Oxids)的損壞（trench corner
degradation) °Tai-su Park el: al.在 IEEE, IEDM 747-750 頁發表的一篇文章” c〇rrelati〇n between Gate Oxide Reliability and the Profile of the Trench
Top Cor*ner in Shallow Trench Isolation” 中提出將淺 溝邊角磨圓的方式及二氧化矽間隔物（Si〇2 —Spacers)的使 用’其目的是為了減少ST I元件之澆口氧化物 (Gate-Ox ids)的邊角受損的程度。 “到目岫為止，工業界一直是以開發成本很高的個別的 ，光，製程及等離子腐蝕、以及開發後續的處理技術（清 淨氧化）等方法來解決上述關於有效的ST I絕緣半導體區 造成的Hii表面的問題、以及其對於電性及製程 整有==在於提出一種製造半導體元件時能夠調 結構寬度的方法，同時這種方法還必 梦驟無涉的要求，@且基本上與其他半導體元件製程 的。ΐϊΐ:;2Γ專利範圍1的方法即可達到以上之目 τ 〇月寻利乾圍1 外 乂外之申请專利犯圍均為本發明之各
第6頁 527645 發明說明（3) 種有利的實施方式。 按照本發明的方式在有效半導體區域上覆蓋一層外延 層。這個外延層一方面可以增加半導體結構在垂直方向上 的厚度，另一方面也會使半導體結構在水平方向上朝淺溝 增長，因此位於相鄰之半導體結構表面上的淺溝之間的淨 距會變小。由於增加了這個外延層，有效半導體區域與無 效半導體區域之間的面積比也會跟著改變。 本發明提出的使位於至少真有一個淺溝絕緣（ST丨）的 半導體基質上的有效半導體區域加寬的方法除了包括在半 導體基質表面上離析出一姆Pad氧化層（Pad〇xid — Schicht) 的步驟、在Pad氧化層（Padoxid-Schicht)上離析出一個 Pad氮化層（Pad-Nitrid-Schicht)的步驟、改變Pa(i氮化層 (Pad-Nitrid-Schicht)的構造，以便在Pad氮化層 (Pad-Nitrid-Schicht)上至少形成一個開口、將pa(i氧化 層（Padoxid-Schicht)及一部分半導體基質腐蝕掉以便形 成一個淺溝絕緣外，還包括選擇性的離析出一個具有一特 定厚度的外延層、以及使半導體基質表面氧化以开^成一層 具有純化作用的报薄的氧化層等步驟'。 在本舜明提出的一種有利的實施方式中，外延層具有 一特定的摻雜。 θ 〃 外延層的厚度最好小於臨界結構尺寸的〇· 3倍，而且 最好是在50nm左右。 經由本發明提出的在形成STI結構後選擇性的離析出 一個很薄的外延半導體層的方式，讓所有的STI應用技術
第7頁 527645 五、發明說明（4) "-- 都可以在微光刻製程窗内的安全、”較鬆弛”的區域對一 個較窄的有效半導體區域（active area，或 AA-Strukturen)進行曝光，而且臨界尺寸損失 (CD-Verlust)也可以經由外延層獲得補償，甚至產生睹界 尺寸增加（CD-Gewinn)。由於是在微光刻製程窗内的安全， 區域進行曝光，因此可以降低發生短路的危險。 王 本發明的其他優點還包括可以降低對掩模製造的 (不需要掩模偏量）、以及將腐蝕掉Pad氮化層的步驟 〉 (Padnitrid Pull Back)完全消除或是降至最低。此 由於外延層表面未受到腐姓破壞，因此其受損程度’ ί:經2!:!表面，其結果是外延層表面的漏“會： 之外延層無需進行旨在消除因腐飯業 =，因此可以降低為了消除腐钱損壞而必需塗在有:化 導體區域上的氧化物層（AA0X)的最 到臨界尺寸增加(CD-Ge—及降低成本又的：果表不可以達 預先K =點是：以對外延之有效半導體區域的邊角 降低其對半導體元件的場截的效果’從而 (Amy VT)的影響，同時起始動作電壓 可靠性（GOX-Reliability)。 虱化物（Ga t e-〇x【ds )的 底下配合圖式及實際之實施 優點作進一步的說明。 、j對本發明的其他特徵及 弟一圖：以現有技術製作 衣作之具有有效半導體區域及
苐8頁 527645 五、發明說明（5) ' ST I淺溝的一個半導體結構的斷面圖。 第二圖：經過本發明之方法第一個步驟處理過的具有 有效半導體區域及STI淺溝的一個半導體結構的斷面圖'。 第三圖：經過本發明之方法第二個步驟處理過的具有 有效半導體區域及STI淺溝的一個半導體結構的斷面圖'。 第四圖：以電子顯微鏡對以本發明的方法製作之半導 體結構所攝得之影像圖。 第一圖為一個以現有技術製作之半導體結構的斷面圖 示意圖（不是按正確比例繪製之圖形）。半導體基質（1)上 有一個有效半導體區域（2)，這個有效半導體區域（2)被被 至少一個淺溝絕緣（3 )與相鄰的其他有效半導體區域隔 開。形成有效半導體區域（2 )及淺溝絕緣（3)的製造過程首 先是在半導體基質（1)表面（4)上離析出一個Pad氧化層 (Padoxid-Schicht)(5)，接著是在 Pad 氧化層 (Padoxid-Schicht)(5)上離析出一個Pad氮化層 (Pad-Nitrid-Schicht)(6) °Pad 氧化層 (Padoxid-Schicht)(5)的厚度大約在10--100run 之間，Pad 氮化層（Pad-Nitrid-Schicht)(6)大約在100--200nm 之 間。然後再改變Pad氮化層（Pad-Nitrid-Schicht)(6)的構 造，以便在Pad氮化層（Pad-Nitrid-Schicht)(6)上至少形 成一個開口，並經由（Pad-Ni trid-Schicht)(6)上的開口 進行腐餘作業’將在Pad氧化層（Padoxid-Schicht)(5)及 一部分的半導體基質（1 )腐蝕掉，以便形成至少一個淺溝 絕緣（3)。
527645 五、發明說明（6) 能夠以簡單、成本低廉、而且基本上與其他半導 产，太ί ΐ步驟無涉的方式調整有效半導體區域的結構寬 對有效半導體區域的邊緣部分加以修 成後述步驟完成後（即第一圖的結構形 k擇I·生的在半導體結構上離析出一個 結構Π本：：的方：離析出-個外延層⑺後的；導體 層的方式：=半提出之選擇性離析出-個外延 於本發明選擇2 Μ ^^導體衣造的選擇性外延方式的區別在 域(t)的邊緣Λ =出的外延層⑺僅對有效半導體區 =(2)的邊緣部分加以修改。外延層（ (7的厚而Λ在好其Λ部… 臨二尺寸°.3F，其中F係指所使用製程技術之 在遥擇性的離析出一個呈右、ή A m tic 後，即可使第二圖φ = / 適當厚度的外延層⑺之 寬。第二圖中有一個放區；(2)的整個寬度加 個遺角（8)的狀悲，從這個放大圖可 』 (Pad〇Xid-SChicht)(5)、Pad 氮化層 丨 ad 乳化層
(Pad-Nitrid-Schicht)(6) 、 m I 交會。 ）以及外延層（？）均在邊角（8) 在半導體結構形成如笫-R % ^ ^ 下來要進行的工作是使外延層(7)後’接 弟二圖所示是完成氧化後的紝 圖。對第二圖之半導體結構： 構的-個戴面 仃虱化即可形成一個能夠使 第10頁 527645 五、發明說明（7) 半導體結構鈍化的很薄的氧化層（9 )。第三圖中也有一個 放大圖顯示有效半導體區域（2)的一個邊角（8)的狀態。 邊角（8)由於加上外延層（7)產生的變形程度會因為前 述之氧化步驟而變得更大。利用現有的已知技術即可將出 現在邊角處的變形消除，關於這一點會在後面作進一步的 說明。，照本發明之方式雖然可能有必要增加一個消除第 一圖及第二圖所示之邊角變形的步驟，但由於可以改變有 效半導體區域（2)在水平方向上的伸長量，因此在進行微 光刻時可以使有效半導體區域（2) &ST I淺溝絕緣具有一 π 較鬆弛’’的結構。 、y以用純；ε夕（s i)來製造很薄的外延層（7)。但更好的 方1疋可以在現場依有效元件的電子功能決定所要離析出 ί 1，ft?)=最佳摻雜材料，這樣做的好處是可以調整 二曰體？起始動作電壓，㈤時也助於防止出現標度 MOS日日體官造成的窄信道效應。 術之ί Τ ί Ϊ不^糸以電子顯微鏡對使用1 40nm-DRAM製程技 過STI腐蝕後，剩餘 屏丄二、^所攝付之影像。經 餘，並清潔整個Λ 層被去除’接著對hf部分進行腐 氮氣中；體f構。然後將其置於外接設備内在 上的天然氧化層、處；=結焦處理可以去除半導體結構 壞。完成表面處理多補因腐姓造成的損 式在有效半導體Ε “、乂驟就是按照本發明的方 體£域兩端選擇性形成—厚度各約25nm的外 527645
第12頁 527645 圖式簡單說明 第一圖：以現有技術製作之具有有效半導體區域及 STI淺溝的一個半導體結構的斷面圖。 第二圖：經過本發明之方法第一個步驟處理過的具有 有效半導體區域及STI淺溝的一個半導體結構的斷面圖。 第三圖：經過本發明之方法第二個步驟處理過的具有 有效半導體區域及STI淺溝的一個半導體結構的斷面圖。 第四圖··以電子顯微鏡對以本發明的方法製作之半導 體結構所攝得之影像圖。 元件符號 1 :半導體基質 2 :有效半導體區域 3 :淺溝絕緣 4 ··表面 5 :Pad 氧化層（Padoxid-Schicht) 6 :Pad 氮化層（Pad-Nitrid-Schicht) 7 :外延層 8 :邊角 9 :氧化層

Claims (1)

  1. 專利範圍 liii 棚 1 · 一種使位於一至少具有一淺溝絕緣（3 )之半導體基質 (1 )上的有效半導體區域（2 )加寬的方法，此方法之$驟包 括首先在半導體基質（1)表面（4)上離析出—個pad氧化層 (Pad〇Xid-SChicht)(5)、接著是在 Pad 氧化層（Pad〇xid—a Schicht)(5)上離析出一個pad氮化層（Pad〜NitHd_ Schicht)(6)、然後改變 pad 氮化層（Pad-Nitrid —Schicht) (6)的構造，以便在Pad氮化層（Pad —Nitrid〜Schicht)(6) 上至少形成一個開口、並經由（pad-Nitrid〜Schicht)(6) 上的開口進行腐蝕作業，將在Pad氧化層（pad〇xid一 Schicht)(5)及一部分的半導體基質（1)腐蝕以 至少一個淺溝絕緣（3)，此方法之特徵為： -個具有特定度的外延層⑺，並將半離析出 (4 )氧化，以便形成一層具有鈍 .=貝（1 )表面 (9 )。 π处化作用的很溥的氧化層 2 ·如申請專利範圍第1項的方法，Α 4主心上 構成很薄的外延層（7)的摻雜材料/、特欲為：可事先設定 3 ·如申請專利範圍第1或2項的方、车 甘 之外延層（7 )厚度小於臨界結構尺^ .八特徵為：所設定 4·如申請專利範圍第1項的方法，甘ϋ倍。 延層（7)厚度介K15-_5〇nm之間。，、、敛為：所設定之外
    第13頁 527645 案^號^102717 气（年（>~月I。曰 修正 圖式
    4
    第三圖
TW91102717A 2001-03-07 2002-02-18 Method for broadening active semiconductor area TW527645B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001110974 DE10110974C2 (de) 2001-03-07 2001-03-07 Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat

Publications (1)

Publication Number Publication Date
TW527645B true TW527645B (en) 2003-04-11

Family

ID=7676613

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91102717A TW527645B (en) 2001-03-07 2002-02-18 Method for broadening active semiconductor area

Country Status (3)

Country Link
DE (1) DE10110974C2 (zh)
TW (1) TW527645B (zh)
WO (1) WO2002071474A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035481A (zh) * 2012-08-09 2013-04-10 上海华虹Nec电子有限公司 沟槽的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745081A (en) * 1985-10-31 1988-05-17 International Business Machines Corporation Method of trench filling
JPH01125971A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd Ｃ−ｍｉｓ型半導体装置とその製造方法
US4900692A (en) * 1989-04-24 1990-02-13 Motorola, Inc. Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench
JPH0621214A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体装置の製造方法
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
US6064104A (en) * 1996-01-31 2000-05-16 Advanced Micro Devices, Inc. Trench isolation structures with oxidized silicon regions and method for making the same
JP2891205B2 (ja) * 1996-10-21 1999-05-17 日本電気株式会社 半導体集積回路の製造方法
JPH1174522A (ja) * 1996-12-19 1999-03-16 Texas Instr Inc <Ti> 絶縁体上にソースとドレインと共にプレーナー型ｆｅｔを形成する方法および装置
US5879998A (en) * 1997-07-09 1999-03-09 Advanced Micro Devices, Inc. Adaptively controlled, self-aligned, short channel device and method for manufacturing same
US5970363A (en) * 1997-12-18 1999-10-19 Advanced Micro Devices, Inc. Shallow trench isolation formation with improved trench edge oxide
US6063691A (en) * 1997-12-29 2000-05-16 Lg Semicon Co., Ltd. Shallow trench isolation (STI) fabrication method for semiconductor device
US6274455B1 (en) * 1997-12-29 2001-08-14 Hyundai Electronics Industries Co., Ltd. Method for isolating semiconductor device
KR100251280B1 (ko) * 1998-03-25 2000-04-15 윤종용 샐로우 트랜치 아이솔레이션 방법
US6200881B1 (en) * 1999-07-23 2001-03-13 Worldwide Semiconductor Manufacturing Corp. Method of forming a shallow trench isolation
JP2001284445A (ja) * 2000-03-29 2001-10-12 Toshiba Corp 半導体装置およびその製造方法
KR100499625B1 (ko) * 2000-06-30 2005-07-07 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103035481A (zh) * 2012-08-09 2013-04-10 上海华虹Nec电子有限公司 沟槽的形成方法

Also Published As

Publication number Publication date
DE10110974C2 (de) 2003-07-24
WO2002071474A2 (de) 2002-09-12
WO2002071474A3 (de) 2002-11-28
DE10110974A1 (de) 2002-09-26

Similar Documents

Publication Publication Date Title
US5151381A (en) Method for local oxidation of silicon employing two oxidation steps
US8338909B2 (en) Two-Step STI formation process
US20070072376A1 (en) Strained-induced mobility enhancement nano-device structure and integrated process architecture for CMOS technologies
TWI304246B (en) A liner of a shallow trench isolation modification method
US20040029328A1 (en) Methods for forming dual gate oxides
JP2005203508A (ja) 半導体装置の製造方法
TW201110201A (en) Fabrication process of a hybrid semiconductor substrate
JP3701326B2 (ja) 集積回路の素子分離方法
JP2008503083A (ja) 歪み半導体層の製造方法、半導体装置の製造方法、およびそのような方法で使用するのに適した半導体基板
US20170345724A1 (en) Method for the formation of transistors pdso1 and fdso1 on a same substrate
US5256563A (en) Doped well structure and method for semiconductor technologies
TW527645B (en) Method for broadening active semiconductor area
JPS59165434A (ja) 半導体装置の製造方法
JPH03145131A (ja) 集積回路フィールドアイソレーションプロセス
JPH0210730A (ja) 集積回路チップ上の電界効果トランジスタ用のフィールド・アイソレーション形成方法と構造
US20200350199A1 (en) Method for fabricating shallow trenchisolation
TW201403702A (zh) 藉由在應力襯墊中實施額外清洗程序增加電晶體效能
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN108630605B (zh) 半导体装置及其制造方法
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
TW392284B (en) Method for removing polysilicon barrier using wet etching
JP3399111B2 (ja) 半導体装置の製造方法
JP3932816B2 (ja) 半導体装置の製造方法
TW449798B (en) Semiconductor device having a tapered implanted region and method of fabrication using spin-on glass
JP2004146583A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent