DE69030018T2 - Verfahren zur Herstellung einer Oxidschicht und einer Maske für eine aktive Zone unter Verwendung einer selektiven Ablagerung einer epitaxialen Schicht für einen Isolationsgraben - Google Patents
Verfahren zur Herstellung einer Oxidschicht und einer Maske für eine aktive Zone unter Verwendung einer selektiven Ablagerung einer epitaxialen Schicht für einen IsolationsgrabenInfo
- Publication number
- DE69030018T2 DE69030018T2 DE69030018T DE69030018T DE69030018T2 DE 69030018 T2 DE69030018 T2 DE 69030018T2 DE 69030018 T DE69030018 T DE 69030018T DE 69030018 T DE69030018 T DE 69030018T DE 69030018 T2 DE69030018 T2 DE 69030018T2
- Authority
- DE
- Germany
- Prior art keywords
- oxide
- trench
- oxide layer
- mask
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008021 deposition Effects 0.000 title claims description 22
- 238000000034 method Methods 0.000 title claims description 19
- 238000002955 isolation Methods 0.000 title claims description 9
- 238000000151 deposition Methods 0.000 claims description 26
- 239000004065 semiconductor Substances 0.000 claims description 20
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 230000000873 masking effect Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 2
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/763—Polycrystalline semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Element Separation (AREA)
Description
- Diese Erfindung betrifft im allgemeinen Halbleitereinrichtungen und im besonderen ein Verfahren zum Bilden von Grabenisolationsbereichen in einer Halbleitereinrichtung.
- Gräben werden verwendet, um Halbleitereinrichtungsbereiche auf einer einzigen, epitaxialen Halbleiterschicht zu isolieren. Bei gewissen Anwendungen ist es wünschenswert, den Graben mit einer selektiven epitaxialen Siliciumablagerung wieder zu füllen, um einen Kontakt mit dem Halbleitersubstrat herzustellen. Isolierte Bereiche werden in der epitaxialen Schicht gebildet, indem einen Oxidschichtüberzug der Grabenseitenwände vorgesehen wird.
- Verschiedene Probleme können auftreten, während diese Arten von Gräben gebildet werden. Das Herstellungsverfahren eines Grabens beginnt mit dem Bilden einer Maskenoxidschicht auf einer Oberfläche eines Halbleiterwafers und dem Bereitstellen einer Öffnung in der Maske aus Siliciumdioxid (Oxid). Da eine Siliciumätzung auch Oxid ätzt, ist eine dicke Oxidmaske notwendig, damit ausreichendes Maskenoxid zurückbleibt, wenn ein Graben von mehr als ungefähr 10 Mikron geätzt wird. Aufgrund der Silicium-Siliciumdioxid-Selektivität von 10:1 bis 20:1 muß das Maskenoxid größer oder gleich 20.000 Angström sein, damit irgendetwas von ihm übrigbleibt, nachdem der Graben geätzt worden ist. Dieses dicke Oxid verlangt einen dicken Photoresist, um das Muster in der Oxidschicht festzulegen. Der dickere Resist in Kombination mit einer Projektionsbelichtung ergibt ein Bild mit einem sehr geringen Kontrast. Der weiche Randwinkel des Resists wiederholt sich in dem Maskenoxid, was Randprofile mit Winkeln zwischen 40º und 50º gegenüber der Horizontalen ergibt. Gräben mit weniger als ungefähr 10 Mikron Tiefe zeigen dieses Problem nicht, weil dickes Maskenoxid nicht benötigt wird.
- Nachdem der Graben geätzt worden ist, werden der Graben und das Maskenoxid mit einem thermischen Oxid überzogen. Das Überzugsoxid muß dann nur von dem Boden des Grabens entfernt werden, um die Halbleiteroberfläche freizulegen, damit epitaxial Silicium selektiv abgelagert werden kann, wobei der Halbleiter als ein Keim verwendet wird. Wenn das Überzugsoxid von dem Boden des Grabens reaktiv ionengeätzt worden ist, um den Keim für die selektive, epitaxiale Ablagerung zu liefern, wird eine ähnliche Menge von der Oberseite des Wafers geätzt. Wenn das verbleibende Maskenoxid nicht beträchtlich größer als die Dikke des Überzugsoxids ist, gibt es unzureichendes Oxid, die aktiven Bereiche während der selektiven, epitaxialen Ablagerung zu maskieren. Selbst wenn es genügend Oxid gibt, ergibt sich die sehr sanfte Steigung in einem Bereich des dünneren Oxids an der oberen Ecke der Grabenöffnung. Ein falsches, epitaxiales Siliciumablagern kann während der selektiven, epitaxialen Ablagerung in dem aktiven Bereich durch Nadellöcher in der Oxidschicht oder an Teilchen an der Halbleiteroberfläche auftreten. Gefährlicher kann eine falsche epitaxiale Siliciumablagerung an der oberen Ecke des Grabens auftreten, wo das thermische Oxid am dünnsten wegen des Ätzens während des Entfernens der Überzugsoxidschicht von dem Boden des Grabens ist. Dieses falsche epitaxiale Ablagern an der Grabenöffnung kann das obere Ende des Grabens schließen, bevor er mit selektivem, epitaxialem Silicium gefüllt worden ist.
- Eine Lösung, eine falsche, epitaxiale Ablagerung an der Ecke der Grabenöffnung zu verhindern, ist, eine Maske mit einem vertikalen Randprofil hohen Kontrasts zu verwenden. Auf diese Weise hat das Maskenoxid eine vertikalere Steigung und überdeckt somit die Ecke des Grabens ausreichend. Die einzigen bestehenden Verfahren, dies zu erreichen, sind, einen neuen Resist mit hohem Kontrast und Verfahren dafür oder ein dreischichtiges oder zweischichtiges Maskierungsverfahren zu verwenden. Diese beiden Verfahren sind unerwünscht, weil ein neuer Resist mit bestehenden Verfahren nicht verträglich sein mag und die hinzugefügte Komplexität der Mehrschichtmaskierung recht teuer ist.
- Eine andere mögliche Lösung ist, eine gesteuerte Hinterschneidungsätzung des Maskenoxids vor dem Ätzen des Siliciumgrabens vorzunehmen. Die Hinterschneidung bewegt die obere Ecke des Grabens von dem dünnen Oxidbereich zurück. Dieses Verfahren ist unerwünscht, weil es eine zusätzliche Verarbeitung verlangt und die Grabenweite erhöht wird. Des weiteren wenden sich die oben erörterten Lösungen nur dem Problem der falschen, epitaxialen Ablagerung an der oberen Ecke des Grabens zu. Nadellöcher, die sich in dem dünnen Oxid über dem aktiven Bereich bilden, sind weiterhin ein Problem.
- IBM Technical Disclosure Bulletin, Band 25, Nr. 9, Februar 1983, Seiten 4768-4772 betrifft ein Verfahren zum Bilden eines Substratkontaktbereiches gleichzeitig mit einer Grabenisolationsstruktur, das die Schritte umfaßt, eine thermische Oxidschicht und dann eine abgeschiedene Oxidschicht auf der thermischen Oxidschicht zu bilden.
- IBM Technical Disclosure Bulletin, Band 26, Nr. 6, November 1983, Seiten 3022-3024 betrifft ein Verfahren zur Herstellung einer Grabenisolationsstruktur, das einen epitaxial gefüllten Graben umfaßt. Der Grabenüberzug besteht aus einer einzigen, abgeschiedenen Oxidschicht.
- EP-A-0245622 betrifft das Bilden eines gleichförmigen Grabenüberzugs aus Silicumoxid, der sehr ätzbeständig ist. Der überzug besteht aus einem ersten thermischen Oxid und einem zweiten Oxid, das durch eine thermische Oxidation von Polysilicium erhalten wird, das auf dem ersten, thermischen Oxid abgeschieden wird.
- Somit besteht ein Bedürfnis, ein Mittel zu schaffen, um eine falsche, epitaxiale Siliciumablagerung während der selektiven, epitaxialen Ablagerung in einem tiefen Isolationsgraben zu verhindern. Dieses Verfahren muß mit bestehenden Verfahren verträglich sein und muß die Weite des Grabens nicht erhöhen.
- Es sollte nun erkannt worden sein, daß es vorteilhaft wäre, ein Verfahren zu schaffen, um eine falsche epitaxiale Siliciumablagerung zu verhindern, wenn ein Isolationsgraben gebildet wird.
- Gemäß der vorliegenden Erfindung wird geschaffen ein Verfahren zur Herstellung einer Grabenisolationsstruktur, das die Schritte umfaßt: Bereitstellen eines Halbleitersubstrats, das eine Oberfläche aufweist; Bereitstellen einer Maske, die aus einer Oxidschicht hergestellt und auf dem Halbleitersubstrat angeordnet ist; Entfernen von Bereichen der Maske, um wenigstens eine Öffnung zu dem Halbleitersubstrat zu bilden; Entfernen von Bereichen des Substrats durch die Öffnung der Maske hindurch, um einen Graben in dem Substrat zu bilden, wobei der Graben wenigstens ungefähr 10 Mikron an Tiefe von der Oberfläche des Substrats aufweist; Abscheiden einer ersten Oxidschicht auf den verbleibenden Teilen der Maske und auf den Seitenwänden und dem Boden des Grabens derat, daß die erste Oxidschicht auf der Maske dicker als in dem Graben; thermisches Ablagern einer zweiten Oxidschicht unter der ersten Oxidschicht, um die erste Oxidschicht zu verdichten und zu ebenen; Entfernen der ersten und zweiten Oxidschicht an dem Boden des Grabens durch Ätzen und Entfernen eines Teils der ersten Oxidschicht an der Oberfläche des Substrats durch Ätzen; und epitaxiales Ablagern von Silicium in dem Graben.
- Das abgeschiedene Oxid bildet an dem oberen Ende des Grabens eine Rückwölbung, so daß das Abscheiden des Oxids in dem Graben verringert wird, und deshalb eine dickere Oxidschicht auf der Oberfläche gebildet wird. Die nachfolgende, thermische Oxidation schließt das Überzugsoxid ab und verdichtet gleichzeitig das abgeschiedene Oxid. Die thermische Oxidation ebnet auch die Oberfläche des abgeschiedenen Oxids dadurch, daß es schneller wächst, wo das abgeschiedene Oxid dünner ist, und langsamer, wo es dicker ist, so daß ein Überzugsoxid mit einer gleichförmigen Dicke geschaffen wird. Dies ergibt, daß ein dickes Oxid über dem aktiven Bereich und an den oberen Ecken des Grabens gelassen wird, nachdem das Überzugsoxid von dem Boden des Grabens geätzt worden ist. Somit wird ausreichend Oxid gelassen, um eine falsche, epitaxiale Ablagerung auf den aktiven Bereichen und an der oberen Ecke des Grabens zu verhindern.
- Fig. 1-4 stellen Querschnittsansichten einer Grabenisolationsstruktur im größeren Maßstab während verschiedener Herstellungsschritte dar, wobei eine Ausführungsform der vorliegenden Erfindung verwendet wird.
- Fig. 1 stellt eine Struktur bei einer Anfangsstufe eines Herstellungsverfahrens dar, das die vorliegende Erfindung verkörpert. Zuerst wird ein Halbleiterwafer 10 vorgesehen. Ein Verfahren, das ein Siliciumwafer 10 verwendet, wird zum Zweck der Darstellung beschrieben. Nachfolgend wird eine Maskierungsschicht auf der Oberfläche des Halbleiterwafers 10 abgeschieden. Die Maskierungsschicht 11 wird dann mit einem Muster versehen, wobei übliche Photolitographie- und Ätztechniken verwendet werden, die auf dem Gebiet gut bekannt sind.
- Die Maskierungsschicht 11 wird vorzugsweise von einer Oxidationsschicht niedriger Temperatur gebildet, die eine Dicke von ungefähr 20.000 Angström hat. Als nächstes wird ein Siliciumätzen durchgeführt, um einen Graben 12 in dem Halbleiterwafer 10 zu bilden. Der Graben 12 wird bis zu einer Tiefe von ungefähr 10 bis 25 Mikron geätzt, wobei irgendein geeignetes Siliciumätzen verwendet wird. Nach dem Siliciumätzen sind ungefähr 4.000 bis 7.000 Angström an Maskenoxid 11 zurückgelassen.
- Fig. 2 stellt die Struktur der Fig. 1 mit einem Oxid 13 dar, das in dem Graben 12 und über dem Maskenoxid 11 abgeschieden worden ist, wobei Standardverfahren verwendet werden, die auf dem Gebiet gut bekannt sind. Die Abscheidung von Oxid 13 wird typischerweise bei niedrigen Temperaturen vorgenommen, so daß Oxid 13 ein Niedertemperaturoxid (LTO oder LTOX) genannt wird. Die Dicke der Oxidschicht 13 ist vorzugsweise ungefähr 5.000 bis 10.000 Angström. Man beachte, daß die Rückwölbung der Oxidschicht 13 an der Öffnung des Grabens 12 die Abscheidung von Oxid 13 auf den Seitenwänden des Grabens 12 verringert, so daß sich ein dickeres Oxid 13 an der Oberfläche des Maskenoxids 11 ergibt.
- Fig. 3 stellt die Struktur der Fig. 2 dar, die eine thermische Oxidschicht 14 aufweist, die unter der abgeschiedenen Oxidschicht 13 gewachsen ist. Die Menge des thermischen Oxids 14 ist vorzugsweise ungefähr 1.000 bis 3.000 Angström an äquivalentem Oxid äquivalent, das auf reinem Silicium abgelagert worden wäre. Die thermische Oxidschicht 14 neigt dazu, die Oberfläche des abgeschiedenen Oxids 13 auszugleichen, wenn es wächst, weil mehr Sauerstoff durch die dünnen Oxidschichten zu dem Halbleiterwafer 10 diffundieren kann. Somit wächst nur eine geringe Menge an Oxid 14 unter dem Oxid 13 und dem Oxid 11 auf der Oberfläche des Wafers 10. Eine gleichförmige Dicke des Oxids 13 und 14 ist erwünscht, um die Gleichförmigkeit des Ätzvorgangs (in Fig. 4 gezeigt) zu verbessern. Zusätzlich verdichtet die Ablagerung der thermischen Oxidschicht 14 auch gleichzeitig das abgeschiedene Oxid 13.
- Die Fig. 4 stellt die Struktur der Fig. 3 dar, nachdem ein Oxidätzen ausgeführt worden ist, um die Oxidschichten 13 und 14 von dem Boden des Grabens 12 zu entfernen. Ein gerichtetes Ätzen, wie ein rekatives Ionenätzen, wird vorzugsweise verwendet. Während dieses Oxidätzens werden die Oxidschichten 13 und 14 auch an der Oberfläche des Halbleiterwafers 10 geätzt, aber nicht vollständig entfernt. Bei der vorliegenden Erfindung wird ausreichend abgeschiedenes Oxid 13 an den oberen Ecken des Grabens 12 zurückgelassen. Somit wird eine ausreichende Oxidschicht 13 an der oberen Ecke des Grabens 12 zurückgelassen, die eine falsche epitaxiale Siliciumablagerung während der selektiven, epitaxialen Ablagerung in dem tiefen Graben (nicht gezeigt) verhindert. Eine ausreichend dicke Oxidschicht 11 ist auch an der Oberfläche des Wafers 10 vorgesehen, um zu verhindern, daß sich Nadellöcher in dem Oxid 11 über dem aktiven Bereich bilden.
- Es sollte nun erkannt werden, daß ein neues und verbessertes Verfahren zur Herstellung eines Grabens geschaffen worden ist, der mit selektivem epitaxialem Silicium gefüllt und durch einen Oxidüberzug isoliert ist.
Claims (3)
1. Ein Verfahren zur Herstellung einer
Grabenisolationsstruktur, das die Schritte umfaßt:
Bereitstellen eines Halbleitersubstrats (10), das eine
Oberfläche aufweist;
Bereitstellen einer Maske (11), die aus einer Oxidschicht
hergestellt und auf dem Halbleitersubstrat (10) angeordnet
ist;
Entfernen von Bereichen der Maske (11), um wenigstens eine
Öffnung zu dem Halbleitersubstrat (10) zu bilden;
Entfernen von Bereichen des Substrats (10) durch die
Öffnung der Maske (11) hindurch, um einen Graben (12) in dem
Substrat (10) zu bilden, wobei der Graben (12) wenigstens
ungefähr 10 Mikron an Tiefe von der Oberfläche des
Substrats (10) aufweist;
Abscheiden einer ersten Oxidschicht (13) auf den
verbleibenden Teilen der Maske (11) und auf den Seitenwänden und
dem Boden des Grabens (12) derat, daß die erste Oxidschicht
(13) auf der Maske (11) dicker als in dem Graben (12);
thermisches Ablagern einer zweiten Oxidschicht (14) unter
der ersten Oxidschicht (13), um die erste Oxidschicht (13)
zu verdichten und zu ebenen;
Entfernen der ersten und zweiten Oxidschicht (13 und 14) an
dem Boden des Grabens (12) durch Ätzen und Entfernen eines
Teils der ersten Oxidschicht (13) an der Oberfläche des
Substrats durch Ätzen; und
epitaxiales Ablagern von Silicium in dem Graben (12).
2. Das Verfahren des Anspruchs 1, worin die erste Oxidschicht
(13) ein Niedertemperaturoxid ist.
3. Das Verfahren des Anspruchs 1, worin ausreichend Oxid an
der Grabenöffnung und über dem Substrat gelassen wird, um
eine falsche, epitaxiale Ablagerung von epitaxialem
Silicium zu verhindern.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/342,156 US4900692A (en) | 1989-04-24 | 1989-04-24 | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69030018D1 DE69030018D1 (de) | 1997-04-10 |
DE69030018T2 true DE69030018T2 (de) | 1997-09-04 |
Family
ID=23340601
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69030018T Expired - Fee Related DE69030018T2 (de) | 1989-04-24 | 1990-04-23 | Verfahren zur Herstellung einer Oxidschicht und einer Maske für eine aktive Zone unter Verwendung einer selektiven Ablagerung einer epitaxialen Schicht für einen Isolationsgraben |
Country Status (4)
Country | Link |
---|---|
US (1) | US4900692A (de) |
EP (1) | EP0395330B1 (de) |
JP (1) | JP2900503B2 (de) |
DE (1) | DE69030018T2 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5049521A (en) * | 1989-11-30 | 1991-09-17 | Silicon General, Inc. | Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate |
US5236863A (en) * | 1992-06-01 | 1993-08-17 | National Semiconductor Corporation | Isolation process for VLSI |
EP0635884A1 (de) * | 1993-07-13 | 1995-01-25 | Siemens Aktiengesellschaft | Verfahren zur Herstellung eines Grabens in einem Substrat und dessen Verwendung in der Smart-Power-Technologie |
US5387540A (en) * | 1993-09-30 | 1995-02-07 | Motorola Inc. | Method of forming trench isolation structure in an integrated circuit |
US5681776A (en) * | 1994-03-15 | 1997-10-28 | National Semiconductor Corporation | Planar selective field oxide isolation process using SEG/ELO |
US5643822A (en) * | 1995-01-10 | 1997-07-01 | International Business Machines Corporation | Method for forming trench-isolated FET devices |
US5933746A (en) * | 1996-04-23 | 1999-08-03 | Harris Corporation | Process of forming trench isolation device |
US6239002B1 (en) * | 1998-10-19 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Thermal oxidizing method for forming with attenuated surface sensitivity ozone-teos silicon oxide dielectric layer upon a thermally oxidized silicon substrate layer |
US6127215A (en) * | 1998-10-29 | 2000-10-03 | International Business Machines Corp. | Deep pivot mask for enhanced buried-channel PFET performance and reliability |
US6071794A (en) * | 1999-06-01 | 2000-06-06 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
TW439157B (en) * | 1999-12-09 | 2001-06-07 | Mosel Vitelic Inc | Method for forming trench gate oxide layer |
US6433370B1 (en) * | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
DE10110974C2 (de) * | 2001-03-07 | 2003-07-24 | Infineon Technologies Ag | Verfahren zum Verbreitern eines aktiven Halbleitergebiets auf einem Halbleitersubstrat |
US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
US6461887B1 (en) | 2002-01-03 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form an inverted staircase STI structure by etch-deposition-etch and selective epitaxial growth |
US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
KR100818711B1 (ko) * | 2006-12-07 | 2008-04-01 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
US8329564B2 (en) * | 2007-10-26 | 2012-12-11 | International Business Machines Corporation | Method for fabricating super-steep retrograde well MOSFET on SOI or bulk silicon substrate, and device fabricated in accordance with the method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61174738A (ja) * | 1985-01-30 | 1986-08-06 | Nec Corp | 半導体装置の製造方法 |
US4666556A (en) * | 1986-05-12 | 1987-05-19 | International Business Machines Corporation | Trench sidewall isolation by polysilicon oxidation |
US4820654A (en) * | 1987-12-09 | 1989-04-11 | Ncr Corporation | Isolation of regions in a CMOS structure using selective epitaxial growth |
JPH0643843A (ja) * | 1992-04-16 | 1994-02-18 | Victor Co Of Japan Ltd | 情報表示装置 |
JPH0620530A (ja) * | 1992-06-30 | 1994-01-28 | Showa Electric Wire & Cable Co Ltd | 耐水トリー性ケーブル |
-
1989
- 1989-04-24 US US07/342,156 patent/US4900692A/en not_active Expired - Fee Related
-
1990
- 1990-04-23 EP EP90304319A patent/EP0395330B1/de not_active Expired - Lifetime
- 1990-04-23 DE DE69030018T patent/DE69030018T2/de not_active Expired - Fee Related
- 1990-04-24 JP JP2106693A patent/JP2900503B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4900692A (en) | 1990-02-13 |
EP0395330A3 (de) | 1994-09-14 |
JP2900503B2 (ja) | 1999-06-02 |
DE69030018D1 (de) | 1997-04-10 |
JPH03204952A (ja) | 1991-09-06 |
EP0395330A2 (de) | 1990-10-31 |
EP0395330B1 (de) | 1997-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69030018T2 (de) | Verfahren zur Herstellung einer Oxidschicht und einer Maske für eine aktive Zone unter Verwendung einer selektiven Ablagerung einer epitaxialen Schicht für einen Isolationsgraben | |
DE69231655T2 (de) | Verfahren zur Herstellung einer Graberstruktur in einem Halbleitersubstrat | |
DE3850843T2 (de) | Verfahren zur Herstellung von epitaxial abgelagertem fehlerfreien Silizium. | |
DE69510866T2 (de) | Lokaloxidierung von Silizium mit Isolierungsverfahren durch maskierte Seitenflächen | |
DE68913061T2 (de) | Halbleitervorrichtungen mit Mehrlagen-Metallverbindungen. | |
DE69031849T2 (de) | Verfahren zum Ebnen von Topologien für integrierte Schaltungen | |
DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
DE10127231B4 (de) | Herstellungsverfahren eines Halbleitersubstrats | |
DE69634675T2 (de) | Verfahren zur Isolierung einer Halbleiteranordnung | |
DE69132359T2 (de) | Methode zur Herstellung eines Feldoxyds für Halbleiter | |
DE3242113A1 (de) | Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper | |
DE2615754C2 (de) | ||
DE19911977B4 (de) | Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat | |
DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
DE4417612A1 (de) | Verfahren zur Bildung einer Isolationsschicht für ein Halbleiterbauelement | |
DE3131746A1 (de) | "verfahren zur herstellung einer halbleitereinheit" | |
DE2149766A1 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2409910C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE19603450B4 (de) | Halbleitervorrichtung mit einer Polyzidstruktur und Verfahren zur Herstellung derselben | |
EP0656651A2 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung | |
DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
DE69324524T2 (de) | Verfahren zur Herstellung eines Halbleiter-Speicherbauteils | |
DE3856441T2 (de) | Methode zur Erzeugung eines feinen Musters | |
DE112006000558B4 (de) | Halbleitervorrichtung, Halbleiterherstellverfahren und Verfahren zur Ausbildung eines schmalen Grabens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |