DE69327779T2 - Ätzverfahren für Heterostrukturen aus Materialien der III-V Gruppe - Google Patents

Ätzverfahren für Heterostrukturen aus Materialien der III-V Gruppe

Info

Publication number
DE69327779T2
DE69327779T2 DE69327779T DE69327779T DE69327779T2 DE 69327779 T2 DE69327779 T2 DE 69327779T2 DE 69327779 T DE69327779 T DE 69327779T DE 69327779 T DE69327779 T DE 69327779T DE 69327779 T2 DE69327779 T2 DE 69327779T2
Authority
DE
Germany
Prior art keywords
layer
etching
gaas
emitter
gainp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69327779T
Other languages
English (en)
Other versions
DE69327779D1 (de
Inventor
Herve Blanck
Simone Cassette
Sylvain Delage
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE69327779D1 publication Critical patent/DE69327779D1/de
Application granted granted Critical
Publication of DE69327779T2 publication Critical patent/DE69327779T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Bildung von Metallschichten eines Transistors mit vertikaler Struktur, der ein Reliefmotiv aufweist, auch Mesa genannt: Die Metallschichten auf und um den Mesa herum müssen die vertikalen Flanken des Motivs respektieren, um einen Kurzschluß aufgrund von störenden metallischen Belägen zu vermeiden.
  • Das erfindungsgemäße Verfahren ist vorzugsweise auf die vertikalen Komponenten der Gruppe III-V anwendbar und insbesondere auf bipolare Transistoren mit Heteroübergang HBT (aus dem Englischen "heterojunction bipolar transistor"), in denen der Strom senkrecht zur Oberfläche des Substrats transportiert wird. Es gibt also mindestens eine Metallschicht für eine Zugangselektrode auf dem Mesa, den Emitter, und eine Metallschicht für eine Steuerelektrode, die Basiselektrode, am Fuß des Mesa. Die zweite Zugangsmetallschicht, der Kollektor, liegt in einer dritten Ebene, entweder auf der Rückseite des Substrats oder am Grund einer Ausätzung. Der ordentliche Betrieb dieser Transistoren, die für Höchstfrequenzen bestimmt sind, erfordert es,
  • - daß die Übergangsfläche zwischen Basis und Kollektor möglichst klein ist,
  • - daß Kurzschlüsse zwischen Emitter und Basis verhindert werden,
  • - daß sich die Wechselwirkung zwischen der Basis des Transistors und dem Wasserstoff aus dem Plasma einer Gravur in Grenzen hält.
  • Obwohl in bestimmten Feldeffekt-Transistoren der Strom parallel zur Oberfläche des Substrats fließt, beispielsweise bei den SISFETs (semiconductor-insulator-semiconductor field effect transistor), können diese Transistoren als vertikale Bauelemente betrachtet werden, da sie ein ausgeätztes Halbleitermotiv besitzen, das dazu dient, zwei Metallschichten automatisch zueinander auszurichten.
  • Außerdem ist das erfindungsgemäße Verfahren besonders für Leistungstransistoren bestimmt, in denen die Betriebstemperatur 200ºC erreichen kann, d. h. daß eine sehr hohe thermische Stabilität der Vorrichtung erforderlich ist.
  • Ein Verfahren zur Herstellung der Metallschichten eines vertikalen Transistors des Typs HBT wurde bereits in der französischen Patentanmeldung 9012442 vom 9.10.1990 der Anmelderin beschrieben. Dieses Verfahren ist in Fig. 1 skizziert.
  • Der in dieser Figur gezeigte Transistor enthält
  • - ein Substrat 1 mit n-Dotierung, das als Kollektor dient,
  • - eine Schicht 2 mit p&spplus;-Dotierung, die die Basis bildet,
  • - eine Schicht 3 mit n-Dotierung, die den Emitter bildet und von einer Schicht 4 mit n&spplus;-Dotierung bedeckt ist, um den ohmschen Kontakt mit der Metallschicht 5 des Emitters zu verbessern.
  • Die Materialien dieser Schichten sind alle aus der Gruppe III-V, aber die Materialien der beiden Schichten 3 und 4, beispielsweise GaInP für die Schicht 3 und GaAs für die Schicht 4, werden so gewählt, daß sie eine unterschiedliche Reaktion auf zwei unterschiedliche Ätzverfahren ergeben; beispielsweise erfolgt die Ätzung des Mesa 3+4+5 mit einer ersten reaktiven Ionenätzung RIE von chlorierten Verbindungen in Gegenwart von Helium, während eine zweite Ätzung RIE mit Methan in Gegenwart von Wasserstoff eine Unterätzung der Kontaktschicht 4 unter der Metallschicht 5 erzeugt.
  • Das Ganze wird dann von einer Schicht 6+7+8 eines Dielektrikums bedeckt, deren Bereiche 6 einen Hohlraum bilden, der in die Unterätzung der Schicht 4 eindringt. Dieser Hohlraum unterbricht später die störenden Metallbeläge, die sich auf den Flanken des Mesa ergeben und Emit ter und Basis kurzschließen. Durch eine dritte Ionenätzung mit Schwefel-Hexafluorid werden die Bereiche 7 und 8, die an den Stellen der Emitter- und Basismetallschichten aufgebracht wurden, wieder entfernt. Mit einer Metallverdampfung wird bei 8 der Basiskontakt aufgebracht, der bei 7 den Emitterkontakt verstärkt.
  • Dieses Verfahren ist wirksam, aber erfordert drei reaktive Ionenätzungen. Um die Transistoren HBT industriell zu fertigen, wäre es günstiger, einfache, billigere und damit wirtschaftlichere technologische Mittel für das Endprodukt einzusetzen.
  • Das erfindungsgemäße Verfahren verwendet ein besonderes elektrochemisches Phänomen, das eine Halbleiterschicht mit Phosphor erfordert, beispielsweise GaInP, und eine weitere darunterliegende Schicht, die Arsen enthält, beispielsweise GaAs.
  • Die chemische Ätzung der Phosphor enthaltenden Schicht mit einer Säurelösung wird durch die Arsen enthaltende Schicht blockiert. Wegen der Interdiffusionen, die dazu führen, daß die physikalisch-chemischen Eigenschaften der Oberfläche eine direkte chemische Ätzung nicht erlauben, kann diese chemische Ätzung erst möglich werden, nachdem sie durch eine leichte Ionenätzung der oberen Oberfläche der den Phosphor enthaltenden Schicht angeätzt wurde.
  • Genauer betrachtet, betrifft die Erfindung ein Ätzverfahren einer Heterostruktur von Schichten von Halbleitermaterialien der Gruppe III-V für die Herstellung eines Heterojunktionstransistors, wobei das Verfahren dadurch gekennzeichnet ist, daß die Heterojunktion mindestens eine erste Schicht einer arsenhaltigen Verbindung (GaAs, AlGaAs, ...) enthält, die durch einen ersten reaktiven Ionenätzschritt graviert wird, und eine zweite Schicht einer phosphorhaltigen Verbindung (InP, GaInP, ...), die durch eine wässrige Lösung von Salzsäure HCl geätzt wird.
  • Die Erfindung wird nachfolgend anhand eines Aus führungsbeispiels und der beiliegenden Zeichnungen näher erläutert.
  • Fig. 1 zeigt das Prinzipschema eines Verfahrens nach dem Stand der Technik, wie oben dargelegt.
  • Die Fig. 2 bis 9 zeigen verschiedene Verfahrensschritte des erfindungsgemäßen Verfahrens.
  • Die Erfindung wird nun genauer anhand eines Beispiels eines vertikalen npn-Transistors des Typs HBT beschrieben, der das Materialpaar GaInP/GaAs kombiniert, aber dieses Beispiel soll keineswegs die Erfindung einschränken. Eines der Materialien soll Phosphor enthalten (InP, GaP, ...) und das andere soll Arsen enthalten (GaInAs, GaAlAs, ...), sodaß sich ein Paar von Materialien ergibt, die unterschiedlich auf zwei Ätzverfahren reagieren.
  • Fig. 2 zeigt einen Schnitt durch die epitaxiale Ausgangsstruktur, auf der ein HBT-Transistor entsteht.
  • Diese Struktur enthält beispielsweise
  • - ein Substrat 1 aus halbisolierendem GaAs,
  • - einen Unterkollektor 2 aus GaAs mit starker n-Dotierung,
  • - einen Kollektor 3 aus GaAs mit mäßiger n-Dotierung,
  • - eine Basis 4 aus GaAs mit p-Dotierung und einer Dicke zwischen 30 und 120 nm,
  • - einen Emitter 5 aus GaInP mit n-Dotierung,
  • - eine Kontaktschicht 6 aus GaAs mit starker n-Dotierung, wobei die Schicht GaInAs enthalten kann.
  • Um die nachfolgenden Figuren zu vereinfachen (Fig. 3 bis 6), zeigen diese nicht mehr das Substrat und den Unterkollektor 2, wenn deren Präsenz für das Verständnis der Erfindung nicht erforderlich ist.
  • Der erste technologische Schritt (Fig. 3) besteht darin, einen virtuellen Emitter 7 zu realisieren. Diese Maske kann entweder mithilfe eines Isoliermaterials vom Typ Nitrid oder mithilfe von lichtempfindlichen Polymeren realisiert werden oder auch mit einem beliebigen anderen Materi al. wie z. B. Germanium, Titan, Aluminium oder einer Legierung aus Gold und Ge/Ni/Au. Diese Auswahl hat den Vorteil, daß direkte Ätztechniken der Maske verwendet werden können oder auch eine sogenannte lift-off-Hauttechnik.
  • Der zweite in Fig. 4 gezeigte Schritt besteht darin, daß das GaAs mit n'-Dotierung der Kontaktschicht 6 auf trockenem Weg anisotrop und selektiv bezüglich des GaInP der Emitterschicht 5 abgeätzt wird. Man kann außerdem eine leichte seitliche Unterätzung 8 erzeugen, sodaß jede Gefahr von späteren Metallablagerungen auf den Flanken des Motivs 6+7 vermeiden wird, indem die Ätzung länger ausgedehnt wird. Für die Materialpaarung GaAs/GaInP erfolgt die selektive Ionenätzung des GaAs beispielsweise unter Verwendung der reaktiven Gase CCl&sub2;F&sub2; oder SiCl&sub4;, wodurch sich eine nahezu unendliche Selektivität bezüglich des GaInP und eine sehr genaue Kontrolle der seitliche Ausätzung ergibt.
  • Die nächsten Schritte sind zum Teil in Fig. 5 und zum Teil in Fig. 6 dargestellt. Sie bestehen darin, die Schicht 5 des Emitters aus GaInP durch Selbstfluchtung mit dem Motiv 6 aus GaAs zur Kontaktgebung zu ätzen. Die Salzsäure greift das GaInP stark an, nicht aber GaAs.
  • Aber nach der reaktiven Ionenätzung besitzt die Grenzfläche zwischen den Schichten 5 und 6 aus GaInP bzw. GaAs kaum bekannte physikalisch-chemische Eigenschaften, die manchmal nicht die Ätzung von GaInP direkt mit HCl erlauben. Man glaubt, daß Interdiffusionen manchmal zwischen diesen beiden Schichten vorliegen. Daher ist es vielleicht erforderlich, zuerst (Fig. 5) eine oberflächliche Haut 9 in der Schicht 5 aus GaInP durch reaktive Ionenätzung mit CH&sub4; und H&sub2; oder durch Ionenbombardierung über eine Dicke von etwa 100 nm abzutragen. Die Selektivität der Ätzung von GaInP durch CH&sub4; und H&sub2; im Vergleich zu GaAs, in der Größenordnung von 4, erlaubt es, die Gefahr eines Angriffs der Basis 4 gering zu halten. Außerdem vermeidet die partielle Abätzung von GaInP durch CH&sub4; und H&sub2; die Probleme der Passivierung der Basis 4 durch atomaren Wasserstoff aus dem Plasma.
  • Nach dem oberflächlichen Beizen der Schicht 5 aus GaInP kann man die eigentliche Ätzung des Emitters durch Auflösung des GaInP in einer wässrigen Lösung von Salzsäure durchführen, die GaAs nicht angreift. Fig. 6 zeigt das Produkt am Ende dieses Schritts: Die Ätzung mit HCl verändert die Schicht 6 nicht, die aus GaAs n ist und endet an der Basisschicht ebenfalls aus GaAs mit p&spplus;-Dotierung. Dagegen hat diese Ätzung die Emitterschicht untergraben, die selbsttätig auf die Kontaktschicht 6 ausgerichtet ist.
  • Die selektive chemische Ätzung mit HCl bring kristalline Ebenen nach außen, die bei der Aufbringung einer Schaltung auf das Epitaxialplättchen gemäß Fig. 2 berücksichtigt werden müssen.
  • Der fünfte Schritt, der nicht dargestellt ist, besteht darin, die Ätzmaske 7 zu entfernen, die als virtueller Emitter für die Selbstausrichtung gedient hat. Dies kann auf flüssigem und trockenem Weg und selektiv mithilfe eines der zahlreichen dem Fachmann bekannten Mittel erfolgen.
  • Die Metallschichten des Emitters und der Basis können nun auf die Schicht 6 bzw. 4 aufgebracht werden, aber zuerst muß der Transistor durch einen Kollektor und gegebenenfalls durch isolierende Kästen ergänzt werden. Gemäß Fig. 7 werden die Basischicht 4 und die Kollektorschicht 3 auf trockenem oder nassem Weg in einer Zone 10 in der Nähe des Fußes des Mesa 5+6 abgeätzt. In dieser Zone 10 wird dann die Metallschicht des Kollektors auf die Schicht 2 mit starker n&spplus;-Dotierung aufgebracht. Wenn aber das Substrat 1 dotiert und nicht halbisolierend ist, kann die Metallschicht des Kollektors auf der Seite des Substrats 1 liegen, und die seitliche Ätzung der Schichten 3+4 wird überflüssig. Diese Variante gehört auch in den Bereich der Erfindung.
  • Der siebte Schritt besteht darin, in den verschiedenen Bereichen der Vorrichtung die Ionenimplantierung zur elektrischen Isolierung zu realisieren, um die Verringerung der verschiedenen die Höchstfrequenzeigenschaften des Bauteils beeinträchtigenden Störungen zu erlauben, insbesondere unter dem späteren Emitter- und Basisanschlüssen mit Luftbrücken-Verbindungen. Fig. 8, die eine 3/4-Ansicht im Raum darstellt, zeigt, daß ein Teil der Schichten 2+3+4 am Fuß des Mesa 5+6 durch Implantation isolierend gemacht ist und einen Kasten 11 bildet, der dort implantiert ist, wo dies nötig ist, um den Transistor gegen seine Nachbarn zu isolieren.
  • Die gleiche Fig. 8 zeigt auch, daß der Mesa des Emitters im Wirklichkeit T-förmig ist, wobei ein Bereich 12 implantiert ist. Dieser Bereich trägt später die Metallschicht des Emitters in der Zone, in der ein äußerer Anschluß, beispielsweise eine Luftbrücke, angebracht wird.
  • Außerdem ist es möglich, das Material des Unterkollektors 2 zwischen den Bauelementen durch Implantierung von Kästen wie 13 halbisolierend zu machen. Dadurch kann man einerseits die durch die Luftbrücken zu überwindende Strecke begrenzen und andrerseits fällt ein Ätzschritt weg.
  • Der letzte Schritt besteht darin, die ohmschen Kontakte des Emitters, der Basis und des Kollektors zu realisieren. Ist die Basisschicht 4 aus GaAs p' ist, dann kann der ohmsche Kontakt 14 (Fig. 9) hervorragend mithilfe von nicht-legierten Kontakten gebildet werden. Das Vorliegen von GaInAs mit n'-Dotierung in der Schicht 6 erlaubt auch die Bildung von ohmschen Kontakten des Typs n mit ausreichend hoher Qualität ohne Legierung. Es ist also in diesem Fall einfach, in einem einzigen Verfahrensschritt den ohmschen Emitterkontakt bei 15 und den Basiskontakt bei 14 entweder mithilfe von vollständig refraktären Materialien (W, Mo, TiWSi) oder unter Verwendung von nicht legierten, üblicheren Kontakten aus Gold oder anderen für ihren hohen elektrischen Widerstandswert bekannten Materialien (z. H. Aluminium) gebildet werden. Solche Kontakte können vom Typ Ti/Pt/Au, Ti/Au, Ti/Al, Mo/Au... sein. Die Möglichkeit der Verwendung von refraktären Metallen oder von Kombinationen dieser Metalle mit Metallen wie Gold und Aluminium ergibt hervorragend thermisch stabile Kontakte und vermeidet den Rückgriff auf Hauttechniken (lift-off).
  • Im Fall von Strukturen spezifischer Materialien kann der Kollektorkontakt 16 gleichzeitig unter Verwendung der gleichen Metallbeschichtung hergestellt werden, oder auch, wenn ein nicht-legierter Kontakt sich als schwer herstellbar herausstellt, durch Rückgriff auf einen üblicheren legierten Kontakt auf der Basis von z. B. Gold, Germanium und Nickel.
  • Da die vorliegende Erfindung im wesentlichen auf den Eigenschaften der heterostruktur GaInP/GaAs beruht, bietet sie alle Vorteile der Selbstausrichtung, aber es erlaubt auch:
  • - die Geometrie des Emitters, die durch die Lithographie und eine genaue anisotrope trockene Ätzung bestimmt wird, zu kontrollieren,
  • - die Gefahr der elektrischen Passivierung der Dotiermittel in der Basis durch von den Ätzplasmen erzeugten atomaren Wasserstoff zu begrenzen,
  • - die nochmalige Erwärmung zu begrenzen, die für die Reaktivierung des Dotiermittels der Basis erforderlich ist und sich bei einer Ätzung des Typs RIE mit atomarem Wasserstoff ergibt,
  • - der Zugangswiderstand zum Emitter zu optimieren,
  • - die Beendigung der Ätzung an der Basis auf einige Atomschichten genau zu kontrollieren,
  • - dem Isolierstoff eine der elektrischen Passivierung nähere Rolle zu verleihen als die einer Seitenwand, die es erfordert, Funktionen der Passivierung, der Isolierung und der Beständigkeit gegen Säuren zu kumulieren, u. s. w.. Andrerseits erlaubt es die Erfindung,
  • - einen kritischen Verfahrensschritt des Ablösens (liftoff) zu eliminieren (Verbesserung der Verfahren),
  • - die Ätzung des Mesa des Emitters unter Verwendung einer nichtmetallischen Maske durchzuführen (Verringerung der Rate an Fehlstellen auf der Platte und damit eine Verbesserung des Wirkungsgrads bei der Herstellung),
  • - Metallschichten aus Refraktärmaterialien zu verwenden (thermische Stabilität und Verbesserung der Zuverlässigkeit),
  • - in einem einzigen Verfahrensschritt die ohmschen Kontakte des Emitters und der Basis und möglicherweise auch des Kollektors zu realisieren (Verringerung der Zahl der Verfahrensschritte und damit der Herstellungskosten und der mit den Manipulationen einhergehenden Gefahren).
  • Das erfindungsgemäße Verfahren wurde anhand eines beispiels mit dem Materialpaar GaInP/GaAs dargestellt. Es ist aber auch allgemeiner auf andere Materialpaare anwendbar, von denen ein Material Phosphor und das andere Arsen enthält.
  • Das Verfahren ist auch anwendbar auf andere Transistoren als solche vom Typ HBT. Es wird in den nachfolgenden Ansprüchen definiert.

Claims (3)

1. Verfahren zur Ätzung einer Heterostruktur von Halbleitermaterialien der Gruppe III-V für die Herstellung eines Heterojunktionstransistors, wobei die Heterostruktur eine erste Schicht (6) aus einer Arsen enthaltenden ersten Verbindung (GaAs, AlGaAs) enthält, die auf eine zweite Schicht (5) aus einer Phosphor enthaltenden zweiten Verbindung (InP, GaInP) aufgebracht wird, wobei die erste und die zweite Verbindung ein Paar von unterschiedlich auf zwei Ätzverfahren reagierende Materialien bilden und wobei die erste Schicht (6) durch eine erste reaktive Ionenätzung und die zweite Schicht (5) so graviert wird, daß sie sich zur ersten Schicht (6) selbsttätig ausrichtet, dadurch gekennzeichnet, daß die zweite Schicht (5) mit einer wässrigen Lösung von Salzsäure HCl geätzt wird und daß dem chemischen Ätzen der zweiten Schicht (5) mit HCl ein Abbeizen der Oberfläche durch eine zweite reaktive Ionenätzung, beschränkt auf eine Dicke von etwa 100 nm (1000 Å), vorausgeht, wobei dieses Abbeizen wegen der Interdiffusionen an der Übergangsfläche zwischen der ersten Schicht (6) und der zweiten Schicht (5) erforderlich wird.
2. Ätzverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht (6) mit einem Plasma von CCl&sub2;F&sub2; oder von SiCl&sub4; geätzt wird.
3. Ätzverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Schicht (5) teilweise durch ein Plasma von CH&sub4; und H&sub2; oder durch Ionenbeschuß mit geringer Energie geätzt wird.
DE69327779T 1992-11-06 1993-10-29 Ätzverfahren für Heterostrukturen aus Materialien der III-V Gruppe Expired - Lifetime DE69327779T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9213400A FR2697945B1 (fr) 1992-11-06 1992-11-06 Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.

Publications (2)

Publication Number Publication Date
DE69327779D1 DE69327779D1 (de) 2000-03-09
DE69327779T2 true DE69327779T2 (de) 2000-06-29

Family

ID=9435314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69327779T Expired - Lifetime DE69327779T2 (de) 1992-11-06 1993-10-29 Ätzverfahren für Heterostrukturen aus Materialien der III-V Gruppe

Country Status (5)

Country Link
US (1) US5411632A (de)
EP (1) EP0601901B1 (de)
JP (1) JP3386207B2 (de)
DE (1) DE69327779T2 (de)
FR (1) FR2697945B1 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314668A (ja) * 1993-04-30 1994-11-08 Fujitsu Ltd プラズマエッチング方法及びプラズマエッチング装置
US6159816A (en) * 1994-08-09 2000-12-12 Triquint Semiconductor Texas, Inc. Method of fabricating a bipolar transistor
FR2727570B1 (fr) * 1994-11-25 1997-01-24 Thomson Csf Amplificateur hyperfrequence monolithique haute integration, a topologie distribuee arborescente
JPH08236540A (ja) * 1995-03-01 1996-09-13 Mitsubishi Electric Corp 半導体装置の製造方法、及び半導体装置
FR2736468B1 (fr) * 1995-07-07 1997-08-14 Thomson Csf Transistor bipolaire a structure optimisee
FR2737342B1 (fr) * 1995-07-25 1997-08-22 Thomson Csf Composant semiconducteur avec dissipateur thermique integre
US5804487A (en) * 1996-07-10 1998-09-08 Trw Inc. Method of fabricating high βHBT devices
FR2764118B1 (fr) 1997-05-30 2000-08-04 Thomson Csf Transistor bipolaire stabilise avec elements isolants electriques
FR2793953B1 (fr) 1999-05-21 2002-08-09 Thomson Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
FR2803102B1 (fr) * 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
FR2805081B1 (fr) 2000-02-14 2002-10-11 Cit Alcatel Procede de fabrication de transistor bipolaire a double heterojonction sur materiau iii-v
DE10064479A1 (de) * 2000-12-22 2002-07-04 United Monolithic Semiconduct Verfahren zur Herstellung eines mikroelektronischen Bauelements
DE10104776A1 (de) * 2001-02-02 2002-08-22 Infineon Technologies Ag Bipolartransistor und Verfahren zu dessen Herstellung
US6605519B2 (en) * 2001-05-02 2003-08-12 Unaxis Usa, Inc. Method for thin film lift-off processes using lateral extended etching masks and device
JP3652633B2 (ja) * 2001-10-02 2005-05-25 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタの製造方法
US6806129B1 (en) * 2003-05-09 2004-10-19 Agilent Technologies, Inc. Self-aligned process using indium gallium arsenide etching to form reentry feature in heterojunction bipolar transistors
JP2005259835A (ja) * 2004-03-10 2005-09-22 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
US9029246B2 (en) * 2013-07-30 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming epitaxial structures
CN104485281A (zh) * 2014-10-27 2015-04-01 中国电子科技集团公司第五十五研究所 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661961A (en) * 1983-06-20 1987-04-28 American Telephone And Telegraph Company, At&T Bell Laboratories Buried heterostructure devices with unique contact-facilitating layers
DE3751243T2 (de) * 1986-02-18 1995-08-31 Toshiba Kawasaki Kk Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
JP2687519B2 (ja) * 1988-12-06 1997-12-08 日本電気株式会社 半導体装置及びその製造方法
US5001534A (en) * 1989-07-11 1991-03-19 At&T Bell Laboratories Heterojunction bipolar transistor
FR2667724B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de realisation des metallisations d'electrodes d'un transistor.
US5034092A (en) * 1990-10-09 1991-07-23 Motorola, Inc. Plasma etching of semiconductor substrates
US5330932A (en) * 1992-12-31 1994-07-19 Texas Instruments Incorporated Method for fabricating GaInP/GaAs structures

Also Published As

Publication number Publication date
DE69327779D1 (de) 2000-03-09
EP0601901A1 (de) 1994-06-15
FR2697945A1 (fr) 1994-05-13
JPH06216112A (ja) 1994-08-05
JP3386207B2 (ja) 2003-03-17
FR2697945B1 (fr) 1995-01-06
US5411632A (en) 1995-05-02
EP0601901B1 (de) 2000-02-02

Similar Documents

Publication Publication Date Title
DE69327779T2 (de) Ätzverfahren für Heterostrukturen aus Materialien der III-V Gruppe
DE112006000175B4 (de) Graben Schottky-Sperrschichtdiode mit unterschiedlicher Oxiddicke und Verfahren zu ihrer Herstellung
DE69321184T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE3751243T2 (de) Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung.
DE3788527T2 (de) Bipolarer Transistor und sein Herstellungsverfahren.
DE69223193T2 (de) Feldeffekttransistor mit Submikronbreite-Gate
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE2347802A1 (de) Optische wellenleiter
DE3856350T2 (de) Verfahren zur Herstellung einer Silicid-Halbleiterelement mit Polysilizium-Bereiche
DE112016000050T5 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE69020717T2 (de) Verfahren zur Herstellung von selbststabilisierten Halbleitergittern.
DE69017332T2 (de) Verfahren zum Herstellen einer eine Mesa enthaltenden Halbleiteranordnung.
DE69712541T2 (de) Halbleiterlaser und Herstellungsverfahren
DE60036729T2 (de) Heteroübergang-Bipolartransistor mit obenliegendem Kollektor und dessen Herstellungsverfahren
DE69026972T2 (de) Halbleiterlaservorrichtung
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE69722833T2 (de) Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren
DE3887567T2 (de) Halbleiterlaservorrichtung und Verfahren zu ihrer Herstellung.
DE69109345T2 (de) Verfahren zum Herstellen einer eine Mesa aufweisenden Halbleiteranordnung.
DE69019200T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mesa-Struktur.
EP1129482A1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition