JP3652633B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

ヘテロ接合バイポーラトランジスタの製造方法 Download PDF

Info

Publication number
JP3652633B2
JP3652633B2 JP2001306718A JP2001306718A JP3652633B2 JP 3652633 B2 JP3652633 B2 JP 3652633B2 JP 2001306718 A JP2001306718 A JP 2001306718A JP 2001306718 A JP2001306718 A JP 2001306718A JP 3652633 B2 JP3652633 B2 JP 3652633B2
Authority
JP
Japan
Prior art keywords
layer
emitter
bipolar transistor
electrode
heterojunction bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001306718A
Other languages
English (en)
Other versions
JP2003115492A (ja
Inventor
雅信 能米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001306718A priority Critical patent/JP3652633B2/ja
Priority to US10/259,271 priority patent/US6777301B2/en
Publication of JP2003115492A publication Critical patent/JP2003115492A/ja
Application granted granted Critical
Publication of JP3652633B2 publication Critical patent/JP3652633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/6631Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318Heterojunction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、送信用高出力電力増幅器に広く使われるヘテロ接合バイポーラトランジスタおよびその製造方法に関する。
【0002】
【従来の技術】
ヘテロ接合バイポーラトランジスタ(以下、HBTという)は、エミッタ、ベース接合が異種の半導体材料で構成されるバイポーラトランジスタであり、エミッタ層のバンドギャップがベース層のそれより大きいことを特徴とする。HBTは、電界効果トランジスタ(FET)に比べ、単一電源化が可能であり、また、部品点数が削減できること、さらに特性面では高利得かつ低歪みである等の様々な点で優れる。HBTは、携帯電話の部品に用いられる送信用電力増幅器のデバイスとして、その用途展開が期待されている。
【0003】
HBTは、半絶縁性の基板上に、主としてガリウム砒素(GaAs)系の半導体層をエピタキシャル成長により順次積層して形成しながら、ウエットエッチングにより、エミッタ、ベース、およびコレクタ各層を分離形成して製造される。エミッタ層には、一般に、AlGaAsに比べ通電劣化が少なく信頼性の高いn型InGaP層が用いられる。さらに、形成されたエミッタ、ベース、およびコレクタ各層にTiPtAu、AuGeNi等によって構成される電極が接続される。
【0004】
図2に、一般的なHBTにおいて、エピタキシャル成長により半導体層が積層された構造の断面図を示す。第III−V族化合物半導体よりなる半絶縁性基板1上から、n+型GaAsサブコレクタ層2〔不純物濃度5×1018cm-3、膜厚600nm程度〕、n型GaAsコレクタ層3〔不純物濃度5×1016cm-3、膜厚600nm程度〕、p型GaAsベース層4〔不純物濃度4×1019cm-3、膜厚100nm程度〕、n型InGaPエミッタ層5〔不純物濃度3×1017cm-3、膜厚30nm程度〕、n+型GaAsエミッタキャップ層6〔不純物濃度5×1018cm-3、膜厚400nm程度〕が、有機金属気相成長法(以下、MOCVD法という)等により順次積層され形成されている。
【0005】
図3に、一般的なHBTのデバイス構造の断面図を示す。上述のようにして形成された半導体層において、エミッタキャップ層6の上に信頼性向上のための電極層としてWSi(タングステンシリサイド)層10が形成され、さらにその上に配線と結線されるエミッタ電極8(TiPtAu製)が形成されている。また、ベース層4上にはベース電極7(TiPtAu製)が、エミッタ層5をエッチングにより形成した領域内に形成されている。また、サブコレクタ層2上にコレクタ電極9(AuGeNi/Au製)がサブコレクタ層2とコレクタ層3をエッチングにより形成した領域内に形成されている。
【0006】
図4に、従来のHBTデバイスの製造工程を示す。まず、図4(a)に示すように、前述のようにして形成されたデバイス構造のエミッタキャップ層6の上に、エミッタ電極8の下層を構成するWSi層10をスパッタにより形成する。その後、レジスト100を、図4(e)に示すセル20の形状にパターニングする。さらに、CF4とSF6ガスを用いた反応性イオンビームエッチング(以下、RIEという)により、チャンバー内100mTorr、RF120Wの条件で、WSi層10の形を整える。
【0007】
次に、図4(b)に示すように、リン酸:過酸化水素水:水=4:1:45のリン酸系のエッチング溶液を用いたウエットエッチングによりエミッタキャップ層6の形を整える。このウエットエッチングは、エミッタキャップ層6の膜厚が例えば400nmの場合、それが450nm程度の長さであると仮定した時間分、長めの時間行う。このとき、上述したリン酸系のエッチング溶液によっては、エミッタ層5は除去されず、エミッタキャップ層6の一部のみ除去され、いわゆる選択エッチングが行われる。このとき、前述したエッチング溶液に含まれる過酸化水素水が酸化剤となり、エミッタ層5の表面に薄い表面酸化層50が形成される。またこのとき、WSi層10には、いわゆるサイドエッチングによって、エミッタキャップ層6の最上部からはみ出したひさし部分10aが生じる。
【0008】
次いで、図4(c)に示すように、RIEにより、SF6ガスのみを用い、チャンバー内300mTorr、RF100Wの条件で、ひさし部分10aを除去する。
【0009】
続いて、図4(d)に示すように、レジスト100を除去し、さらに図4(e)に示すように、塩酸:リン酸:水=3:2:2の塩酸系のエッチング溶液を用いたウエットエッチングによりエミッタ層5の形を整え、セル20を形成する。
【0010】
【発明が解決しようとする課題】
このとき、セル20は、チップ上で約10μm程の間隔をおいて相当密集した状態で形成される。このため、セル20の周辺領域ではエッチング溶液の循環が不十分となる。また、第V族のP元素を含むエミッタ層5が、リン酸系のエッチング溶液でウエットエッチングした際に生じた表面酸化層50で覆われているため、エミッタ層5の一部は前述した塩酸系のエッチング溶液では除去されずにリング状に残存する。
【0011】
この状態で、図4(f)に示すように、コレクタ電極3が配置される領域を形成するため、リン酸系のエッチング溶液を用いてベース層4とコレクタ層3の途中までウエットエッチングすると、エミッタ層5、ベース層4、コレクタ層3の面積が、設計値よりも大きく形成されてしまい、例えば、HBTのエミッタ接地電流増幅率hfeが狙った通りの値とならない等の特性上の異常を来すことがあった。
【0012】
本発明は、HBTの製造時、例えば、第V族のP元素を含むエミッタ層のエッチング不良によって生じる上述したような問題を解消し、所望の通りの特性を有するHBTを安定して製造することを目的とする。
【0013】
【課題を解決するための手段】
上述した目的を達成するため、本発明のヘテロ接合バイポーラトランジスタの製造方法は、半絶縁性基板上に、コレクタ層、ベース層、エミッタ層、およびエミッタキャップ層となる各半導体層を順次積層形成する工程と、エミッタキャップ層上に、電極層をスパッタ形成する工程と、電極層をフォトレジストをマスクとするエッチングによりエミッタパターンとなる形状に形成する工程と、エミッタキャップ層をエミッタパターンとなる形状に形成された電極層をマスクとしてウエットエッチングにより電極層のパターンにひさし部分が生じるようにアンダーカットしてエミッタ層表面が露出するようパターン形成する工程と、電極層の外縁とエミッタキャップ層の最上部の外縁とが略一致するように電極層の端部を除去する工程と、エミッタキャップ層をパターン形成する工程によりエミッタ層の露出した表面に形成された表面酸化層をイオンミリングにより除去する工程と、エミッタ層、ベース層、およびコレクタ層をウエットエッチングして、コレクタ電極が配置される領域を形成する工程とを有する。
【0014】
本実施の形態によれば、ヘテロ接合バイポーラトランジスタの製造時、エミッタ層上に形成される表面酸化層が効率的に除去され、エッチング不良が解消することから、所望の通りの特性を有するヘテロ接合バイポーラトランジスタが安定して製造できる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態について、図を用いて説明する。図1に、本実施の形態による、HBTデバイスの製造工程の断面図を示す。図1(a)〜(c)は、前述した従来例の図4(a)〜(c)と同様であるので、以下、従来例と異なる部分を説明する。
【0016】
図1(d)に示すように、レジスト100を除去し、さらに、例えば、不活性イオン運動エネルギーによるスパッタ作用を利用した不活性イオンビームエッチング(以下、イオンミリングという)によって、エミッタ層5の一部を含めて、約10nmの深さ分エッチングして表面酸化層50をエミッタ層5上から除去する。このときのイオンミリングの条件は、例えば、ビーム電圧600V、ビーム電流300mA,ウエハー傾斜角度30度、エッチングの所要時間0.1分とする。ここでは、既にレジスト100が除去されており、表面酸化層50がレジスト100で隠蔽されず、イオンミリングにより表面酸化層50が効率的に除去される。
【0017】
次に、図1(e)に示すように、エミッタ層5を塩酸:リン酸:水=3:2:2の塩酸系エッチング溶液を用いてエッチングしてその形を整える。なおここでは、用いる塩酸系のエッチング溶液の成分比は、塩酸:リン酸:水=2.5〜3.5:1.5〜2.5:1.5〜2.5の範囲であれば良い。
【0018】
このとき、セル20の周辺領域は、従来例と同様、セル20はチップ上で密集しているため、エッチング溶液の循環が悪いが、既に表面酸化層50がエミッタ層5上から除去されているためエミッタ層5がスムーズに整形される。
【0019】
次いで、図1(f)に示すように、リン酸:過酸化水素水:水=4:1:45のリン酸系のエッチング溶液を用い、コレクタ電極が配置される領域を形成するため、ベース層4とコレクタ層3の途中までエッチングする。なお、ここではリン酸系溶液の成分比は、リン酸:過酸化水素水:水=3〜5:0.5〜1:40〜5の範囲であれば良い。以上のようにすると、セル20の周辺領域で、エッチングされずにリング状に残存するエミッタ層5がなくなり、設計したとおりにエミッタ層5、ベース層4、コレクタ層3が形成される。
【0020】
なお、この後、さらにセル20をエッチングしてベース電極7が配置される領域を形成するが、その工程については、従来技術と同様であるのでその説明を省略する。
【0021】
本実施の形態によれば、HBTの製造時、n型InGaP等からなるエミッタ層上に形成される表面酸化層が、例えばスパッタ作用を利用した不活性イオンビームエッチングにより効率的に除去されるため、エッチング不良が解消してエミッタ層以下の半導体層が設計とおりに形成され、所望の通りの特性を有するHBTを安定して製造することができる。
【0022】
【発明の効果】
本発明によれば、ヘテロ接合バイポーラトランジスタを製造するに際し、例えば第V族のP元素を含むエミッタ層上に形成される表面酸化層が効率的に除去され、エッチング不良が解消することから、特性の安定したヘテロ接合バイポーラトランジスタが製造できる。
【図面の簡単な説明】
【図1】 本発明のヘテロ接合バイポーラトランジスタの製造工程を示す断面図
【図2】 ヘテロ接合バイポーラトランジスタのエピ構造の断面図
【図3】 ヘテロ接合バイポーラトランジスタのデバイス構造の断面図
【図4】 従来のヘテロ接合バイポーラトランジスタの製造工程を示す断面図
【符号の説明】
1 半絶縁性基板
2 サブコレクタ層(n+型GaAs)
3 コレクタ層(n型GaAs)
4 ベース層(p型GaAs)
5 エミッタ層(n型InGaP)
6 エミッタキャップ層(n+型GaAs)
7 ベース電極(TiPtAu製)
8 エミッタ電極(TiPtAu製)
9 コレクタ電極(AuGeNi/Au製)
10 WSi層
10a ひさし部分(WSi層)
20 セル
50 表面酸化層
100 レジスト

Claims (6)

  1. 半絶縁性基板上に、コレクタ層、ベース層、エミッタ層、およびエミッタキャップ層となる各半導体層を順次積層形成する工程と、前記エミッタキャップ層上に、電極層をスパッタ形成する工程と、前記電極層をフォトレジストをマスクとするエッチングによりエミッタパターンとなる形状に形成する工程と、前記エミッタキャップ層を前記エミッタパターンとなる形状に形成された電極層をマスクとしてウエットエッチングにより前記電極層のパターンにひさし部分が生じるようにアンダーカットして前記エミッタ層表面が露出するようパターン形成する工程と、前記電極層の外縁と前記エミッタキャップ層の最上部の外縁とが略一致するように前記電極層の端部を除去する工程と、前記エミッタキャップ層をパターン形成する工程により前記エミッタ層の露出した表面に形成された表面酸化層をイオンミリングにより除去する工程と、前記エミッタ層、ベース層、およびコレクタ層をウエットエッチングして、コレクタ電極が配置される領域を形成する工程とを有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
  2. 前記各半導体層を順次積層形成する工程では、第III−V族化合物半導体より構成される半絶縁性基板上に、n+型GaAsからなる前記サブコレクタ層、n型GaAsからなる前記コレクタ層、p型GaAsからなる前記ベース層、n型InGaPからなる前記エミッタ層、およびn+型GaAsからなる前記エミッタキャップ層となる各半導体層を順次積層し、前記電極層をスパッタ形成する形成する工程では、前記エミッタキャップ層上に、WSiを主成分とする電極層をスパッタ形成する請求項1に記載のヘテロ接合バイポーラトランジスタの製造方法。
  3. 前記エミッタキャップ層はリン酸を含む溶液を用いてウエットエッチングし、前記エミッタ層は塩酸を含む溶液を用いてウエットエッチングすることを特徴とする請求項1または2に記載のヘテロ接合バイポーラトランジスタの製造方法。
  4. 前記塩酸を含む溶液が、塩酸:リン酸:水=2.5〜3.5:1.5〜2.5:1.5〜2.5の比率よりなる水溶液であることを特徴とする請求項3に記載のヘテロバイポーラトランジスタの製造方法。
  5. 前記リン酸を含む溶液が、リン酸:過酸化水素水:水=3〜5:0.5〜1:40〜50の比率よりなる水溶液であることを特徴とする請求項3または4に記載のヘテロ接合バイポーラトランジスタの製造方法。
  6. 前記電極層の外縁と、前記エミッタキャップ層の最上部の外縁とが略一致するように前記電極層の端部を除去するにあたり、SF6ガスのみを用い、かつ、300mTorr以上の圧力で操作する反応性イオンビームエッチングを用いることを特徴とする請求項1〜5のいずれかに記載のヘテロ接合バイポーラトランジスタの製造方法。
JP2001306718A 2001-10-02 2001-10-02 ヘテロ接合バイポーラトランジスタの製造方法 Expired - Fee Related JP3652633B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001306718A JP3652633B2 (ja) 2001-10-02 2001-10-02 ヘテロ接合バイポーラトランジスタの製造方法
US10/259,271 US6777301B2 (en) 2001-10-02 2002-09-26 Method of producing hetero-junction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001306718A JP3652633B2 (ja) 2001-10-02 2001-10-02 ヘテロ接合バイポーラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2003115492A JP2003115492A (ja) 2003-04-18
JP3652633B2 true JP3652633B2 (ja) 2005-05-25

Family

ID=19126312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001306718A Expired - Fee Related JP3652633B2 (ja) 2001-10-02 2001-10-02 ヘテロ接合バイポーラトランジスタの製造方法

Country Status (2)

Country Link
US (1) US6777301B2 (ja)
JP (1) JP3652633B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004054285A1 (de) * 2004-11-10 2006-05-11 Infineon Technologies Ag Halbleitertechnologieverfahren zur Herstellung von Strukturen in einem Halbleitersubstrat
WO2007121524A1 (en) * 2006-04-20 2007-11-01 Epitactix Pty Ltd. Method of manufacture and resulting structures for semiconductor devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2697945B1 (fr) 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
JP3368452B2 (ja) * 1995-04-25 2003-01-20 富士通株式会社 化合物半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2003115492A (ja) 2003-04-18
US20030096470A1 (en) 2003-05-22
US6777301B2 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JP4895421B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
JP2003163218A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP3652633B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2851044B2 (ja) 半導体装置の製造方法
JP2001035857A (ja) 化合物ヘテロバイポーラトランジスタおよびその製造方法
US5726468A (en) Compound semiconductor bipolar transistor
JP3349267B2 (ja) ヘテロバイポーラ型半導体装置とその製造方法
JP3866936B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH0845958A (ja) ヘテロ接合バイポーラトランジスタのベース−コレクタ接合の寄生キャパシタンス減少方法
JP4026347B2 (ja) 化合物半導体バイポーラトランジスタの製造方法
JPH04275433A (ja) 半導体装置の製造方法
US7038244B2 (en) Semiconductor device and method of manufacturing the same
JP3135003B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2002016076A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JP2001326229A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH10178021A (ja) ヘテロバイポーラトランジスタ及びその製造方法
JP2005159112A (ja) 半導体装置および半導体装置の製造方法
JP3350426B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP4558161B2 (ja) ヘテロ接合型バイポーラトランジスタの製造方法
JPH10303214A (ja) ヘテロバイポーラ型半導体装置とその製造方法
JPH10303213A (ja) 半導体装置及びその製造方法
JP2006186235A (ja) 半導体装置及びその製造方法
JPH10107041A (ja) 化合物半導体装置
JP2003309126A (ja) ヘテロ接合バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040715

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050223

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees