DE3751972T2 - Bipolarer Transistor - Google Patents

Bipolarer Transistor

Info

Publication number
DE3751972T2
DE3751972T2 DE3751972T DE3751972T DE3751972T2 DE 3751972 T2 DE3751972 T2 DE 3751972T2 DE 3751972 T DE3751972 T DE 3751972T DE 3751972 T DE3751972 T DE 3751972T DE 3751972 T2 DE3751972 T2 DE 3751972T2
Authority
DE
Germany
Prior art keywords
layer
emitter
region
base
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3751972T
Other languages
English (en)
Other versions
DE3751972D1 (de
Inventor
Kazuo Eda
Masanori Inada
Atsushi Nakagawa
Yorito Ota
Manabu Yanagihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61074738A external-priority patent/JPH07120658B2/ja
Priority claimed from JP61107936A external-priority patent/JPH07120661B2/ja
Priority claimed from JP61193294A external-priority patent/JPS6348863A/ja
Priority claimed from JP61286323A external-priority patent/JPS63138773A/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of DE3751972D1 publication Critical patent/DE3751972D1/de
Application granted granted Critical
Publication of DE3751972T2 publication Critical patent/DE3751972T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/021Manufacture or treatment of heterojunction BJTs [HBT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/80Heterojunction BJTs
    • H10D10/821Vertical heterojunction BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133Emitter regions of BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/231Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/01Bipolar transistors-ion implantation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/072Heterojunctions

Landscapes

  • Bipolar Transistors (AREA)

Description

  • Diese Erfindung betrifft einen bipolaren Transistor, der stark als eine Superhochgeschwindigkeits-Superhochfrequenz-Einrichtung erwartet wird.
  • Die Parameter der Hochgeschwindigkeitswirkung fT und fm eines bipolaren Transistors (BT) werden wie folgt ausgedrückt.
  • fT = 1/2π(τe+τb+τc+τcc)
  • fm = [fT]/ [8πRbCbc]
  • worin τe (Aufladeeit für Emitterverarmungsschicht) = re (Cbc + Ceb), τb (Basisübergangszeit) = Wb²/ηd, τc (Übergangszeit für Kollektorverarmungbschicht) = Wc/2Vs, τcc (Aufladezeit für Kollektorverarmungsschicht) = (Ree + Rc) Cbc, Rb: Basiswiderstand, Cbc: Basis-Kollektor-Kapazität, Ceb: Basis-Emitter- Kapazität, Wb: Basisschichtdicke, Db: Basisdiffusionskoeffizient, Wc: Kollektorverarmungsschichtdicke, Vs: Kollektorsättigungsgeschwindigkeit, re: Emitterwiderstand, Ree: Emitter-Kontaktwiderstand und Rc: Kollektorwiderstand.
  • Bei dem bipolaren Transistor ist es, wie es aus der obigen Formel klar ist, um fT und fm zu erhöhen, notwendig, die Kapazitäten Cbc und Ceb, die Dicke der Basisschicht, den Basiswiderstand, den Emitterwiderstand und den Kollektorwiderstand zu verringern. Insbesondere ist es, um ein größeres fm zu erhalten, erforderlich, Rb und Cbc zu verringern. Zu diesem Zweck ist es äußerst wichtig, die Größe von jedem Teil des bipolaren Transistors zu verringern, die Elektrodengestaltung zu optimieren und den Vorgang zu optimieren, den Kontaktwiderstand der Elektroden zu verringern, und verschiedene Versuche sind in diesen Richtungen gemacht worden.
  • In dem bipolaren Transistor mit Heteroübergang, bei dem ein Halbmaterial mit einer größeren Bandlucke als die Basis als der Emitter verwendet wird, wird das Lecken von Löchern von der Basis zu dem Emitter (in dem Fall von npn) beschränkt, und es ist möglich, die Basis mit einer hohen Dotierung und den Emitter und den Kollektor mit einer niedrigen Dotierung im Gegensatz zu einem gewöhnlichen bipolaren Transistor zu machen. Und es ist ureigentlich zur Verringerung des Basiswiderstandes Rb von Vorteil. Des weiteren werden in einem gewöhnlichen bipolaren Transistor Cbc und Ceb durch das Produkt von Faktoren aufgrund des Dotierens der Sperrschichtkapazität und des Sperrschichtbereiches ausgedrückt. In dem bipolaren Transistor mit Heteroübergang hängen, da der Emitter und der Kollektor niedrig dotiert sind und die Basis bei einer hohen Dotierung ist, die Faktoren wegen des Dotierens nur vom Dotieren des Emitters und des Kollektors ab, und Ceb und Ebc werden ausgedrückt, wie folgt.
  • Ceb α [ne] Aeb, Cbc α [nc] Abc
  • worin ne und nc Dotierkonzentrationen des Emitters und Kollektors sind, und Aeb und Abc Grenzschichtbereiche des Emitters und der Basis bzw. der Basis und des Kollektors sind. Deshalb können in dem bipolaren Transistor mit Heteroübergang verglichen mit einem gewöhnlichen bipolaren Transistor ne und nc verringert werden, so daß Ceb und Cbc von vornherein verringert werden. Zum Hochgeschwindigkeitsbetrieb des bipolaren Transistors mit Heteroübergang ist neben der Optimierung der Heterostruktur die Optimierung der Struktur der Einrichtung und des Verfahrens wichtig, wie es in Beziehung auf den bipolaren Transistor erwähnt worden ist. In dieser Hinsicht sind die folgenden Verfahren versucht worden, um Ceb und Cbc zu verringern, nicht nur in einem bipolaren Transistor mit Heteroübergang, sondern auch in einem gewöhnlichen, bipolaren Transistor, beide vom normalen Typ mit an der oberen Seite angeordnetem Emitter und vom umgekehrten Typ mit an der Unterseite angeordnetem Kollektor sind möglich (H. Kroemer, "Heterostructure Bipolar Transistors and Integrated Circuits", Proc. IEEE, Band 70, 5. 13, 1982). Der normale Typ ist von Vorteil, um die Emittergröße zu verringern und Ceb zu verkleinern. Gleichzeitig ist es möglich, Cbc zu verkleinern, indem ein Isolierbereich in der Schicht zum Bilden des Kollektors durch Ionenimplantation von oben gebildet wird, und ein Kollektor geringer Größe vom vergrabenen Typ gebildet wird.
  • Bei dem bipolaren Transistor vom umgekehrten Typ ist er von vornherein, da der Kollektor an der oberen Seite ist, zum Verringern der Kollektorgröße und zum Verkleinern von Cbc von Vorteil. Des weiteren ist es durch eine gleichzeitige Verwendung der Ionenimplantation möglich, Ceb zu verringern, indem Störstellen in die den Emitter bildenden Schicht eingebracht werden, um einen Isolierbereich zu bilden, und die Emittergröße verringert wird.
  • Ein solcher Versuch wird bei einem bipolaren Transistor mit Heteroübergang vom normalen Typ gemacht (P.M. Asbeck u.a., "GaAs/(Ga, Al)As Heterojunction Bipolar Transistors with Buried Oxygen-Implanted Isolation Layers, "Electron Device, Lett., Band EDL-5, S. 310, 1984).
  • Um den Basiswiderstand zu verringern, sind bei einem Verfahren zum Verringern des Schichtwiderstandes Versuche gemacht worden, indem ein dicker, äußerer Basisbereich gebildet wird, indem sekundär die Störstellen zum Dotieren der Basis eingeführt werden, um den äußeren Basiswiderstand zu verringern, der einen großen Anteil des Basiswiderstands einnimmt (P.M. Asbeck u.a., "Application of Thermal Pulse Annealing to Ion-Implanted GaAlAs/GaAs Heterojunction Bipolar Transistors", IEEE Electron Device Lett., Band EDL-4, S. 81, 1983), und bei einem Verfahren zum Bilden der Basiselektrode nahe bei dem Emitterabschnitt durch Selbstausrichtung (Nagata u.a., "A New Self- Aligned Structure AlGaAs/GaAs HBT for High Speed Digital Circuits", Proc. Symp. on GaAs and Related Compounds (Inst. Phys. Conf. Serv. 79), 5. 589, 1985).
  • In der Veröffentlichung "Heterojunction Bipolar Transistors" von Harris u.a. (Japanese Journal of applied Physics, 22, Supplements 22-1, Seiten 375-380 [1983]) wird eine bipolare Transistorstruktur zur Anwendung bei digitalen, integrierten Hochgeschwindigkeitsschaltungen beschrieben. Die beschriebene Struktur umfaßt eine erste Schicht, die einen Kollektorbereich einschließt, und eine zweite Schicht, die auf der genannten ersten Schicht gebildet ist und einen Basisbereich einschließt.
  • Die folgenden Probleme sind in den herkömmlichen Verfahren zum Herstellen von bipolaren Transistoren für Hochgeschwindigkeitsanwendungen enthalten. Um einen Kollektor geringer Größe vom vergrabenen Typ durch Ionenimplantation zu bilden, wird zusätzlich eine kleine Maske verlangt. In diesem Fall ist, wenn die Transistorgröße kleiner ist, das Anpassen der Maske zum Bilden dieses Bereiches und des Emitterbereiches schwieriger. Oder, den Emitterbereich, die Emitterelektrode und die Emitterherausführelektrode durch unterschiedliche Masken zu bilden, stellte ein Problem beim Anpassen der Maske dar, wenn die Transistorgröße verringert war. Beim Bilden der Herausführungselektrode trat, da der Emitter-, Basis- und Kollektorbereich in einem Mesamuster gebildet werden, ein Stufenbruch der Herausführungselektrode auf. Übrigens ist es, wenn ein äußerer Basisbereich durch Ionenimplantation oder durch Dotieren mit einer hohen Dosis gebildet werden, notwendig, verschiedene Masken zum Überdecken des Emitterbereiches zu verwende, und neben der Anpassung der Maske bei den obigen Bereichen wurde das Anpassen der Maske zum Bilden der Basiselektrode und der Basisherausführungselektrode schwieriger, wenn die Transistorgröße kleiner war. Dennoch kann, da es schwierig ist, mit einem gewöhnlichen Verfahren die Basiselektrode nahe bei dem Emitter zu bilden, das Selbstausrichtungsverfahren verwendet werden, wobei aber bei den herkömmlichen, obenerwähnten Verfahren, wenn, da die Basiselektrode vor der Emitterelektrode gebildet wurde, es eine Begrenzung bei den Arten von Basiselektroden, die verwendet werden sollen, aufgrund des Unterschiedes bei der Legierungsbehandlungstemperatur dieser Elektroden gab, das Anpassen der Maske zum Bilden der Basisherausführungselektrode und das Anpassen der Maske zum Bilden der Emitterherausführungselektrode benötigt wurden, und das Verfahren wurde schwierig, wenn die Größe verringert wird, und wegen des Mesamusters war es wahrscheinlich, daß ein Stufenbruch der Herausführungselektrode und eine Drahtunterbrechung auftreten.
  • Gemäß der vorliegenden Erfindung wird geschaffen ein bipolarer Transistor, der eine erste Schicht, die einen Kollektorbereich einschließt, und eine zweite Schicht umfaßt, die auf der genannten ersten Schicht gebildet ist und einen Basisbereich einschließt, worin die genannte zweite Schicht des weiteren einen Isolierbereich einschließt, der sich von dem genannten Basisbereich erstreckt, und worin der genannte bipolare Transistor ferner umfaßt eine dritte Schicht, die einen Emitterbereich einschließt, der auf einem Teil des genannten Basisbereiches gebildet ist und sich fortsetzt, einen Teil des genannten Isolierbereiches der genannten zweiten Schicht zu überdecken, und eine Emitterelektrodenschicht, die gebildet ist, eine gesamte obere Oberfläche der genannten dritten Schicht zu überdecken, worin ein Teil der genannten Emitterelektrodenschicht auf einem Teil der genannten dritten Schicht, die einen Teil des genannten Isolierbereiches der genannten zweiten Schicht überdeckt, als eine Emitterelektrodenkontaktleitung dient.
  • Gemäß einem anderen Gesichtspunkt der vorliegenden Erfindung wird ein bipolarer Transistor geschaffen, der eine erste Schicht, die einen Emitterbereich einschließt, und eine zweite Schicht umfaßt, die auf der genannten ersten Schicht gebildet ist und einen Basisbereich einschließt, worin die genannte zweite Schicht des weiteren einen Isolierbereich einschließt, der sich von dem genannten Basisbereich erstreckt, und worin der genannte bipolare Transistor ferner umfaßt eine dritte Schicht, die einen Kollektorbereich einschließt, der auf einem Teil des genannten Basisbereiches gebildet ist und sich fortsetzt, einen Teil des genannten Isolierbereiches der genannten zweiten Schicht zu überdecken, und eine Kollektorelektrodenschicht, die gebildet ist, eine gesamte obere Oberfläche der genannten dritten Schicht zu überdecken, worin ein Teil der genannten Kollektorelektrodenschicht auf einem Teil der genannten dritten Schicht, die einen Teil des genannten Isolierbereiches der genannten zweiten Schicht überdeckt, als eine Kollektorelektrodenkontaktleitung dient.
  • Die Transistoren gemäß den obigen zwei Gesichtspunkten der vorliegenden Erfindung sind im wesentlichen zueinander äquivalent, wobei die Lage des Kollektors und des Emitters bei jenen gemäß dem ersten Gesichtspunkt gegenüber jenen gemäß dem zweiten Gesichtspunkt umgekehrt sind. Transistoren gemäß beiden Gesichtspunkten können mit einem Verfahren gemäß der mitanhängigen europäischen Patentanmeldung Nr. 87302784 gebildet werden.
  • Die Erfindung wird nun mehr im einzelnen in beispielhafter Weise unter Bezugnahme auf die Zeichnungen beschrieben, in denen:
  • Fig. 1 ein Beispiel einer Struktur eines bipolaren Transistors gemäß dieser Erfindung zeigt, in der (a) eine Vorderschnittansicht ist, (b) eine Seitenschnittansicht ist und (c) ein Lageplan von Teilen ist;
  • Fig. 2 eine Schnittansicht ist, die die Beziehung der Emitterelektrodenmetallschicht und eines dicken, äußeren Basisbereiches zeigt, der durch Selbstausrichtung eines bipolaren Transistors gemäß dieser Erfindung gebildet ist;
  • Fig. 3, 4, 5 Schnittansichten sind, die die Ausgestaltung der Emitterelektrodenmetallschicht, des Emitterbereiches und der Basiselektrodenmetallschicht eines bipolaren Transistors gemäß dieser Erfindung zeigen;
  • Fig. 6, 7, 8, 9, 10 Schnittansichten sind, die das Verfahren zum Bilden der Emitterelektrodenmetallschicht durch Umkehren von einem Hilfsemitter angeben, wobei sich Fig. 6 auf einen Fall zum Überdecken der gesamten oberen Oberfläche des Emitters bezieht, wobei die Emitterelektrodenmetallschicht im wesentlichen die gleiche Größe wie der Emitter hat, Fig. 7 die Emitterelektrodenmetallschicht zeigt, die die obere Oberfläche des Emitters in der Form eines Regenschirms überdeckt, sich Fig. 8 auf einen Fall zum Anordnen einer Halbleitermaterialschicht bezieht, die eine größere Arbeitsfunktion als das Basiselektrodenmetall zwischen der Emitterelektrodenmetellschicht und dem Emitter in Fig. 6 hat, Fig. 9 einen Fall des Anordnens der Emitterelektrodenmetallschicht auf dem Emitter angibt, um seine obere Oberfläche in einer Pilzform zu überdecken, und Fig. 10 einen Fall zeigt, wobei AlxGa1-xAs (x = 0,4) als Schutzschicht auf der Emitterkontaktschicht bei dem Verfahren in Fig. 9 verwendet wird;
  • Fig. 11, 12 Schnittansichten sind, die das Verfahren zum Bilden eines äußeren Basisbereiches mit niedrigem Widerstand, wobei ein Hilfsemitter und eine Maske verwendet werden, durch Selbstausrichtung und Ionenimplantation zeigen, wobei Fig. 11 einen Fall des Bildens eines hochdotierten, äußeren Basisbereiches zeigt, und sich Fig. 12 auf einen Fall des Bildens eines dicken, äußeren Basisbereiches bezieht;
  • Fig. 13 ein Verfahren zum Bilden eines Kollektorbreiches vom vergragenen Typ durch Selbstausrichtung durch Ionenimplantation angibt, wobei ein Hilfsemitter als Maske verwendet wird;
  • Fig. 14 ein Verfahren zum Bilden durch Selbstausrichtung eines Kollektorbereiches vom vergrabenen Typ durch Ionenimplantation zeigt, wobei die Emitterelektrodenmetallschicht als Maske verwendet wird;
  • Fig. 15, 16, 17, 18, 19, 20 Verfahren zum Bilden der Basiselektrodenmetallschicht, wobei eine Emitterelektrodenmetallschicht oder ein Hilfsemitter verwendet werden, durch Selbstausrichtung nahe dem Emitterbereich darstellen, wobei in Fig. 15 ein Verfahren zum Verwenden einer regenschirmförmigen Emitterelektrodenmetallschicht als Maske ist, Fig. 16 ein Verfahren zum Verwenden einer Emitterelektrodenmetallschicht und einer SiOx Seitenwand ist, die an ihrer Seite als Maske gebildet ist, Fig. 17 ein Verfahren zum Verwenden einer SiOx Seitenwand ist, wobei eine Emitterelektradenmetallschicht verwendet wird, die die obere Oberfläche des Emitterbereiches mit der gleichen Größe überdeckt, Fig. 18 ein Verfahren zum Verwenden einer pilzförmigen Emitterelektrodenmetallschicht ist, Fig. 19 ein Verfahren zum Bilden einer Emitterelektrodenmetallschicht nach dem Bilden einer Basiselektrodenmetallschicht durch Selbstausrichtung ist, wobei ein regenschirmförmiger Hilfsemitter verwendet wird, und Fig. 20 ein Verfahren zum Bilden einer Emitterelektrodenmetallschicht nach dem Bilden einer Basiselektrodenmetallschicht durch Selbstausrichtung ist, wobei ein Hilfsemitter im wesentlichen der gleichen Größe wie der Emitter verwendet wird;
  • Fig. 21 ein Selbstausrichtungsbildungsverfahren eines gekoppelten Vorsprungs des Emitterbereiches und eines Isolierbereiches zeigt, der durch Umwandeln aus dem Emittermaterial gebildet ist, und eine Emitterelektrodenmetallschicht, um die gesamte Oberfläche des oberen Endes dieses Vorsprungs zu überdecken; und
  • Fig. 22 ein Bildungsverfahren der Basiselektrodenmetallschicht zeigt, die nahe dem Emitterbereich angeordnet ist und sich von dem äußeren Basisbereich zu dem Isolierbereich um den Transistor herum fortsetzt, wobei die Emitterelektrodenmetallschicht in Fig. 21 verwendet wurde.
  • In den Fig. 1 bis 22 bedeuten die Bezugszeichen folgendes:
  • 1 halbisolierendes GaAs Substrat, 2 hochdotiertes GaAs vom n- Typ, 2a ein Teil von 2, um einen bipolaren Transistor zu bilden, 3 GaAs vom n-Typ, 3a Kollektorbereich, 3b Isolierbereich, der durch Umwandeln von Material von 3 gebildet wird, 4 hochdotiertes GaAs vom p-Typ, 4a Teil von 4, um einen bipolaren Transistor zu bilden, 4b Basisbereich gerade unterhalb der Emitterelektrodenmetallschicht oder der aus ihr und der Seitenwand gebildeten Schicht, 4c Basisbereich des Äußeren von 4b, 4d dicker, äußerer Basisbereich, 5 AlxGA1-xAs vom n-Typ, 5a Teil von 5, um einen bipolaren Transistor zu bilden, 5b Isolierbereich, der durch Umwandeln von Material von 5 gebildet wird, 5c Bereich vom p-Typ, der durch Umwandeln von Material von 5 gebildet wird, 6 hochdotiertes GaAs vom n-Typ, 6a Teil von 6, um einen bipolaren Transistor zu bilden, 6b Isolierbereich, der durch Umwandeln von Material von 6 gebildet wird, 7 Mehrschichtstrukturmaterial, das aus den Teilen 1 bis 7 gebildet ist, 8 Emitterbereich, der aus 5a und 6a gebildet ist, 9 Vorsprung, der aus 8 und 5b, 6b gebildet ist, 10a Emitterelektrodenmetallschicht, die die gesamte obere Oberfläche des Vorsprungs 9 in der Form eines Regenschirms überdeckt, 10b Verdrahtungsmuster der Emitterelektrode, 10c Emitterelektrodenmetallschicht, die die gesamte obere Oberfläche des Vorsprungs 9 überdeckt und im wesentlichen die gleiche Größe wie der Vorsprung 9 hat, 10d pilzförmige Emitterelektrodenmetallschicht, um die obere Oberfläche des Vorsprungs 9 zu überdecken, 10e Emitterelektrodenmetallschicht, die die gesamte obere Oberfläche des Emitters überdeckt und im wesentlichen die gleiche Größe wie der Emitter hat, 10f Emitterelektrodenmetallschicht, um die gesamte obere Oberfläche des Emitters in der Form eines Regenschirms zu überdecken, 10g pilzförmige Emitterelektrodenmetallschicht, um die gesamte obere Oberfläche des Emitters zu überdecken, 11a Basiselektrodenmetallschicht, die sich von dem äußeren Basisbereich bis zu dem Umfangsisolierbereich fortsetzt, 11b Basiselektrodenverdrahtungsmuster, 11c Basiselektrode, die nahe dem Emitterbereich gebildet ist, 12a Kollektorelektrode, 12b Kollektorelektrodenverdrahtungsmuster, 13 Isolierbereich innerhalb des Transistors, 14 äußerer Isolierbereich, der äußerlich den Transistor berührt, 15 Hinterschneidungsbereich durch Ätzen, 16 Mehrschichtstrukturmaterial, das aus 7, 35 und 36 gebildet ist, 17 Seitenwand, 18 SiOx Hilfsemitter, 19 Al Hilfsemitter, 20 Hilfsemitter, 21 photoempfindliches Kunstharz, 22a Öffnung mit freigelegtem 6a, 22b regenschirmförmige Öffnung mit freigelegtem 6b, 23 AlxGa1-xAs (x ≥ 0,4), um die Schicht 6 zu schützen, 24 Ionenimplantation (Be&spplus;), 25 Ionenimplantation (O&spplus;), 26 Ionenimplantation (H&spplus;), 27 Maske aus photoempfindlichem Kunstharz, 28 Basiselektrodenmetall, 29a Basisbereich, 29b Maske in der gleichen Größe wie der Basisbereich, 30 SiOx Hilfsemitter, der sich von dem Emitterbereich bis zu dem Isolierbereich erstreckt, 31 Al Hilfsemitter, um die gesamte obere Oberfläche von 30 zu überdecken, 32 Hilfsemitter, der aus 30 und 31 gebildet ist, 33 Querschnitt des bipolaren Transistors, 34 Querschnitt des bipolaren Transistors, 35 InxGa1-xAs (x = 0 bis 1), vom n-Typ, 35a Teil von 35, der auf dem Emitterbereich 8 gebildet ist, 36 InAs Schicht vom n-Typ und 36 Teil von 36, der auf dem Emitter 8 gebildet ist.
  • Ausführungsform 1
  • Fig. 1 zeigt einen bipolaren Transistor vom npn-Typ mit Heteroübergang als ein Beispiel einer Konstruktion des bipolaren Transistors gemäß einer ersten Ausführungsform dieser Erfindung. Fig. 1 (a) ist eine Prinzipzeichnung, die eine Draufsicht auf die Ausgestaltung der Teile des bipolaren Transistors mit Heteroübergang zeigt, und Fig. 1 (b) ist eine Schnittansicht, wenn die Fig. 1 (a) in einer Ebene 33 senkrecht zu der Papieroberfläche geschnitten wird, während Fig. 1 (c) eine Schnittansicht ist, wenn Fig. 1 (a) in einer Ebene 34 senkrecht zu der Papieroberfläche geschnitten wird.
  • Auf dem Umfang des Basisbereiches 4a, der aus hochdotiertem GaAs vom p-Typ (p&spplus;-GaAs) gebildet ist, gibt es einen Isolierbereich 13, der durch Umwandeln von p&spplus;-GaAs und GaAs (n-GaAs) gebildet wird, die mit n-Typ dotiert worden sind, um den Kollektorbereich 3a zu bilden, und ein Isolierbereich 14, der durch Umwandeln einer Schicht aus hochdotiertem GaAs vom n-Typ (n&spplus;-GaAs) gebildet wird, um den Kontakt für den Kollektor 2a zusätzlich zu den Halbleitermaterialien von 4a und 3a zu bilden.
  • Der Emitterbereich 8 ist aus einem Teil 5a gebildet, das aus AlxGa1-xAs vom n-Typ (n-AlGaAs) mit einer großen Bandlücke hergestellt ist, und einem Teil 6a, der aus n&spplus;-GaAs gemacht ist, und bildet den Bereich des Vorsprungs 9, der mit einem Isolierbereich gekoppelt ist, der aus 6b und 5b gebildet ist, die durch Umwandeln von Halbleitermaterial von 6a und 5a gebildet sind.
  • Die Emitterelektrodenmetallschicht 10a überdeckt die gesamte obere Oberfläche des genannten Vorsprungs 9 und hat einen Aufbau, wie ein Regenschirm um dem Vorsprung 9 herum hervorzustehen, und dieser Aufbau dient als Emitterelektrode und als Emitterherausführungselektrode.
  • Demgemäß ist der Widerstand des Emitterkontakts äußerst klein verglichen mit dem des herkömmlichen bipolaren Transistors mit Heteroübergang. Übrigens kann das Verdrahtungsmuster 10b sehr leicht durch Verwenden einer einfachen Maske gebildet werden, und dieses Verdrahtungsmuster 10b ist auch frei von Drahtunterbrechungen aufgrund eines Stufenbruches, was ein herkömmliches Problem war, da es die Emitterelektrodenmetallschicht 10a auf drei Seiten berührt. Des weiteren kann, da die Emitterelektrodenmetallschicht 10a als Emitterelektrode und als Emitterherausführungselektrode dient, der bipolare Transistor mit Heterostruktur mit einer äußerst kleinen Emittergröße ohne weiteres hergestellt werden. Ein Teil 6b des Vorsprungs 9 ist bei dieser Ausführungsform isoliert, aber es wird nicht notwendigerweise verlangt. Wenn der Teil 6b in einem Zustand von n&spplus;-GaAs gelassen wird, wird die Kapazität in dem Isolierbereich 14, der zwischen der Elektrodenmetallschicht 10a und der Schicht 2 aus n&spplus;-GaAs eingeschlossen ist, etwas vergrößert, aber diese Änderung ist vernachlässigbar klein bei einem bipolaren Transistor mit Heterostruktur geringer Größe. Im Gegensatz ist es, da der den Kontakt des Emitters bildende Bereich vergrößert wird, wirksam, den Kontaktwiderstand zu verringern. Ähnlich wie bei dem Teil 5b kann die obere Oberfläche ebenfalls im Zustand vom n-Typ sein.
  • Die Basiselektrodenmetallschicht 11a ist mit dem Basisbereich 4b unmittelbar unterhalb der regenschirmförmigen Emitterelektrodenmetallschicht 10a gekoppelt und setzt sich von dem äußerem Basisbereich 4c zu dem umfangsmäßigen Isolierbereich 14 fort, wobei sie als eine Basiselektrode und als eine Basisherausführungselektrode dient. Demgemäß ist das Bilden des Basisverdrahtungsmusters äußerst einfach und, da es keinen Stufenunterschied gibt, tritt eine Unterbrechung aufgrund eines Stufenbruches nicht auf. Übrigens wird, da die Elektrodenschicht 11a sehr nahe bei dem Emitterteil 5a gebildet ist, der äußere Basiswiderstand äußerst verringert.
  • Unmittelbar unterhalb der Emitterelektrodenmetallschicht 10a ist ein Kollektor 3a vom vergrabenen Typ im wesentlichen mit der gleichen Größe wie der Emitterelektrodenbereich zusammen mit einem Isolierbereich 3b gebildet, der durch Umwandeln des gleichen Halbleitermaterials wie 3a auf seinem Umfang gebildet wird. Daher kann die Basis-Kollektor-Sperrschichtkapazität Cbc äußerst verringert werden.
  • Der Basisbereich 4c außerhalb des Basisbereiches 4b unmittelbar unterhalb der Emitterelektrode ist vom p-Typ mit einer höheren Dotierung als der Basisbereich 4b. Demgemäß besitzt der äußere Basisbereich einen kleinen Schichtwiderstand.
  • Bei dieser Ausführungsform wird der bipolare Transistor mit Heterostruktur, der verständlicherweise die Merkmale der obengenannten Teile besitzt, gebildet.
  • Bei dem genannten Aufbau des bipolaren Transistors mit Heteroübergang wird AlxGa1-xAs als Emitter verwendet und GaAs wird verwendet, um andere Teile zu bilden, wobei aber der gleiche Aufbau auch bei einem bipolaren Transistor mit Heteroübergang anwendbar ist, der aus anderen Materialien hergestellt wird, oder einem üblichen bipolaren Transistor mit Homoübergang, der aus Emitter, Basis und Kollektor des gleichen Halbleitermaterials gebildet ist, oder einem bipolaren Transistor vom pnp- Typ. Des weiteren kann er bei einem bipolaren Transistor mit Heteroübergang vom umgekehrten Typ oder einem bipolaren Transistor angewendet werden, bei dem die Lage des Emitters und des Kollektors ausgetauscht sind, so daß der Kollektor an die obere Seite gelangt.
  • In Fig. 1 umfaßt der Aufbau des bipolaren Transistors mit Heteroübergang den genannten Emitter, die Emitterelektrodenmetallschicht, die Basiselektrodenmetallschicht, den Kollektor vom vergrabenen Typ und die äußere Basis mit niedrigem Widerstand, wobei dies aber nicht einschränkend ist. Beispielsweise kann der bipolare Transistor vom Heterotyp mit verbesserter Leistung verglichen mit dem herkömmlichen Erzeugnis dargestellt werden, indem ein charakteristischer Vorsprung 9 und eine Emitterelektrodenmetallschicht 10a verwendet werden und die anderen Teile mit der üblichen Konstruktion eines bipolaren Transistors vom Heterotyp gebildet werden, oder indem dies mit einer anderen obenerwähnten charakteristischen Struktur kombiniert wird.
  • Ausführungsform 2
  • Fig. 2 zeigt einen unterschiedlichen Aufbau der ersten Ausführungsform, worin der Basisbereich 4d außerhalb des Basisbereiches 4b unmittelbar unterhalb der Emitterelektrodenmetallschicht 10a ein dicker, äußerer Basisbereich ist, der aus einem Bereich 5c vom p-Typ gebildet ist, der durch Umwandeln des gleichen Halbleitermaterials wie in dem Emitterbereich 5a gebildet wird, und ein äußerer Basisbereich 4c aus p&spplus;-GaAs.
  • Als ein Ergebnis kann der Flächenwiderstand der äußeren Basis verringert werden. Es spielt überhaupt keine Rolle, wenn sich der äußere Basisbereich zu dem Bereich der Kollektorschicht 3a fortsetzt, und es ist im Gegensatz wirksam, den Flächenwiderstand der äußeren Basis zu verringern.
  • Ausführungsform 3
  • Fig. 3 zeigt einen anderen Aufbau der Emitterelektrodenmetallschicht 10a und der Basiselektrodenmetallschicht 11a in der ersten Ausführungsform.
  • In Fig. 3, die sich auf die erste Ausführungsform bezieht, ist die gesamte obere Oberfläche des Emittervorsprungs 9 mit der Emitterelektrodenmetallschicht 10a von im wesentlichen der gleichen Größe davon überdeckt, eine Seitenwand 17 aus einem dünnen Film aus SiOx von 300 nm (3000 Å) Dicke, ist auf den Seiten um den Vorsprung 9 herum und der Emitterelektrodenmetallschicht 10a gebildet und eine Elektrodenmetallschicht 11a ist im wesentlichen in Berührung mit der Seitenwand 17 gebildet, die sich von der äußeren Basis zu dem Umfangsisolierbereich erstreckt. Die Wirkung ist die gleiche, wie die bei der ersten Ausführungsform erwähnte. Übrigens kann als Seitenwand anderes Isoliermaterial verwendet werden, wie SiNx.
  • Ausführungsform 4
  • Fig. 4 zeigt eine weitere unterschiedliche Zusammensetzung der ersten Ausführungsform, bei der eine Seitenwand 17, die aus einer dünnen Schicht aus SiOx mit einer Dicke von 300 nm (3000 Å) hergestellt ist, auf der Seite des Emittervorsprungs 9 und der Emitterelektrodenmetallschicht 10a gebildet ist, und eine Elektrodenmetallschicht 11a ist im wesentlichen in Berührung mit der Seitenwand 17 gebildet, die sich von der äußeren Basis zu dem Umfangsisolierbereich 14 fortsetzt. Als Seitenwand kann anderes Isoliermaterial, wie SiNx, auch verwendet werden.
  • Ausführungsform 5
  • Fig. 5 bezieht sich auch auf die erste Ausführungsform und zeigt einen Aufbau, bei dem die gesamte obere Oberfläche des Vorsprungs 9 mit der Emitterelektrodenmetallschicht überdeckt ist, und die Elektrodenmetallschicht selbst ist wie ein Pilz geformt, der sich über die Umfangsteile des Vorsprungs 9 ausbreitet, und in Verbindung mit dem Basisbereich 4b unmittelbar unterhalb der Pilzelektrode befindet sich eine Basiselektrodenmetallschicht 11a, die sich von dem äußeren Basis bereich 4c bis zu dem Umfangsisolierbereich 14 fortsetzt.
  • Ausführungsform 6
  • Fig. 6 stellt ein Herstellungsverfahren dar, wobei eine Emitterelektrodenmetallschicht 10e gebildet wird, um die gesamte obere Oberfläche des Vorsprungs 8 zu überdecken, der aus dem Emitterbereich gebildet ist. Wie es in Fig. 6 (a) gezeigt ist, wird auf einem halbisolierenden Substrat 1 aus GaAs ein Mehrschichtstrukturmaterial 7 durch epitaktisches Aufwachsen gebildet, die aus einer Schicht 2 aus n&spplus;-GaAs, einer Schicht 3 aus n-GaAs, einer Schicht 4 aus p&spplus;-GaAs, einer Schicht 5 aus n-AlGaAs und einer Schicht 6 aus n&spplus;-GaAs aufgebaut ist.
  • Auf diesem Mehrschichtstrukturmaterial 7 wird ein dünner Film aus SiOx 1 µm dick gebildet, und in dem Bereich, der dem Emitter entspricht, wird auf diesem Film eine Al Schicht 19 mit einer Dicke von 500 nm (5000 Å) durch Aufdampfen und Abheben gebildet, und eine SiOx Schicht 18, die dem Emitterbereich entspricht, wird durch Trockenätzen mit CHF&sub3; gebildet, wobei die Al Schicht 19 als Maske (Fig. 6 [b]) verwendet wird. Indem der äußere Basisbereich 4c durch Ätzen freigelegt wird, wobei ein Hilfsemitter 20 verwendet wird, der aus der SiOx Schicht 18 und der Al Schicht 19 als Maske gebildet ist, wird ein hervorstehender Emitterbereich 8 gebildet (Fig. 6 [c]). Nachfolgend wird die Oberfläche mit einem photoempfindlichen Kunstharz 21 (Fig. 6 [d]) überdeckt und flachgemacht, und das photoempfindliche Kunstharz 21 wird durch Trocken tzen unter Verwendung eines Sauerstoffplasmas ge tzt, und der obere Teil des Hilfsemitters 20 wird freigelegt (Fig. 6 [e]), wobei durch Entfernen der Al Schicht 19 mit Salzsäure und auch durch Entfernen des SiOx 18 durch Puffer-HF eine Öffnung 22a gebildet wird (Fig. 6 [f]). Als nächstes werden in diese Öffnung 22a AuGe, Ni, Ti und Au in dieser Reihenfolge verdampft und geätzt (Fig. 7 [a]), und danach unter Verwendung des Verfahrens (d) bis (g) in Fig. 6 entfernt, und eine Emitterelektrodenmetallschicht 10e wird gebildet (Fig. 6 (g)). Als ein Ergebnis wird die Emitterelektrodenmetallschicht 10e, um die gesamte obere Oberfläche des Emitterbereiches 8 zu überdecken, gebildet. Bei dieser Ausführungsform werden, übrigens als Schicht, den Hilfsemitter zu bilden, eine SiOx Schicht und eine Al Schicht verwendet werden, aber statt des SiOx können andere Materialien, wie SiNx, ebenfalls verwendet werden. Oder statt Al kann ein anderes Metall ebenfalls verwendet werden. Übrigens wird nach dem Bilden von SiOx 18 durch Trockenätzen die Al Schicht 19 nicht notwendigerweise verlangt. Bei dieser Ausführungsform kann der äußere Basisbereich 4c ebenfalls durch Ätzen bis nahe zu dem äußeren Basisbereich unter Verwendung eines Hilfsemitters 20 als eine Maske hergestellt werden, und wobei dann bis zu dem äußeren Basisbereich geätzt wird, wobei die Emitterelektrodenmetallschicht als eine Maske verwendet wird. Dies hat eine Wirkung, den äußeren Basisbereich zu schützen, daß er während des Verfahrens nicht zerstört wird. Dieses Verfahren kann auch bei bipolaren Transistoren mit Homoübergang oder bipolaren Transistoren mit Heteroübergang oder bipolaren Transistoren vom umgekehrten Typ angewendet werden.
  • Ausführungsform 7
  • Fig. 7, die auf die Ausführungsform bezieht, die mit dem Verfahren der Fig. 6 gebildet worden ist, zeigt einen unterschiedlichen Aufbau, bei dem nach dem Bilden des Hilfsemitters 20, wie in Fig. 6 (b), ein nasses Ätzen ausgeführt wird, den äußeren Basisbereich 4c freizulegen, wie es in Fig. 7 (a) gezeigt ist, und ein Hinterschneidungsabschnitt 15 wird unterhalb des Hilfsemitters 20 durch Ätzen (7(a)) gebildet, und danach wird unter Verwendung des Verfahrens von (d) bis (g) in Fig. 6 eine Emitterelektrodenmetallschicht 10f gebildet, um den Emittervorsprung 8 in der Form eines Regenschirms zu überdecken, wie es in Fig. 7 (b) gezeigt ist, wobei ein Hilfsemitter 20 verwendet wird.
  • Ausführungsform 8
  • Indem ein Mehrschichtstrukturmaterial 16 durch epitaktisches Aufwachsen einer Schicht 35 aus hochdotiertem InxGa1-xAs vom n- Typ, wobei x fortlaufend von 0 bis 1 geht (n-InxGa1-xAs, x = 0 bis 1), und eine Schicht 36 aus hochdotiertem InAs vom n-Typ auf dem Mehrschichtstrukturmaterial 7 gebildet wird, wird eine Emitterelektrodenmetallschicht 10e gebildet, wie es in Fig. 8 (b) gezeigt ist, indem das Verfahren der Fig. 6 angewendet wird. Da die Arbeitsfunktion von InAs größer als die des Elektrodenmetalls ist, kann ein Emitterkontakt mit geringen Widerstand ohne irgendeine Legierungswärmebehandlung erhalten werden. Bei dieser Ausführungsform werden InxGa1-xAs, das sich fortlaufend in der Zusammensetzung ändert, und InAs wird in Schichten gebildet, wobei aber bei InxGa1-xAs eine bestimmte Zusammensetzung auch in einer Schicht 9 gebildet werden kann.
  • Ausführungsform 9
  • Fig. 9 zeigt ein Herstellungsverfahren der pilzförmigen Emitterelektrodenmetallschicht 10g. Nach dem Bilden eines Emittervorsprungs 8 durch Ätzen, wie es in Fig. 6 (c) gezeigt ist, wird unter Verwendung eines Hilfsemitters 20 als Maske die Oberfläche mit einem dünnen Film aus SiOx mit einer Dicke von 300 nm (3000 Å) überdeckt, und eine Seitenwand 17, die aus Si-Ox zusammengesetzt ist, wird an den Seiten des Emittervorsprungs 8 und des Hilfsemitters 20 durch anisotropes Trokkenätzen gebildet, wobei CHF&sub3; (Fig. 9 (a)) verwendet wird. Dann wird die Oberfläche mit einem photoempfindlichen Kunstharz 21 (Fig. 9 (b)) beschichtet und abgeflacht, und der obere Teil des Hilfsemitters 20 wird durch Trockenätzen unter Verwendung eines Sauerstoffplasmas (Fig. 9 (c)) freigelegt, und nach dem Entfernen von Al 19 durch HCl wird eine Öffnung 22b mit einer freigelegten n+-GaAs Schicht 6a durch anisotropes Trockenätzen unter Verwendung von CHF&sub3; (Fig. 9 (d)) gebildet. Nachfolgend werden AuGe, Ni, Ti und Au in dieser Reihenfolge aufgedampft und es wird abgehoben, wodurch eine Emitterelektrodenmetallschicht 10g gebildet wird.
  • Ausführungsform 10
  • Indem eine AlxGa1-xas Schicht 23, worin x gleich 0,4 oder größer ist, auf dem Mehrschichtstrukturmaterial in Fig. 6 (a) gebildet, wird das Verfahren der Fig. 9 danach angewendet wird. Jedoch wird bei dem Verfahren der Fig. 9 (d) nach dem Entfernen der SiOx Schicht 18 und auch dem Entfernen der AlxGa1-xAs Schicht 23 unter Verwendung von Säure die Emitterelektrodenmetallschicht 10g gebildet. Durch dieses Verfahren kann eine Beschädigung der n&spplus;-GaAs Schicht 6a durch Trockenätzen verhindert werden, und eine saubere n&spplus;-GaAs Schicht 6a erscheint, so daß ein ohm'scher Kontakt hoher Qualität erhalten werden kann. Dieses Verfahren kann auch bei den Ausführungsformen angewendet werden, die mit den Verfahren der Fig. 6 bis 8 gebildet werden.
  • Ausführungsform 11
  • Fig. 11 zeigt hier ein Verfahren zum Bilden eines äußeren Basisbereiches 4c hoher Dotierung vom p-Typ durch Ionenimplantation von Dotiermitteln vom p-Typ in den äußeren Basisbereich 4c außerhalb des Basisbereiches 4b gerade unterhalb der Emitterelektrode, wobei ein Hilfsemitter als Maske verwendet wird. Nach dem Bilden der Struktur von (c) in Fig. 6 wird Be&spplus; unter Verwendung des Hilfsemitters 20 als Maske (24) implantiert, und es wird während 10 Sekunden auf 750ºC erwärmt, so daß ein äußerer Basisbereich 4c hoher Dotierung gebildet wird, wie es in Fig. 11 gezeigt ist. Danach wird unter Anwenden des Verfahrens der Fig. 6 der Hilfsemitter 20 in eine Emitterelektrodenmetallschicht 10e umgekehrt.
  • Nach der Ionenimplantation ist es notwendig, bei einer relativ hohen Temperatur auszuglühen, wobei aber nachteilige Wirkungen mit vorhanden sind, weil die n&spplus;-GaAs Schicht 6 mit der SiOx Schicht 18 überdeckt ist. Sonst kann Be&spplus; bei dem Schritt der Fig. 6 (b) implantiert werden oder nach dem Ätzen bis nahe zu dem äußeren Basisbereich 4c, und dann kann die äußere Basis durch Ätzen freigelegt werden. Oder das implantierte Be&spplus; kann sogar in den Kollektorbereich 3a eindringen. Für diesen Zweck können neben Be&spplus; auch Mg&spplus; oder Zn&spplus; verwendet werden.
  • Ausführungsform 12
  • Wie es in Fig. 12 gezeigt ist wird, nach dem Bilden eines Hilfsemitters 20 in Fig. 6 (b), Be&spplus; implantiert, und ein Teil der GaAs Schicht 16 und der AlxGa1-xAs Schicht 5 wird weggeätzt, und es wird ein dicker, äußerer Basisbereich 4d gebildet, so daß der Schichtwiderstand erniedrigt werden kann. Danach wird, indem das Verfahren, das in Fig. 6 gezeigt ist, angewendet wird, der Hilfsemitter 20 in eine Emitterelektrodenmetallschicht 10e umgewandelt.
  • Ausführungsform 13
  • Fig. 13 zeigt ein Verfahren zum Bilden eines Kollektors 3a vom vergrabenen Typ der gleichen Größe wie der Hilfsemitter durch Ionenimplantation, wobei der Hilfsemitter 20 als Maske verwendet wird. Nach dem Schritt in Fig. 6 (c) werden ein Kollektor 3 mit im wesentlichen der gleichen Größe wie der Hilfsemitter 20 und sein Umfangsisolierbereich 3b durch Implantieren von O&spplus; Ionen in die Schicht 3 gebildet, in der der Kollektor geformt werden soll, wobei der Hilfsemitter als Maske verwendet wird, wie es in Fig. 13 gezeigt ist, und durch Wärmebehandlung während 10 Sekunden bei 750ºC. Danach wird unter Verwendung des Verfahrens, das in Fig. 6 gezeigt ist, der Hilfsemitter 20 in eine Emitterelektrodenmetallschicht 10e umgekehrt. Neben O&spplus; können andere Ionen, wie B&spplus;, verwendet werden. Ebenso wie bei den Ausführungsformen, die mit den Verfahren der Fig. 11 und 12 gebildet werden, ist eine Wärmebehandlung bei hoher Temperatur aufgrund des Vorliegens des Hilfsemitters aus SiOx möglich.
  • Ausführungsform 14
  • Nach dem Bilden einer Emitterelektrodenmetallschicht 10e (Fig. 6 (g)) werden der Kollektorbereich 3a von im wesentlichen der gleichen Größe wie die Emitterelektrodenmetallschicht und sein Umfangsisolierbereich 3b durch Implantieren von H&spplus; Ionen gebildet, die in eine Schicht 3 zum Bilden eines Kollektors implantiert werden, wie es in Fig. 14 gezeigt ist, wobei die Emitterelektrodenmetallschicht 10e als Maske verwendet wird. In dem Fall der Implantation von H&spplus; Ionen wird, da eine Wärmebehandlung zur Bildung des Isolierbereiches nicht benötigt wird, der Kontaktteil, der zwischen der Emitterelektrodenmetallschicht 10e und dem Emitter gebildet ist, gegen eine Beschädigung geschützt. Daher ist es möglich, einen Kollektorbereich 3a vom vergrabenen Typ unter Verwendung von H&spplus; zu bilden.
  • Ausführungsform 15
  • Nach dem Bilden einer regenschirmförmigen Emitterelektrodenmetallschicht 10f, wie es in Fig. 7 (b) gezeigt ist, wird ein Basiselektrodenmetall 28 aufgedampft und abgehoben, wobei photoempfindliches Kunstharz 27 und eine Elektrodenmetallschicht 10f als Maske verwendet werden, wie es in Fig. 15 (a) gezeigt ist, und die Basiselektrodenmetallschicht 11c wird mit dem Basisbereich 4b unmittelbar unterhalb der Elektrodenmetallschicht 10a gekoppelt, wodurch eine Basiselektrode 11c in dem äußeren Basisbereich 4c gebildet wird. Als ein Ergebnis wird die Basiselektrode 11c durch Selbstausrichtung mit einem äußerst geringen Abstand von dem Emitter 5a gebildet, und der Basiswiderstand kann merklich verringert werden.
  • Ausführungsform 16
  • Nach dem Bilden einer regenschirmförmigen Emitterelektrodenmetallschicht 10f, wie es in Fig. 7 (b) gezeigt ist, wird die Oberfläche mit einem dünnen Film aus SiOx mit einer Dicke von 300 nm (3000 Å) beschichtet, und durch anisotropes Trockenätzen unter Verwendung von CHF&sub3; wird eine SiOx Seitenwand 17 auf den Seiten um den Emittervorsprung 8 und der Elektrodenmetallschicht 10f herum gebildet, wie es in Fig. 16 (a) gezeigt ist. Ferner wird, wie es in Fig. 16 (b) gezeigt ist, ein Basiselektrodenmetall 28 aufgedampft und unter Verwendung eines photoempfindlichen Kunstharzes 27 und des regenschirmförmigen Bereiches als Maske entfernt, der aus der Elektrodenmetallschicht 10f und der Seitenwand 17 gebildet ist. Dies bildet die Basiselektrodenmetallschicht 11c in dem äußeren Basisbereich 4c, die mit dem Basisbereich 4b unmittelbar unterhalb der Elektrodenmetallschicht 10f und der Seitenwand 17 gekoppelt ist, wie es in Fig. 16 (b) gezeigt ist. Dann wird die Si-Ox Seitenwand 17 durch Puffer-HF entfernt. Als ein Ergebnis wird, sogar wenn sich das Basiselektrodenmetall 28 auf der Seite des Metalls 28 abscheidet, ein Kurzschluß verhindert, und daher wird die Zuverlässigkeit des Verfahrens merklich verbessert. Daher wird die gleiche Wirkung wie bei der Ausführungsform der Fig. 15 erhalten.
  • Ausführungsform 17
  • Nach dem Bilden einer Emitterelektrodenmetallschicht 10e (Fig. 6 (g)) wird eine SiOx Seitenwand 17 an den Seiten um den Emittervorsprung 8 und die Metallschicht 10e herum gebildet, und eine Maske 27 aus photoempfindlichem Kunstharz wird aufgebracht, wie es in Fig. 17 (a) gezeigt ist. Darauffolgend wird Basiselektrodenmetall 28 aufgedampft und abgehoben, und eine Struktur, die in Fig. 17 (b) gezeigt ist, wird gebildet. Dann wird die Oberfläche mit photoempfindlichem Kunstharz 21 überdeckt, und die obere Oberfläche der Elektrodenmetallschicht 10e wird durch Trockenätzen freigelegt, wobei ein Sauerstoffplasma verwendet wird, wie es in Fig. 17 (c) gezeigt ist. Indem das Metall 28, das auf der Seitenwand 17 abgeschieden ist, weggeätzt wird, werden die Emitterelektrode und die Basiselektrode getrennt. Als ein Ergebnis wird, wie es in Fig. 17 (d) gezeigt ist, die Basiselektrodenmetallschicht 11c in einer Entfernung der Weite der Seitenwand 17 in bezug auf den Emitterteil 5a gebildet. Daher kann der äußere Basiswiderstand verringert werden.
  • Ausführungsform 18
  • Nach dem Bilden einer pilzförmigen Emitterelektrodenmetallschicht 10g, wie es in Fig. 9 (e) gezeigt ist, wird eine Maske 27 aus photoempfindlichem Kunstharz gebildet, wie es in Fig. 18 (a) gezeigt ist, und ein Basiselektrodenmetall 28 wird aufgedampft und abgehoben, indem diese Maske 27 und auch die Metallelektrodenschicht 10g als Maske verwendet werden. Infolgedessen wird eine Basiselektrodenmetallschicht 11c auf dem äußeren Basisbereich 4c in Verbindung mit dem Basisbereich 4b unmittelbar unterhalb der Elektrodenmetallschicht 10g gebildet. Als ein Ergebnis kann der äußere Basiswiderstand verringert werden.
  • Ausführungsform 19
  • In Nachfolge der Fig. 7 (a) wird ein Basiselektrodenmetall 28 aufgedampft und abgehoben, indem photoempfindliches Kunstharz 27 und der Hilfsemitter 20 als eine Maske verwendet werden, wie es in Fig. 19 (a) gezeigt ist. Infolgedessen wird eine Basiselektrodenmetallschicht 11c gebildet, wie es in Fig. 11 (b) gezeigt ist. Als nächstes wird, wobei das Verfahren verwendet wird, den Hilfsemitter 20 in eine Emitterelektrodenmetallschicht umzuwandeln, wie es bei der Ausführungsform 6 gezeigt ist, eine Struktur entsprechend der Fig. 15 (b) gebildet. Als ein Ergebnis wird die Basiselektrodenmetallschicht 11c nahe dem Emitter 5a gebildet und der Basiswiderstand kann verringert werden. Bei diesem Verfahren ist es übrigens, da die Basiselektrode zuerst gebildet wird, bedeutend, daß der Kontakt zwischen dem Basiselektrodenmetall und der äußeren Basis frei von einer Beschädigung bei der Bildungstempteratur des ohm'schen Kontakts des Emitters ist. Bei dieser Ausführungsform können beispielsweise als Material für das Basiselektrodenmetall Cr/Au und Cr/AuZn/Au verwendet werden.
  • Ausführungsform 20
  • Bei der Bildung der Struktur in Fig. 9 (a) wird eine Seitenwand, die aus SiNx gebildet ist, als Seitenwand 17 mit einem ähnlichen Verfahren geformt, wie es in Fig. 20 (a) gezeigt ist, und ein Basiselektrodenmetall 28 wird aufgedampft und durch die Maske 27 aus photoempfindlichem Kunstharz abgehoben, wie es in Fig. 20 (b) gezeigt ist. Danach wird, indem das Trennverfahren der Basiselektrode von der Emitterelektrode angewendet wird, das bei der Ausführungsform der Fig. 17 gezeigt ist, und selektiv SiNx in bezug auf den Hilfsemitter 19 entfernt wird, eine Struktur der Fig. 20 (c) geformt. Dann wird in Übereinstimmung mit dem Verfahren, den Hilfsemitter in eine Emitterelektrodenmetallschicht umzuwandeln, wie es bei der Ausführungsform 6 gezeigt ist, die Basiselektrodenmetallschicht 11c nahe dem Emitterteil 5a gebildet. Ebenso wie bei der Ausführungsform der Fig. 19 ist es notwendig, ein Metall als Basiselektrodenmetall auszuwählen, desen Bildungstemperatur für den ohm'schen Kontakt nicht niedriger als die Bildungstemperatur für den ohm'schen Kontakt des Emitters ist. Bei dieser Ausführungsform kann der äußere Basisbereich 4c auch durch Ätzen bis nahe zu dem Bereich 4c vor dem Bilden der Seitenwand 17 freigelegt werden, und dann durch Ätzen bis zu dem Bereich 4c.
  • Ausführungsform 21
  • Fig. 21 zeigt ein Verfahren zum Bilden eines Emittervorsprungs, der in Fig. 1 gezeigt ist, und wobei eine Elektrodenmetallschicht 10a als Emitterelektrode und als Herausführungselektrode dient. Auf dem Mehrschichtstrukturmaterial 7, das in Fig. 6 gezeigt ist, wird eine Maske 29b, die der Größe 29a der Basis entspricht, gebildet, wie es in Fig. 21 (a) gezeigt ist, und O&spplus; Ionen werden in die Schicht 3 zum Bilden des Kollektors implantiert. Infolgedessen wird ein Isolierbereich 13 gebildet. Dann wird auf dem Bereich 29a, der dem Basisbereich entspricht, ein Hilfsemitter 32 vom Typ einer Ausdehnung, der aus einer SiOx Schicht 30 und einer Al Schicht 31 gebildet ist und sich von dem Emitterteil des Isolierbereiches 13 erstreckt, durch das Verfahren gebildet, das bei der Ausführungsform der Fig. 6 (Fig. 21 (b)) gezeigt ist. Danach werden gemäß dem Verfahren, das bei der Ausführungsform der Fig. 7 gezeigt ist, ein Emittervorsprung 9 vom Ausdehnungstyp und ein äußerer Basisbereich 4c gebildet (Fig. 21 (c)), und ein regenschirmförmiger Hilfsemitter 32 wird in eine Emitterelektrodenmetallschicht 10a umgewandelt. Indem dieses Verfahren verwendet wird, kann, da die Emitterelektrode auch als Emitterherausführungselektrode dient und durch Selbstausrichtung entsprechend zu dem Emitterteil gebildet wird, ein bipolarer Transistor sehr kleiner Emittergröße ebenfalls hergestellt werden. Bei dieser Ausführungsform kann, obgleich das Verfahren zum Bilden einer regenschirmförmigen Elektrodenmetallschicht gezeigt ist, die Bildung der Emitterelektrodenmetallschicht auch ausführbar sein, wie es bei den Ausführungsformen der Fig. 6,8,9,10 geoffenbart ist.
  • Ausführungsform 22
  • Fig. 22 zeigt ein Verfahren zum Bilden einer Basiselektrodenmetellschicht 11a durch Selbstausrichtung, die als Basiselektrode und als Basisherausführungselektrode dient und nahe dem Emitterbereich vorhanden ist, wobei auf einen Fall Bezug genommen wird, bei dem eine regenschirmförmige Elektrodenmetallschicht verwendet wird. Bei dem in Fig. 21 gezeigten Verfahren wird nach dem Bilden einer regenschirmförmigen Elektrodenmetallschicht 10a, die in Fig. 1 gezeigt ist, eine Kollektorelektrode 12a gebildet, wie es in Fig. 1 gezeigt ist, und H&spplus; Ionen werden um den Transistor herum implantiert. Infolgedessen wird ein Isolierbereich 14, der von der Oberfläche bis zu dem Substrat 1 reicht, gebildet. Dann wird, wie es in Fig. 22 gezeigt ist, eine Basiselektrode 28 aufgedampft und abgehoben, indem eine photoempfindliche Kunstharzmaske 27 und die regenschirmförmige Emitterelektrodenmetallschicht 10a als Maske verwendet werden. Infolgedessen wird in Verbindung mit dem Basisbereich 4b unmittelbar unterhalb der Emitterelektrodenmetallschicht 10a eine Basiselektrodenmetallschicht 11a gebildet, die sich von dem äußeren Basisbereich zu dem Umfangsisolierbereich 14 erstreckt. Bei dieser Ausführungsform ist, obgleich das Verfahren der Fig. 15 verwendet wird, eine regenschirmförmige Emitterelektrodenmetallschicht zu verwenden, das Verfahren zum Bilden der Basiselektrodenmetallschicht anwendbar, wie es unter Bezugnahme auf die Fig. 16,17,18,19,20 beschrieben ist.

Claims (12)

1. Ein bipolarer Transistor, der eine erste Schicht (3), die einen Kollektorbereich (3a) einschließt, und eine zweite Schicht (4) umfaßt, die auf der genannten ersten Schicht gebildet ist und einen Basisbereich (4a) einschließt, worin die genannte zweite Schicht (4) des weiteren einen Isolierbereich (13) einschließt, der sich von dem genannten Basisbereich erstreckt, und worin der genannte bipolare Transistor ferner umfaßt eine dritte Schicht (5a, 5b), die einen Emitterbereich (5a) einschließt, der auf einem Teil des genannten Basisbereiches gebildet ist und sich fortsetzt, einen Teil des genannten Isolierbereiches der genannten zweiten Schicht zu überdecken, und eine Emitterelektrodenschicht (10a), die gebildet ist, eine gesamte obere Oberfläche der genannten dritten Schicht zu überdecken, worin ein Teil der genannten Emitterelektrodenschicht auf einem Teil der genannten dritten Schicht, die einen Teil des genannten Isolierbereiches der genannten zweiten Schicht überdeckt, als eine Emitterelektrodenkontaktleitung dient.
2. Ein bipolarer Transistor, gemäß Anspruch 1, worin die genannte dritte Schicht (5a, 5b) aus einem Halbleitermaterial hergestellt ist, das eine weitere Energiebandlücke als diejenige eines Materials der genannten zweiten Schicht (4) hat.
3. Ein bipolarer Transistor, gemäß Anspruch 1, worin ein Teil (5b) der genannten dritten Schicht (5a, 5b) auf dem genannten Isolierbereich (13) der genannten zweiten Schicht (4) aus einem Isoliermaterial ist.
4. Ein bipolarer Transistor, gemäß Anspruch 1, worin der genannte Basisbereich (4a) der genannten zweiten Schicht (4) nahe einem Teil davon entsprechend in einer Drauficht der genannten Emitterelektrodenschicht (10a) einen geringeren Flächenwiderstand als den des genannten Basisbereihes hat, der in einer Drausicht der genannten Emitterelektrodenschicht entspricht.
5. Ein bipolarer Transistor, gemäß Anspruch 1, worin die genannte erste Schicht (3) nahe einem Teil davon entsprechend in einer Draufsicht der genannten Emitterelektrodenschicht (10a) aus einem Isoliermaterial ist.
6. Ein bipolarer Transistor, gemäß Anspruch 1, worin die genannte Emitterelektrodenschicht (10a) eine größere Weite als die genannte dritte Schicht (5a, 5b) hat und worin eine Basiselektrodenschicht (11a) auf dem genannten Basisbereich (4a) der genannten zweiten Schicht (4) nahe einem Teil davon entsprechend in einer Draufsicht genannten Emitterelektrodenschicht (10a) gebildet ist, wobei die genannte Basiselektrodenschicht (11a) forgesetzt ist, einen Teil des genannten Isolierbereiches (13) der genannten zweiten Schicht (4) zu überdecken.
7. Ein bipolarer Transistor, der eine erste Schicht (3), die einen Emitterbereich (3a) einschließt, und eine zweite Schicht (4) umfaßt, die auf der genannten ersten Schicht gebildet ist und einen Basisbereich (4a) einschließt, worin die genannte zweite Schicht (4) des weiteren einen Isolierbereich (13) einschließt, der sich von dem genannten Basisbereich erstreckt, und worin der genannte bipolare Transistor ferner umfaßt eine dritte Schicht (5a, 5b), die einen Kollektorbereich (5a) einschließt, der auf einem Teil des genannten Basisbereiches gebildet ist und sich fortsetzt, einen Teil des genannten Isolierbereiches der genannten zweiten Schicht zu überdecken, und eine Kollektorelektrodenschicht (10a), die gebildet ist, eine gesamte obere Oberfläche der genannten dritten Schicht zu überdecken, worin ein Teil der genannten Kollektorelektrodenschicht auf einem Teil der genannten dritten Schicht, die einen Teil des genannten Isolierbereiches der genannten zweiten Schicht überdeckt, als eine Kollektorelektrodenkontaktleitung dient.
8. Ein bipolarer Transistor, gemäß Anspruch 1, worin die genannte dritte Schicht (5a, 5b) aus einem Halbleitermaterial hergestellt ist, das eine weitere Energiebandlücke als diejenige eines Materials der genannten zweiten Schicht (4) hat.
9. Ein bipolarer Transistor, gemäß Anspruch 1, worin ein Teil (5b) der genannten dritten Schicht (5a, 5b) auf dem genannten Isolierbereich (13) der genannten zweiten Schicht (4) aus einem Isoliermaterial ist.
10. Ein bipolarer Transistor, gemäß Anspruch 1, worin der genannte Basisbereich (4a) der genannten zweiten Schicht (4) nahe einem Teil davon entsprechend in einer Draufsicht der genannten Kollektorelektrodenschicht (10a) einen geringeren Flächenwiderstand als den des genannten Basisbereiches hat, der in einer Drausicht der genannten Kollektorelektrodenschicht entspricht.
11. Ein bipolarer Transistor, gemäß Anspruch 1, worin die genannte erste Schicht (3) nahe einem Teil davon entsprechend in einer Draufsicht der genannten Kollektorelektrodenschicht (10a) aus einem Isoliermaterial ist.
12. Ein bipolarer Transistor, gemäß Anspruch 1, worin die genannte Kollektorelektrodenschicht (10a) eine größere Weite als die genannte dritte Schicht (5a, 5b) hat und worin eine Basiselektrodenschicht (11a) auf dem genannten Basisbereich (4a) der genannten zweiten Schicht (4) nahe einem Teil davon entsprechend in einer Draufsicht genannten Kollektorelektrodenschicht (10a) gebildet ist, wobei die genannte Basiselektrodenschicht (11a) forgesetzt ist, einen Teil des genannten Isolierbereiches (13) der genannten zweiten Schicht (4) zu überdecken.
DE3751972T 1986-04-01 1987-03-31 Bipolarer Transistor Expired - Fee Related DE3751972T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP61074738A JPH07120658B2 (ja) 1986-04-01 1986-04-01 ヘテロ接合バイポーラトランジスタの製造方法
JP61107936A JPH07120661B2 (ja) 1986-05-12 1986-05-12 ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP61193294A JPS6348863A (ja) 1986-08-19 1986-08-19 ヘテロ接合バイポ−ラトランジスタの製造方法
JP61286323A JPS63138773A (ja) 1986-12-01 1986-12-01 ヘテロ接合バイポ−ラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
DE3751972D1 DE3751972D1 (de) 1997-01-16
DE3751972T2 true DE3751972T2 (de) 1997-05-22

Family

ID=27465729

Family Applications (2)

Application Number Title Priority Date Filing Date
DE3751972T Expired - Fee Related DE3751972T2 (de) 1986-04-01 1987-03-31 Bipolarer Transistor
DE87302784T Expired - Fee Related DE3788527T2 (de) 1986-04-01 1987-03-31 Bipolarer Transistor und sein Herstellungsverfahren.

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE87302784T Expired - Fee Related DE3788527T2 (de) 1986-04-01 1987-03-31 Bipolarer Transistor und sein Herstellungsverfahren.

Country Status (3)

Country Link
US (2) US4965650A (de)
EP (2) EP0240307B1 (de)
DE (2) DE3751972T2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0387010A3 (de) * 1989-03-08 1990-10-10 Matsushita Electric Industrial Co., Ltd. Bipolarer Transistor mit Heteroübergang
EP0390606A3 (de) * 1989-03-31 1991-10-09 Canon Kabushiki Kaisha Halbleitervorrichtung mit einem hinsichtlich des Emittorgebietes und/oder der Basiselektrode verbesserten Transistor
JP3210657B2 (ja) * 1989-11-27 2001-09-17 株式会社日立製作所 ヘテロ接合バイポーラトランジスタ
EP0436753B1 (de) * 1990-01-08 1994-05-25 Siemens Aktiengesellschaft Verfahren zur Herstellung eines selbstjustierten Emitter-Basis-Komplexes
DE69128123T2 (de) * 1990-08-31 1998-03-05 Texas Instruments Inc Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
US5446294A (en) * 1991-07-31 1995-08-29 Texas Instruments Incorporated Microwave heterojunction bipolar transistors suitable for low-power, low-noise and high-power applications and method for fabricating same
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
EP0562272A3 (en) * 1992-03-23 1994-05-25 Texas Instruments Inc Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same
US5318916A (en) * 1992-07-31 1994-06-07 Research Triangle Institute Symmetric self-aligned processing
US5286661A (en) * 1992-08-26 1994-02-15 Motorola, Inc. Method of forming a bipolar transistor having an emitter overhang
US5471078A (en) * 1992-09-09 1995-11-28 Texas Instruments Incorporated Self-aligned heterojunction bipolar transistor
JPH06132298A (ja) * 1992-10-14 1994-05-13 Mitsubishi Electric Corp 半導体装置の製造方法
US5434091A (en) * 1992-10-30 1995-07-18 Texas Instruments Incorporated Method for making collector up bipolar transistors having reducing junction capacitance and increasing current gain
US5700701A (en) * 1992-10-30 1997-12-23 Texas Instruments Incorporated Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors
US5455440A (en) * 1992-12-09 1995-10-03 Texas Instruments Incorporated Method to reduce emitter-base leakage current in bipolar transistors
US5266505A (en) * 1992-12-22 1993-11-30 International Business Machines Corporation Image reversal process for self-aligned implants in planar epitaxial-base bipolar transistors
FR2711451B1 (fr) * 1993-10-18 1995-11-17 Jackie Etrillard Procédé d'obtention de contacts conducteurs auto-alignés pour composants électroniques.
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
US5698460A (en) * 1994-04-20 1997-12-16 Texas Instruments Incorporated Method of self-aligning an emitter contact in a planar heterojunction bipolar transistor and apparatus thereof
US5445976A (en) * 1994-08-09 1995-08-29 Texas Instruments Incorporated Method for producing bipolar transistor having reduced base-collector capacitance
US5804487A (en) * 1996-07-10 1998-09-08 Trw Inc. Method of fabricating high βHBT devices
JPH10199896A (ja) 1997-01-07 1998-07-31 Fujitsu Ltd 半導体装置の製造方法および半導体装置
FR2764118B1 (fr) * 1997-05-30 2000-08-04 Thomson Csf Transistor bipolaire stabilise avec elements isolants electriques
FR2803102B1 (fr) * 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
US6552374B2 (en) * 2001-01-17 2003-04-22 Asb, Inc. Method of manufacturing bipolar device and structure thereof
US6841795B2 (en) * 2002-10-25 2005-01-11 The University Of Connecticut Semiconductor devices employing at least one modulation doped quantum well structure and one or more etch stop layers for accurate contact formation
US7190047B2 (en) * 2004-06-03 2007-03-13 Lucent Technologies Inc. Transistors and methods for making the same
US8841750B2 (en) 2012-07-18 2014-09-23 International Business Machines Corporation Local wiring for a bipolar junction transistor including a self-aligned emitter region
EP3506000B1 (de) * 2017-12-29 2020-10-07 IMEC vzw Iii-v-halbleiterwellenleiter-nanogratstruktur
JP2020120080A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 半導体素子
CN110120344B (zh) * 2019-04-09 2022-08-16 上海华虹宏力半导体制造有限公司 一种在锗硅hbt中用氮化硅侧墙实现自对准结构的方法
WO2021214866A1 (ja) * 2020-04-21 2021-10-28 日本電信電話株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593305A (en) * 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor
US4617724A (en) * 1983-06-30 1986-10-21 Fujitsu Limited Process for fabricating heterojunction bipolar transistor with low base resistance
JPS6095966A (ja) * 1983-10-31 1985-05-29 Fujitsu Ltd ヘテロ接合バイポ−ラトランジスタとその製造方法
US4593457A (en) * 1984-12-17 1986-06-10 Motorola, Inc. Method for making gallium arsenide NPN transistor with self-aligned base enhancement to emitter region and metal contact
JPS61147571A (ja) * 1984-12-21 1986-07-05 Toshiba Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US4706378A (en) * 1985-01-30 1987-11-17 Texas Instruments Incorporated Method of making vertical bipolar transistor having base above buried nitride dielectric formed by deep implantation

Also Published As

Publication number Publication date
US4965650A (en) 1990-10-23
DE3788527T2 (de) 1994-05-11
DE3751972D1 (de) 1997-01-16
EP0558100A2 (de) 1993-09-01
EP0240307A2 (de) 1987-10-07
DE3788527D1 (de) 1994-02-03
EP0240307A3 (en) 1989-12-27
EP0558100A3 (en) 1994-07-13
EP0558100B1 (de) 1996-12-04
US5166081A (en) 1992-11-24
EP0240307B1 (de) 1993-12-22

Similar Documents

Publication Publication Date Title
DE3751972T2 (de) Bipolarer Transistor
DE69605718T2 (de) Völlig selbstjustierter Submikrometer-Bipolartransistor mit einem Heteroübergang und Verfahren zu dessen Herstellung
DE69708804T2 (de) Monolithisch integrierter Mikrowellen-Schaltkreis mit Sperrschicht-Transistor mit hoher Elektronenbeweglichkeit und Heteroübergang-Bipolartransistor und Herstellungsverfahren
DE69320520T2 (de) Verfahren zur Herstellung eines Heteroübergangsbipolartransistors
DE69226220T2 (de) Transistor mit hoher Elektronenbeweglichkeit und Verfahren zu seiner Herstellung
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
DE69030129T2 (de) Herstellungsverfahren einer integrierten Halbleiterschaltung
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE69627933T2 (de) Bipolartransistor mit optimierter Struktur
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE69223670T2 (de) Halbleiteranordnung mit einem Heteroübergang-Bipolartransistor und Verfahren zu seiner Herstellung
DE69128123T2 (de) Verfahren zum Herstellen selbst-ausrichtender bipolarer Transistoren mit Heteroübergang
DE60036729T2 (de) Heteroübergang-Bipolartransistor mit obenliegendem Kollektor und dessen Herstellungsverfahren
DE102017115546B4 (de) Bipolartransistor mit Heteroübergang
DE4014216C2 (de) Verfahren zum Herstellen eines Hetero-Bipolar-Transistors
DE69818720T2 (de) Heteroübergangsfeldeffekttransistor und Verfahren zu dessen Herstellung
DE3871928T2 (de) Verfahren zur herstellung eines bipolaren heterouebergangstransistor.
DE3936507C2 (de) Selbstjustierter Bipolartransistor mit Heteroübergang und Verfahren zur Herstellung desselben
DE3850219T2 (de) Herstellungsverfahren eines integrierten Infrarot-Photodetektors.
DE69322000T2 (de) Verfahren zur Herstellung eines bipolaren Heteroübergangstransistors und so erhaltener Transistor
DE3686253T2 (de) Herstellung einer halbleitervorrichtung mit eingebettetem oxyd.
DE69123642T2 (de) MESFET und Verfahren zur Herstellung
DE3751892T2 (de) Halbleiteranordnung mit zwei Verbindungshalbleitern und Verfahren zu ihrer Herstellung
DE68923730T2 (de) Verfahren zur Herstellung einer bipolaren integrierten Schaltung.

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee