JPS63138773A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ヘテロ接合バイポーラトランジスタ（以下ＨＢＴと称す
）の製造方法に関する。

従来の技術 近年、バイポーラトランジスタ（以下ＢＴと称す）のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたＨＢＴは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。

第３図は従来の）（ＢＴの構造と製造方法を示す。

１はＧａＡｓ基板、２はコレクタのオーミックコンタク
トの形成を容易にするための高ドープのｎ型のＧａＡｓ
層、２ａはコレクタ電極取り出し領域、３はコレクタ領
域を形成するためのｎ型のＧａＡｓ層、３ａはコレクタ
領域、４はベース領域を形成するためのｐ型のＧａＡｓ
層、４ａはベース領域、４ｂはベース電極を取り出すた
めの外部ベース領域、５はエミッタ領域を形成するため
のｎ型のＡｊｘＧａ、ｘＡｓ層、５ａはエミッタ領域、
６はエミッタのオーミックコンタクトの形成を容易にす
るための高ドープのｎ型のＧａＡｓ層、６ａはエミッタ
領域上部のエミッタキャップ層、７は１ないし６の半導
体材料から形成される多層構造材料、８はエミッタ電極
、９はベース電極、１０はコレクタ電極である。

基板１の上にエピタキシー形成した多層構造材料７（第
３図（ａ））を用いて、フォトリソグラフィーとエツチ
ングにより、第３図−）に示すように、６ａと５ｂから
なるエミッタ領域、４ａと４ｂからなるベース領域、コ
レクタ領域３ａ、コレクタ電極取り出し領域２ａを有す
る構造とする。ついで、第３図（Ｃ１のように、エミッ
タ電極８．ベース電極９．コレクタ電極ｌＯを形成する
。コレクタを上側に設けた倒置型のＨＢＴは、第３図に
おいて、エミッタを形成する材料層を３．コレクタを形
成する材料層を５とした多層構造を用いて、同様の方法
により形成される。

以上のように構成されたＨＢＴについて、その動作につ
いて説明する。

ＨＢＴの高速動作の指標であるＩ、およびｆＩＩｌは次
のように表わされる。

ｆｔ−１／２π（τ８＋τ、＋τ。＋τＣＣ）ｔ、−、
Ｅ￥″／電１Ｔ四珂７ ここに、τＢ　（エミッタ空乏層走向時間）−Ｒ８（Ｃ
，。十〇２Ｂ＋〇Ｐ８）’　τＢ　（ベース走向時間）
＝Ｗ、２／πＤ８、τ。（コレクタ空乏層走向時間）−
Ｗ。／２Ｖ、、τ。。（コレクタ空乏層充電時間）−（
Ｒ１）：６＋Ｒｃ）（ＣＢ。

十〇、。）、ＲＢはベース抵抗、ＣＢＧはベース・コレ
クタ間容量、ＣＢＢはベース・エミッタ間容量、ＣＰＢ
はベース層浮遊容量、ＣＰｃはコレクタ層浮遊容量、Ｗ
Ｂはベース層の厚さ、ＤＢはベース層拡散係数、Ｗｃは
コレクタ空乏層の厚さ、ｖｓはコレクタ走向速度、ＲＢ
Ｂは工槌ツタ抵抗、Ｒｏはコレクタ抵抗である。

以上の式で表わされるように、ＨＢＴの高速化のために
は、Ｃ、Ｃやコンタクト抵抗 ＢＣＢＢ ＲＢｌ！、コレクタ抵抗Ｒ６を小さくすることが重要で
あることがわかる。とくに、ｆｏの増大のためには、Ｃ
ＢＣとＲＢを小さくすることが極めて重要である。これ
らの値を小さくするためには、各層のドープ量を制御す
ることの他に、トランジスタのサイズを小さくして、ベ
ースとコレクタの接合面積を小さくしてＣＢＣを小さく
すること、外部ベース領域の抵抗を小さくすることが重
要である。外部ベース抵抗の低減のためには、ベース電
極をエミッタとベース接合に極めて近距離に形成するの
が有効な一つの方法である。同様に倒置型でも、ベース
電極をコレクタとベース接合に極めて近距離に形成する
ことが外部ベース抵抗の低減に極めて有効である。また
、正常型では、エミッタコンタクト抵抗、倒置型ではコ
レクタコンタクト抵抗を低減することが橿めて重要であ
る。

発明が解決しようとする問題点 しかしながら、第３図のような構造と製造方法では、ト
ランジスタのサイズを小さくし、とくにＣＢｏを小さく
するためにベース電極取り出し領域４ｂの面積を小さく
すると、その上にベース電極９を形成するのが難しかっ
た。また、外部ベース抵抗を小さくするために、ベース
電極をエミッタ・ベース接合部分に対し数千人の近距離
に形成することは、通常のマクス合わせでは極めて難し
かった。また、微小なエミッタ部に電極形成と電極配線
を施さねばならないので、プロセスが極めて難しく、か
つマスク合わせの難しさから歩留りが悪くなるという問
題点と、マスク合わせの面から、エミッタ電極がエミッ
タよりも小さくなるため、コンタクト抵抗が大きくなる
という問題点があった。倒置型のＨＢＴでも、同様にベ
ース電極をコレクタ・ベース接合に近距離に形成するこ
とが難しいという問題点と、コレクタの電極形成に関す
る問題点があった。

本発明は上記問題点に鑑み、実質的に一枚のマスクを用
いてエミッタ（倒置型ではコレクタ）およびエミッタ（
倒置型ではコレクタ）電極の形成および、ベース電極を
エミッタ（倒置型ではコレクタ）とベースの接合部分に
対し近距離に形成することができることを特徴とするＨ
ＢＴの新しい製造方法を提供しようとするものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のＨＢＴでは、エ
ミッタ（倒置型ではコレクタ）もしくはエミッタ（倒置
型ではコレクタ）の上部に設けた高ドープのキャップ層
とエミッタ（倒置型ではコレクタ）の層状構造からなる
突起状のエミッタ（倒置型ではコレクタ）を、エミッタ
（倒置型ではコレクタ）領域を形成する材料に対して選
択的に除去できる材料からなる仮のエミッタ（倒置型で
はコレクタ）をマスクとしてエツチングして形成し、つ
いで全面をフォトレジストで覆い、ドライエツチングに
より仮のエミッタ（倒置型ではコレクタ）の頭部を露出
せしめ、ついで、エツチングにより仮のエミッタ（倒置
型ではコレクタ）を除去し、蒸着とリフトオフにより仮
のエミ７り（倒置型ではコレクタ）部分をエミッタ（倒
置型ではコレクタ）電極に変換するか、もしくは、エミ
ッタ（倒置型ではコレクタ）電極をマスクとしてエツチ
ングして、エミッタ（倒置型ではコレクタ）ｔＩＩ域の
上面の全面を電極が覆った突起状のエミッタ（倒置型で
はコレクタ）領域を形成する工程と、前記材料の上面を
ＳｉＯｘ、ＳｉＮｘなどの絶縁性の保護膜で覆い、かつ
異方性のドライエツチング法を用いて、突起状エミッタ
（倒置型ではコレクタ）領域の側壁および電極の側壁に
前記絶縁性の保護膜からなる側壁を形成する工程と、上
方からベース電極金属を蒸着し、ついで、フォトレジス
トで前記材料の上面を覆い、ドライエツチングにより前
記エミッタ（倒置型ではコレクタ）の頭部を露出せしめ
、少な（とも前記エミッタ（倒置型ではコレクタ）領域
の側壁部に付着しているベース電極金属を、エミッタ（
倒置型ではコレクタ）ｔｌ域の周辺部に存在するフォト
レジストをマスクとしてエツチング除去し、エミッタ（
倒置型ではコレクタ）電極とベース電極を絶縁分離する
工程、とを少なくとも用％ｙる。

作用 本発明のＨＢＴの製造方法では、微小なサイズのＨＢＴ
でも、ベース電極がエミッタ（倒置型ではコレクタ）と
ベース接合に近距離に、かつ、望みの距離に容易に形成
できる。このため外部ベース抵抗を著しく低減すること
ができる。また、エミッタ（倒置型ではコレクタ）およ
びエミッタ（倒置型ではコレクタ）電極、およびベース
電極の形成が実質的に一枚のマスクで行うことができる
ため、小さなサイズのＨＢＴでも歩留り良（作製するこ
とができる。また、エミッタ（倒置型ではコレクタ）電
極がエミッタ（倒置型ではコレクタ）領域の上面の全面
を覆うため、コンタクト抵抗の低減が可能となる。

実施例 以下、本発明の一実施例のＨＢＴの製造方法について図
面を参照しながら説明する。

（実施例１） 第１図は、本発明のＨＢＴの製造方法の一例である。第
２図１ａｌに示すように、（００１）ＧａＡｓ基板上に
、コレクタのオーミックコンタクトの形成を容易にする
ためのコレクタと同型の高ドープのＧａＡｓ層２．コレ
クタ領域を形成するためのｎ型のＧａＡｓ層３．ベース
領域を形成するためのｐ型のＧａＡｓ層４．エミッタ領
域を形成するためのｎ型のＡｌｘＧａ１−ｘＡｓ層５．
エミッタのオーミックコンタクトの形成を容易にするた
めの高ドープのｎ型のＧａＡｓ層６をこの順序にエピタ
キシー形成し、多層構造材料７を形成し、ついで、その
上に保護膜５ｉＯｘｌｌをもうけ、その上にエミッタ領
域に対応する部分に金属ＡＩの仮のエミッタをもうけ、
ついで、前記板の金属エミッタをマスクとして異方性の
ドライエツチングを行って、第１図（至））に示すよう
に、ＳｉＯｘ保護膜１）と金属ＡＡ！１２からなる仮の
エミッタ１３を形成する。ついで、第１図（Ｃ１のよう
に、仮のエミッタ１３をマスクとしてドライエツチング
によりベースを形成するための層４までエツチングし、
エミッタ５ａとキャップ層６ａからなるエミッタ領域を
形成する。ついで、第１図＋ｄｌのように、全面をフォ
トレジスト１４でコートし、ドライエッチングにより仮
のエミッタ１３の頭出しを行い、仮のエミッタをエツチ
ング除去し、第１図（ｅ）のように凹み１５を形成し、
ついで、エミッタ電極金属を蒸着し、リフトオフして、
エミッタ領域の上面の全面を覆うエミッタ電極８を形成
し、さらにフォトリソグラフィーとエツチング、および
蒸着・リフトオフ法を用いてトランジスタ構造とコレク
タ電極１０を第１図（ｇｌのように形成する。ついで、
表面をＳｉＯｘ保護膜で覆い、異方性のドライエツチン
グにより、５ａと６ａからなるエミッタ領域とエミッタ
電極８の側面に、第１図（叫のようにＳｉＯｘからなる
側壁１６を形成する。ついで、ベース電極金属を上方か
ら蒸着し、第１図（１）の構造を形成し、ついで、全面
をフォトレジスト１８で覆い、ドライエツチングにより
５ａと６ａからなるエミッタ領域およびエミッタ電極８
および側壁１６からなる突起の頭部を第１図Ｏ）のよう
に露出せしめる。ついで、ベース電極を侵すエンチャン
トにより少なくとも側壁１６の上に付着したベース電極
金属を除去し、第１図（ｋｌの構造を形成する。これに
より、ベース電極９とエミッタ電極８との絶縁分離を行
う。

（実施例２） 実施例１において、多層構造材料７の上に仮のエミッタ
を形成する代りに、エミッタ電極８を第２図１ａｌのよ
うに形成し、これをマスクとして、ベース領域を形成す
るための層４までエツチングし、第２図山）の構造を形
成する。以下、実施例１の方法を通用する。

実施例１に示した仮のエミッタをマスクとする方式では
下地の半導体材料に接触したマスクとしてＳｉＯｘを用
いているが、下地の半導体材料に対して選択的に除去で
きる材料であれば種々のものを用いることができる。５
ｉＯｘＪＰＳｉＮｘは、イオン注などの熱処理を有する
プロセスと結合させた場合でも下地の半導体材料と反応
しないので広く応用性のある材料として用いることがで
きる。

また、この方法は、突起状エミッタ領域の形成をドライ
エツチングでも湿式エツチングでも行うことができ、望
みの金属をエミッタ電極として形成できるメリットがあ
る。

実施例２に示したエミッタ電極をマスクとする方式では
、ドライエツチングを用いる場合には、各種の材料を電
極として用いることができるが、熱処理をともなうプロ
セスと結合する場合には、電極形成の合金化処理温度に
する必要があるという制約がある。また、湿式エツチン
グを適用する場合には、エッチャントに侵されない電極
材料を選ぶ必要があるという制約がある。

実施例１において、ＳｉＯ□とＡＪ金金属らなる層状構
造の仮のエミッタを用いているが、仮のＳｉＯｘのエミ
ッタを形成したあとは、ｌは除去しても良い、むしろ、
高温を要するプロセスと結合する場合には除去した方が
良い。また、Ａｌの代りに種々の金属をドライエツチン
グのマスクとして用いることができる。

実施例において、エミッタ領域およびエミッタ電極の側
壁としてＳｉＯｘを用いているが、これ以外にＳｉＮｘ
やその他の絶縁性の材料を用いることができる。

実施例においては、ＨＢＴ形成用材料としてＧ　ａ　Ａ
　ｓ　　Ａ　１）　Ｘ　Ｇ　ａ　１−Ｘ　Ａ　ｓ系のジ
ンクブレンド型材料を用いているが、これら以外のジン
クブレンド型材料にも実施例は適用できる。また、ジン
クブレンド型材料とＧｅや３１などのダイヤモンド型材
料からなる多層構造材料を用いたＨＢＴの製造にも実施
例は適用できる。

実施例１においては、ベース領域を形成する層より上部
に突き出たエミッタ領域を用いているが、これに限るも
のではない、要するに外部ベース領域より上部に突き出
たエミッタ領域であれば良い。

実施例においては、エミッタの上部にエミッタと同型の
高ドープのキャップ層を用いているが、材料によっては
必ずしもこれは必要ではない、また、適用する場合にお
いても、ＨＢＴを形成する材料以外の材料でも用いるこ
とができる。たとえば、実施例に示した材料系の場合に
おいて、１　ｎｘＧａｌ−ｘＡｓ系のキャップ層を設け
、低抵抗のオーミックコンタクトを形成することも可能
である。

実施例においては、エミッタを上方向に設けた正常型の
）ＩＢＴについて述べたが、コレクタを上方に設けた倒
置型のＨＢＴについてもコレクタ領域を形成する層と、
エミッタ領域を形成する層とを入れかえた多層構造を形
成し、同様のプロセスを適用することにより、実質的に
一枚のマスクを用いて、コレクタおよびコレクタ電極の
形成およびベース電極をコレクタとベースの接合部に近
距離に形成することもできる。

実施例においては、コレクタを形成する材料としてベー
スと同じ材料を用いているが、ベースよりもバンドギャ
ップの大きい半導体材料を用いることもできる。

発明の効果 以上のように、本発明のＨＢＴの製造方法では、エミッ
タ（倒置型ではコレクタ）、もしくは前記エミッタ（倒
置型ではコレクタ）と前記エミッタ（倒置型ではコレク
タ）の上部に設けたオーミック電橋の形成を容易にする
ための半導体材料からなるキャップ層との層状構造から
なり、かつ、外部ベース領域より上方向に突出したエミ
ッタ（倒置型ではコレクタ）領域および前記エミッタ（
倒置型ではコレクタ）領域の上面の全面を覆うオーミッ
ク電極を形成する工程と、前記エミッタ（倒置型ではコ
レクタ）電極および突起状前記エミッタ（倒置型ではコ
レクタ）領域の側面に絶縁膜からなる側壁を形成する工
程と、上方向からベース電極金属を蒸着し、ついで、表
面をフォトレジストで覆い、ドライエツチングにより前
記エミッタ（倒置型ではコレクタ）領域の頭部を露出せ
しめ、少なくとも前記エミッタ（倒置型ではコレクタ）
領域の側壁部に付着したベース電極金属を、前記エミッ
タ領域の周辺部に存在するレジストをマスクとしてエツ
チング除去しベース電極とエミッタ電極を絶縁分離する
工程、とを少なくとも有することを特徴とする製造方法
を用いる。

これにより、微小なサイズのＨＢＴでも、ベース電極が
エミッタ（倒置型ではコレクタ）とベース接合に近距離
にかつ、容易に形成できる。これにより、外部ベース抵
抗を著しく低減することができ、ｆＩｌｌの増大に著し
い効果がある。また、エミッタ（倒置型ではコレクタ）
電極がエミッタ（倒置型ではコレクタ）の上面の全面を
覆うため、コンタクト抵抗の低減を行うことができるた
め、τ。。を小さくすることができる。これにより、ｆ
、の増大に効果があり、ひいては５Ｉ１）の増大に効果
がある。また、エミッタ（倒置型ではコレクタ）および
エミッタ（倒置型ではコレクタ）電極の形成、およびベ
ース電極の形成が実質的に一枚のマスクで行うことがで
きるため、小さいサイズの）（ＢＴでも歩留り良く形成
できる効果がある。

【図面の簡単な説明】

第１図と第２図は本発明のＨＢＴの製造方法を示す工程
図、第３図は従来のＨＢＴの製造方法を示す工程図であ
る。 １・・・・・・ＧａＡｓ基牟反、２・・・・・・コレク
タのオーミックコンタクトの形成を容易にするための高
ドープのｎ型のＧａＡｓＮ、２ａ・・・・・・コレクタ
電極取り出し領域、３・・・・・・コレクタ領域を形成
するためのｎ型のＧａＡｓ層、３ａ・・・・・・コレク
タ領域、４・・・・・・ベース領域を形成するためのｐ
型のＧａＡｓ層、４ａ・・・・・・ベースＳ！域、４　
ｂ・・・・・・ベース電極を取り出すための外部ベース
領域、５・・・・・・エミッタ領域を形成するためのｎ
型のＡｎｘＧａ、−ＸＡｓ層、５ａ・・・・・・エミッ
タ領域、６・・・・・・エミッタのオーニックコンタク
トの形成を容易にするための高ドープのｎ型のＧａＡｓ
層、６ａ・・・・・・エミッタ上部のエミッタキャップ
層、７・・・・・・エピタキシー形成した多層構造材料
、８・・・・・・エミッタを掻、９・・・・・・ベース
電極、１０・・・・・・コレクタ電極、１）・・・・・
・仮のエミッタを形成するためのＳｉＯｘ保ｉ１膜層、
１２・・・・・・仮のエミッタの部分の金属層、Ｉ３・
・・・・・仮のエミッタ、１４・・・・・・フォトレジ
スト、１５・・・・・・フォトレジスト１４中にエミッ
タ部分に形成された凹み、１６・旧・・エミッタ部分お
よびエミッタ領域の側面に形成したＳｉＯｘ絶縁膜から
なる側壁、１７・・・・・・ベース電極用金属、１８・
・・・・・フォトレジスト。 代理人の氏名　弁理士　中尾敏男　はか１名４−へ−”
＜−ス頃域 ９−ｍ−ベース電極 ／７−−−　＜−スミ鞄社偽 第　１　□　　　　　　　　　　　　　１８−一一フオ
ドしシスト３−−一エミッタ宵闇捻玉ｌ鴨 第２図 ？

Claims (1)

1. 【特許請求の範囲】 （１）エミッタとしてベースよりバンドギャップの大き
   い半導体材料を用い、エミッタを上側に設けた正常型の
   ヘテロ接合バイポーラトランジスタを、コレクタを形成
   するためのｎ型の半導体材料層、ベースを形成するため
   のｐ型の半導体材料層、およびエミッタを形成するため
   のバンドギャップの大きいｎ型の半導体材料層からなる
   ｎｐｎ接合を含む多層構造材料から形成する製造方法に
   おいて、前記エミッタと前記エミッタの上部に設けたｎ
   型の半導体材料からなるキャップ層との層状構造からな
   り、かつ、外部ベース領域よりも上方に突出したエミッ
   タ領域および前記エミッタ領域の上面の全面を覆うオー
   ミック電極を形成する工程と、前記材料の上面をＳｉＯ
   ＿ｘ、ＳｉＮ＿ｘなどの絶縁性の保護膜で覆い、ついで
   、異方性のドライエッチングにより前記エミッタ電極お
   よび前記エミッタ領域の側面に前記保護膜からなる側壁
   を形成する工程と、上方向からベース電極金属を蒸着し
   、ついで、表面をフォトレジストで覆い、ドライエッチ
   ングにより前記エミッタ領域の頭部を露出せしめ、少な
   くとも前記エミッタ領域の側壁部分に付着した前記ベー
   ス電極金属を前記エミッタ領域の周辺部に存在するフォ
   トレジストをマスクとしてエッチングにより除去し、エ
   ミッタ電極とベース電極を絶縁分離する工程と、を少な
   くとも有することを特徴とするヘテロ接合バイポーラト
   ランジスタの製造方法。 （２）突出したエミッタとエミッタ電極を、エミッタの
   大きさのエミッタ電極を蒸着とリフトオフにより形成す
   るか、もしくはエミッタ電極金属を全面に蒸着しエミッ
   タ周辺部分をエッチングにより除去して形成し、ついで
   、前記エミッタ電極をマスクとしてエッチングする工程
   により形成することを特徴とする特許請求の範囲第（１
   ）項記載のヘテロ接合バイポーラトランジスタの製造方
   法。 （３）突出したエミッタとエミッタ電極を、エミッタと
   なる部分に、ヘテロ接合バイポーラトランジスタを形成
   する材料に対して選択的に除去でき、かつ、下地材料の
   エッチングにより侵されない材料からなる仮のエミッタ
   を設け、前記仮のエミッタをマスクとしてエッチングし
   て突出したエミッタ領域を形成し、ついで、フォトレジ
   ストで表面を覆い、ドライエッチングにより仮のエミッ
   タ上部を露出せしめ、ついで、仮のエミッタを除去し、
   ついで、エミッタ電極を蒸着とリフトオフにより形成す
   る工程を用いることにより形成することを特徴とする特
   許請求の範囲第（１）項記載のヘテロ接合バイポーラト
   ランジスタの製造方法。 （４）コレクタを形成するｎ型の半導体材料としてＧａ
   ＡｓもしくはＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ、ベースを
   形成するｐ型の半導体材料としてＧａＡｓ、エミッタを
   形成するｎ型の半導体材料としてＡｌ＿ｘＧａ＿１＿−
   ＿ｘＡｓを用いることを特徴とする特許請求の範囲第（
   １）項記載のヘテロ接合バイポーラトランジスタの製造
   方法。 （５）仮のエミッタとして少なくともＳｉＯ＿ｘもしく
   はＳｉＮ＿ｘを用いることを特徴とする特許請求の範囲
   第（３）項記載のヘテロ接合バイポーラトランジスタの
   製造方法。（６）エミッタとしてベースよりバンドギャ
   ップの大きい半導体材料を用い、コレクタを上側に設け
   た倒置型のヘテロ接合バイポーラトランジスタを、コレ
   クタを形成するためのｎ型の半導体材料層、ベースを形
   成するためのｐ型の半導体材料層、およびエミッタを形
   成するためのバンドギャップの大きいｎ型の半導体材料
   層からなるｎｐｎ接合を含む多層構造材料から形成する
   製造方法において、前記コレクタと前記コレクタの上部
   に設けた、ｎ型の半導体材料からなるキャップ層との層
   状構造からなり、かつ、外部ベース領域よりも上方に突
   出したコレクタ領域および前記コレクタ領域の上面の全
   面を覆うオーミック電極を形成する工程と、前記材料の
   上面をＳｉＯ＿ｘ、ＳｉＮ＿ｘなどの絶縁性の保護膜で
   覆い、ついで、異方性のドライエッチングにより前記コ
   レクタ電極および前記コレクタ領域の側面に前記保護膜
   からなる側壁を形成する工程と、上方向からベース電極
   金属を蒸着し、ついで、表面をフォトレジストで覆い、
   ドライエッチングにより前記コレクタ領域の頭部を露出
   せしめ、少なくとも前記コレクタ領域の側壁部分に付着
   した前記ベース電極金属を前記コレクタ領域の周辺部に
   存在するフォトレジストをマスクとしてエッチングによ
   り除去し、コレクタ電極とベース電極を絶縁分離する工
   程と、を少なくとも有することを特徴とするヘテロ接合
   バイポーラトランジスタの製造方法。 （７）突出したコレクタとコレクタ電極を、コレクタの
   大きさのコレクタ電極を蒸着とリフトオフにより形成す
   るか、もしくはコレクタ電極金属を全面に蒸着しコレク
   タ周辺部分をエッチングにより除去して形成し、ついで
   、前記コレクタ電極をマスクとしてエッチングする工程
   により形成することを特徴とする特許請求の範囲第（６
   ）項記載のヘテロ接合バイポーラトランジスタの製造方
   法。 （８）突出したコレクタとコレクタ電極を、コレクタと
   なる部分に、ヘテロ接合バイポーラトランジスタを形成
   する材料に対して選択的に除去でき、かつ、下地材料の
   エッチングにより侵されない材料からなる仮のコレクタ
   を設け、前記仮のコレクタをマスクとしてエッチングし
   て突出したコレクタ領域を形成し、ついで、フォトレジ
   ストで表面を覆い、ドライエッチングにより仮のコレク
   タ上部を露出せしめ、ついで、仮のコレクタを除去し、
   ついで、コレクタ電極を蒸着とリフトオフにより形成す
   る工程を用いることにより形成することを特徴とする特
   許請求の範囲第（６）項記載のヘテロ接合バイポーラト
   ランジスタの製造方法。 （９）コレクタを形成するｎ型の半導体材料としてＧａ
   ＡｓもしくはＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ、ベースを
   形成するｐ型の半導体材料としてＧａＡｓ、エミッタを
   形成するｎ型の半導体材料としてＡｌ＿ｘＧａ＿１＿−
   ＿ｘＡｓを用いることを特徴とする特許請求の範囲第（
   ６）項記載のヘテロ接合バイポーラトランジスタの製造
   方法。 （１０）仮のエミッタとして少なくともＳｉＯ＿ｘもし
   くはＳｉＮ＿ｘを用いることを特徴とする特許請求の範
   囲第（８）項記載のヘテロ接合バイポーラトランジスタ
   の製造方法。