JPS63138775A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ヘテロ接合バイポーラトランジスタ（以下ＨＢＴと称す
）の製造方法に関する。

従来の技術 近年、バイポーラトランジスタ（以下ＢＴと称す）のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたＨＢＴは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。

第２図は従来のエミッタを上側に設けた正常型のＨＢＴ
の製造方法を示す、１はＧａｐｓ基板、２はコレクタの
オーミックコンタクトの形成を容易にするためのコレク
タと同型の高ドープのｎ型のＧａＡ３層、２ａはコレク
タ電極取り出し領域、３はコレクタ領域を形成するため
のｎ型のＧａＡｓ層、３ａはコレクタ領域、４はベース
領域を形成するためのｐ型のＧａＡｓ層、４ａはベース
領域、４ｂはベース電極を取り出すための外部ベース領
域、５はエミッタ領域を形成するためのｎ型のＡｌｘＧ
ａ、−ｘＡｓ層、５ａはエミッタ領域、６はエミッタの
オーミックコンタクトの形成を容易にするための高ドー
プのＧａＡｓ層、６ａはエミッタ領域上部のキャップ層
、９はエミッタ電極、１０はベース電極、１）はコレク
タ電極である。

基板１の上にエピタキシー形成した多層構造材料（第２
図（ａ））を用いて、フォトリソグラフィーとエツチン
グにより、第２図（ｂｌに示すように、６ａと５ａから
なるエミッタ領域、４ａと４ｂからなるベース領域、コ
レクタ領域３ａ、コレクタ電極取り出し領域２ａを有す
る構造を形成し、ついで、第２図（ｃｌのように、エミ
ッタ電極９、ベース電極１０、コレクタ電極１）を形成
する。コレクタを上側に設けた倒置型のＨＢＴは、第２
図において、エミッタを形成する材料層を３、コレクタ
を形成する材料層を５とした多層構造を用いて、同様の
方法により形成される。

以上のように構成されたＨＢＴについて、その動作につ
いて説明する。

ＨＢＴの高速動作の指標であるｆ【およびｆｍは次のよ
うに表わされる。

ｆ　ｔｍ１／２πＤ８＋ｒＢ−４−ｒ、＋ｒ。。）ｔｍ
−ｖ’頁／ｌ］Ｔ「ζ７ ここに、τＢ　（エミンタ空乏層走同時間）−γＥｌ　
　（ＣＢＣ＋ＣＥＩＢ”ＣＰＢ）、τＢ　（ベース走向
時間’）−ＷＢ２　／πＤＢ、τ。（コレクタ空乏層走
向時間）−Ｗ。２　／　’ｌ　Ｖ　ｓ、τ。Ｃ（コレク
タ空乏層充電時間）＝　（ＲＥ８＋Ｒｏ）（ＣＢ。

＋Ｃ，。）、ＲＢはベース抵抗、ＣＢｏはベース・コレ
クタ間容量、ＣＩＥＢはベース・エミッタ間容量、ＣＰ
８はベース層浮遊容量、ＣＰＣはコレクタ層浮遊容量、
ＷＢはベース層の厚さ、ＤＢはベース層拡散係数、Ｗｃ
はコレクタ空乏層の厚さ、ｖ３はコレクタ走向速度、Ｒ
Ｂ８はエミッタコンタクト抵抗、Ｒｏはコレクタ抵抗で
ある。

ＨＢＴはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正札のリーク（ｎ　ｐ　ｎ型の場合）がおさえら
れるので、通常のＢＴと反対にベースを高ドープ、エミ
ッタとコレクタを低ドープにすることができる。このこ
とによりトランジスタの高速・高周波化にとって重要な
ベース抵抗ＲＢの低減をはかることができるのでｆｍが
太きくなる。さらに、一般にＢＴにおいてはＣＢＥｉ、
ＣＢＧは接合容量のドーピングによる因子ＣＢＢ（ｎ、
ｈ）　、ＣＢ　ｃ　　（ｎ、ｈ）　、と接合面積ＡＥＢ
’Ａｌ３Ｇとの積で表わされる。ＨＢＴでは、エミッタ
とコレクタが低ドープ、ベースが高ドープとなっている
ため、Ｃｉ：　Ｂ（ｎ　、ｈ　）、ＣＢｏ　（ｎ、ｈ）
は、エミッタ・コレクタのドーピングにのみ依存しＣ［
ＥＢ’ＣＢＧは次のようになる。

Ｃ競　　πＢ”ＥＢ’ Ｃａｅ　　πｃ　・Ａａｃ 　Ｇ 従って、ＨＢＴでは通常のＢＴに比べてＣ１）：８、Ｃ
ａＣが小さくなるのでτ８、τ。０が小さくなり、ｊｔ
の増大が可能となる。また、０８Ｂが小さくなるので前
記したＲＢが小さいことと合わせてｆｍを大きくするこ
とが可能となる。

このように、ＨＢＴはヘテロ構造に基づ（理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、前述の種々の
弐かられかるように、τ８、τ８、τ０．τＣＧなどを
小さくするために、デバイス構造の微細化と電極のコン
タクト抵抗の低減により浮遊要素の低減をはかることが
極めて重要となる０例えば、従来例に示すように、ベー
スとコレクタ間の接合面積Ａｓｃを、不純物をコレクタ
を形成するための層に導入して微小なコレクタを形成す
ることで小さくすることによりＣｅｃを小さくし、これ
によりｆｍの増大をはかること、同様に倒置型ではベー
スとエミッタ間の接合面積ＡＢ８を小さくしてＣＢ１）
を小さくし、これによりｊｔを大きくし、ひいてはｆｍ
の増大をはかることが重要となる。また、正常型では、
エミッタコンタクト抵抗、倒置型ではコレクタコンタク
ト抵抗を低減することが極めて重要である。

発明が解決しようとする問題点 しかしながら、第２図のような正常型の）ＩＢＴの製造
方法では、小さなサイズのＨＢＴを作製する場合に、別
々の三枚のマスクを用いて、エミッタ、エミッタ電極と
エミッタ電極配線を形成する必要があるため、プロセス
が極めて難しく、かつ、マスク合わせの難しさから歩留
りが悪くなるという問題点があった。また、プロセスの
制約から、エミッタ電極がエミッタよりも小さくなり、
コンタクト抵抗が大きくなるという問題点があった。

また、倒置型のＨＢＴでも同様に、微小なコレクタ部分
、コレクタ電極およびコレクタ電極配線を形成するのが
難しいというプロセスの問題点と、電極がコレクタより
も小さくなることによりコンタクト抵抗が増大するとい
う問題点があった。また、正常型と倒置型のＨＢＴを問
わず、コンタクトを形成する材料の面からコンタクト抵
抗の低減に問題があった。

本発明は、上記問題点に鑑み、エミッタ（倒置型ではコ
レクタ）を形成する材料層もしくは前記材料層の上に形
成した高ドープのキャップ層の上に、Ｉ　ｎＡｓを含む
ＩｎｘＧａ、−ｘＡｓ系混晶材料のように、コンタクト
を形成する金属の仕事関数よりも大きな仕事関数を有す
る材料層をキャップ層として形成して、その上に金属電
極を形成して、材料の面からコンタクト抵抗を低減する
方法と、ＨＢＴのサイズを小さくしてもエミッタ（倒置
型ではコレクタ）電極がエミッタ（倒置型ではコレクタ
）の全面を覆うように形成でき、こめためコンタクト抵
抗の低減が可能となるセルフアラインメント法、の二つ
の方法を同時に有することを特徴とするＨＢＴの製造方
法を提供しようとするものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のＨＢＴの製造方
法では、コレクタを形成するためのｎ型の半導体材料層
、ベースを形成するための半導体材料層およびベースよ
りもバンドギャップの大きいｎ型の半導体材料層のｎｐ
ｎ接合を含む多層構造材料をエピタキシー形成し、つづ
いて、エミッタ（倒置型ではコレクタ）を形成する材料
層もしくは前記材料層の上に形成したｎ型の材料層の上
に、電極となる金属の仕事関数よりも大きな仕事関数を
有するＩｎＡｓを含むＩｎＸＣｒａ、−ｘＡｓ系混晶材
料のような材料層をエピタキシー形成する工程と、前記
エピタキシー形成した材料の上に保護層を形成し、前記
保護層の上にエミッタ（倒置型ではコレクタ）に対応す
る部分にマスク材料層を形成し、かつ、前記マスク材料
層を用いてエツチングして、少くとも前記保護層からな
る仮のエミッタ（倒置型ではコレクタ）を形成する工程
と、全面をフォトレジストで覆い、ドライエツチングに
より前記仮のエミッタ（倒置型ではコレクタ）の頭出し
を行ったのち、前記仮のエミッタ（倒置型ではコレクタ
）をエツチングにより除去し、エミッタ（倒置型ではコ
レクタ）の周辺部に存在するフォトレジストを用いて、
エミッタ（倒置型ではコレクタ）電極を蒸着とリフトオ
フにより形成する工程、とを少くとも用いる。

作用 本発明のＨＢＴの製造方法では、微細なサイズのＨＢＴ
でも、エミッタ（倒置型ではコレクタ）の形成と、エミ
ッタ（倒置型ではコレクタ）の全面を覆うエミッタ（倒
置型ではコレクタ）電極の形成が一枚のマスクを用いて
セルファラインにより形成できる。このため、従来、微
細なエミッタ（倒置型ではコレクタ）とエミッタ（倒置
型ではコレクタ）電極の形成を別々のマスクを用いて行
っていたプロセスが著しく容易になるとともに、エミッ
タ（倒置型ではコレクタ）電極がエミッタ（倒置型では
コレクタ）上部の全面を覆うため、従来と同じサイズの
エミッタ（倒置型ではコレクタ）でも電極とエミッタ（
倒置型ではコレクタ）との接触面積が増加し、これによ
りコンタクト抵抗が従来に比べて著しく小さくなる、ま
た、エミッタ（倒置型ではコレクタ）電極を、電極金属
よりも仕事関数の大きい半導体材料層の上に形成するプ
ロセスを導入することができるため、コンタクト抵抗を
材料の面からも著しく低減することができる。

実施例 以下本発明の一実施例のＨＢＴの製造方法について図面
を参照しながら説明する。

第１図は、本発明のＨＢＴの製造方法の一例である。（
００１）ＧａＡｓ基板１の上に、コレクタのオーミック
コンタクトの形成を容易にするためのコレクタと同型の
高ドープのｎ型のＧａＡｓ層２、コレクタ領域を形成す
るためのｎ型のＧａＡｓ層３、ベース領域を形成するた
めのｐ型のＧａＡｓ層４、エミッタ領域を形成するため
のｎ型のＡＩｔＸＧａ、−ｘＡｓ層５、高ドープのｎ型
のＧａＡｓ層６、Ｘ値を０から１まで連続的に変えたｎ
型のＩ　ｎ　Ｘ　Ｇ　ａ　ｔ−ｘ　Ａ　８層７とＩｎＡ
ｓ層８をこの順序にエピタキシー形成し、第１図ｉａ＋
のように多層構造材料を形成する。ついで、第１図（ｂ
ｌに示すように、ＳｉＯｘからなる保護層１２を設け、
その上にエミッタに対応する部分にＡｌからなるマスク
層１３をリフトオフもしくはエツチングにより形成する
。ついで、マスク層１３をマスクとして保護層１２をド
ライエツチングし、保護層１２とマスク層１３からな名
板のエミッタ１４を第１図（Ｃ１のように形成する。つ
いで、第１図（ｄ＋に示すように、仮のエミッタ１４を
マスクとしてエツチングし、外部ベース領域４ｂを露出
する。ついで、第１図（ｅ）のように、フォトリソグラ
フィーとエツチングにより、ＨＢＴデバイス構造を形成
し、蒸着とリフトオフおよび合金化熱処理によりベース
電極１０、コレクタ電極１）を形成する。ついで、第１
図（ｆｌのようにフォトレジスト１５で表面を覆い、第
１図（幻のように、ドライエツチングにより仮のエミッ
タ１４の頭出しを行う。

ついで、第１図（ｈｌのように、仮のエミッタ１４をエ
ツチングにより除去し、エミッタのキャップ層６ａを露
出し、凹み１６を形成する。ついで、第１図（１）のよ
うに、エミッタ電極９を蒸着とリフトオフにより形成す
る。

実施例においては、保護層としてＳｉＯｘを用いている
がこれに限るものではない、要は、イオン注入後の熱処
理により下地の半導体材料と反応せず、下地の半導体材
料に対して選択的に除去できる材料であればよい、実施
例に示したＳｉＯｘやＳｉＮｘは下地の種々の半導体材
料に対して用いることができる。実施例に示したような
、下地がＧａＡｓの場合には、ＡＪＸＧａ、−ｘＡｓ。

Ｇｅ、、Ｓｉなどを保護層として用いることができる。

これらの保護層は、下地が化合物半導体材料の場合には
かなり広く用いることができる。下地がＧｅやＳｉなど
の半導体材料の場合には、化合物半導体材料を保護層と
してかなり広く用いることができる。

実施例においては、マスク層としてＡｌを用いているが
、これ以外にも種々の金属を用いることができる。マス
ク層は、イオン注入のマスクとして働くとともに、保護
層からなる仮のエミッタを形成する際のマスクとして、
また、保護層材料が下地の半導体材料のエツチング液に
侵される材料の場合には、下地材料のエツチングにおけ
るマスクとしての役割を果すので、下地材料と保護層材
料に合った材料を選ぶ必要がある０例えば、Ａｕ系材料
は、種々の材料の場合にも適用できる。また、マスク材
料としては、金属だけでなく、上記条件を満たす材料で
あればよい。また、マスク層は、保護層からなる仮のエ
ミッタの形成後は必ずしも必要でない。

実施例においては、仮のエミッタの周辺部のＳｉＯｘを
すべて除いているが、必ずしもその必要はない０周辺部
の５ｔｙｘを少し残しておいて、イオン注入やその後の
熱処理における表面保護層として利用し、その後取り除
くことも勿論できる。

本発明の方法は、コレクタを形成する層にイオン注入し
、微小なコレクタを形成するプロセスや、エミッタ周辺
部にイオン注入して厚い外部ベース領域を形成するプロ
セスと結合できる。すなわち、実施例において、仮のエ
ミッタのついた状態で仮のエミッタをマスクとしてコレ
クタを形成する層にイオン注入したり、エミッタ領域に
イオン注入し熱処理により活性化を行って厚い外部ベー
ス領域を形成したのち、エミッタ電極を形成することが
できる。エミッタ電極形成後でも、水素イオンなどのよ
うに、注入後の熱処理に高温を要しないイオンの場合に
は、エミッタ電極をマスクとしてコレクタを形成する層
に水素イオンを注入し、微小コレクタを形成することが
できる。

実施例においては、エミッタを上側に設けた正常型のＨ
ＢＴについて述べているが、コレクタを上側に設けた倒
置型のＨＢＴの場合でも、第１図において、エミッタを
形成する層を３、コレクタを形成する層を５とする多層
構造材料を形成し、以下同様のプロセスを適用すること
によって、本発明による倒置型のＨＢＴを作製すること
ができる。

実施例において、オーミックコンタクトを形成するため
のキャップ層として、ｎ型のＧａＡｓとＸをＯから１ま
で変化したＩ　ｎ　Ｘ　Ｇ　ａ　１−Ｘ　Ａ　Ｓ混晶と
Ｉ　ｎＡｓの層状構造を用いているが、ｎ−ＧａＡｓは
必ずしも必要でなく、 Ｉ　ｎ　ＸＧ　ａ　Ｉ−Ｘ　Ａ　ｓもＸ値を固定した材
料層として適用できる。要するに、エミッタ（倒置型で
はコレクタ）材料層の上に形成する電極金属の仕事関数
よりも大きな仕事関数を有する半導体材料層をうまくエ
ピタキシー形成できればよい、それにより、合金化熱処
理の不要な低抵抗のオーミックコンタクトを形成できる
。

実施例においては、コレクタを形成する半導体材料とし
てベースと同じ材料を用いているが、ベースよりもバン
ドギャップの大きい材料を用いることもできる。

発明の効果 以上のように、本発明のＨＢＴの製造方法では、コレク
タを形成するためのｎ型の半導体材料層、ベースを形成
するためのｐ型の半導体材料層、エミッタを形成するた
めのベースよりもバンドギヤツプの大きいｎ型の半導体
材料層からはｎｐｎ接合を含む多層構造材料をエピタキ
シー形成し、つづいて、エミッタ（倒置型ではコレクタ
）を形成する材料層もしくは前記エミッタ（倒置型では
コレクタ）を形成する材料層の上に形成されたｎ型の半
導体材料層の上に、電極とする金属の仕事関数よりも大
きな仕事関数を有する半導体材料層をキャップ層として
エピタキシー形成する工程と、前記多層構造材料の上に
、エミッタ（倒置型ではコレクタ）部分に仮のエミッタ
（倒置型ではコレクタ）を設ける工程と、前記板のエミ
ッタ（倒置型ではコレクタ）をマスクとしてエツチング
して外部ベース領域を露出する工程と、表面をフォトレ
ジストで覆い、つづいて、ドライエツチングにより仮の
エミッタ（倒置型ではコレクタ）部分の頭出しを行い、
つづいて、仮のエミッタ（倒置型ではコレクタ）をエツ
チング除去し、その部分に蒸着とリフトオフによりエミ
ッタ（倒置型ではコレクタ）電極を形成する工程、とを
少くとも用いてＨＢＴを作製する。

これにより、従来、エミッタ（倒置型ではコレクタ）お
よびエミッタ（倒置型ではコレクタ）電極の形成を別々
のマスクを用いて行っていたために、マスク合わせが難
しく、小さいサイズのＨＢＴでは歩留りが悪かったプロ
セスが、一枚のマスクで行えるためにプロセスが著しく
容易になり、かつ、歩留りが著しく向上する。また、従
来のプロセスではエミッタ（倒置型ではコレクタ）電極
がエミッタ（倒置型ではコレクタ）よりも小さくなるた
め、電極のコンタクト抵抗が大きくなっていたが、本発
明では電極がエミッタ（倒置型ではコレクタ）の全面を
覆うために、コンタクト抵抗が小さくなる効果があり、
さらに、電極金属の仕事関数よりも大きな仕事関数を有
する半導体材料層の上に電極が形成されるため、オーミ
ックコンタクト抵抗が著しく小さくなる効果を有する。

【図面の簡単な説明】

第１図は本発明のＨＢＴの製造方法、第２図は従来のＨ
Ｂ、Ｔの製造方法を示す工程図である。 ｌ・・・・・・ＧａＡｓ１板、２・・・・・・コレクタ
のオーミックコンタクトの形成を容易にするための高ド
ープのｎ型のＧａＡｓ層、２ａ・・・・・・コレクタの
電極取り出し領域、３・・・・・・コレクタ領域を形成
するためのｎ型のＧａＡｓ層、４・・・・・・ベースを
形成するためのｐ型のＧａＡｓ層、４ａ・・・・・・ベ
ース領域、４ｂ・・・・・・ベース電極を取り出すため
の外部ベース領域、５・・・・・・エミッタ領域を形成
するためのｎ型Ａｎ！ＸＧａ、−ｘＡｓ層、５ａ・・・
・・・エミッタ領域、６・・・・・・エミッタと同型の
高ドープのｎ型のＧａＡｓ層、６ａ・・・・・・エミッ
タ上部のキャップ層、７・・・・・・ＸがＯから１まで
連続的に変化した Ｉ　ｎ　Ｘ　Ｇ　ａ　１−ｘ　Ａ　ｓ層、８−−１　ｎ
　Ａ　ｓ層、９・・・・・・エミッタ電極、１０・・・
・・・ベース電極、１）・・・・・・コレクタ電極、１
２・・・・・・仮のエミッタを形成するためのＳ　ｆｏ
ｘ保ｌＩ層、１３・・・・・・仮のエミッタの部分の金
属マスク層、１４・・・・・・仮のエミッタ、１５・・
・・・・フォトレジスト、１６・・・・・・フォトレジ
スト１５中にエミッタ部分に形成された凹み。 代理人の氏名　弁理士　中尾敏男　はか１名！　−−−
ＧａＡｓ基板 ２−−−、％ドープ”ｆ）ｎ％６ｏＡｓ３−−−ｎ雲に
ｒ　ａＡｓ ４−−−ＰＷ６訊Ｓ 第１図　　　　　５−７）鋳通の一χＡｓ６−−−１Ｎ
）ドープｎＶ６ａＡｓ ７−−−ｈｘＧａｔ−χＡｓ （Ｚ−ｏ〜り １５−−−フォトレジスト ９−ｍ−エミッタ１勲極 第　　１　　ｒＩ！Ｊ／６−−−セ（乃エミッタを除い
て牙勿筑される凹ｈ

Claims (1)

1. 【特許請求の範囲】 （１）エミッタとしてベースよりもバンドギャップの大
   きい半導体材料を用い、エミッタを上側に設けた正常型
   のヘテロ接合バイポーラトランジスタの製造方法におい
   て、前記コレクタを形成するためのｎ型の半導体材料層
   、前記ベースを形成するためのｐ型の半導体材料層、お
   よび前記エミッタを形成するためのバンドギャップの大
   きいｎ型の半導体材料からなるｎｐｎ接合を含む多層構
   造材料をエピタキシー形成し、つづいて、エミッタを形
   成する材料層もしくは前記エミッタの上に形成されたｎ
   型の材料層の上に、仕事関数が電極とする金属の仕事関
   数よりも大きい半導体材料層をキャップ層としてエピタ
   キシー形成する工程と、前記層状構造材料の上に保護層
   を形成し、前記保護層の上にエミッタに対応する部分に
   マスク材料層を形成し、かつ、前記マスク材料層をマス
   クとしてマスクされた部分の周辺部の前記保護層をエッ
   チングして少くとも前記保護層からなる仮のエミッタを
   形成する工程と、前記仮のエミッタをマスクとして前記
   多層構造材料をエッチングして外部ベース領域を露出す
   る工程と、全面をフォトレジストでコートし、ドライエ
   ッチングにより前記フォトレジストをエッチングして前
   記エミッタの上部に形成された仮のエミッタの頭出しを
   行ったのち、前記仮のエミッタをエッチングにより除去
   し、エミッタ領域の周辺部に存在するフォトレジストを
   用いてエミッタ電極を蒸着とリフトオフにより形成する
   工程と、を少くとも有することを特徴とするヘテロ接合
   バイポーラトランジスタの製造方法。 （２）キャップ層としてＩｎＡｓを含む Ｉｎ＿ｘＧａ＿１＿−＿ｘＡｓ混晶系材料を用いること
   を特徴とする特許請求の範囲第（１）項記載のヘテロ接
   合バイポーラトランジスタの製造方法。 （３）ベース材料としてｐ型のＧａＡｓ、エミッタ材料
   としてｎ型のＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ、コレクタ
   材料としてｎ型のＧａＡｓもしくは Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ、キャップ層としてＩｎ
   Ａｓを含むＩｎ＿ｘＧａ＿１＿−＿ｘＡｓを用いること
   を特徴とする特許請求の範囲第（１）項記載のヘテロ接
   合バイポーラトランジスタの製造方法。 （４）保護層としてＳｉＯ＿ｘもしくはＳｉＮ＿ｘ、マ
   スク層として金属を用いることを特徴とする特許請求の
   範囲第（３）項記載のヘテロ接合バイポーラトランジス
   タの製造方法。 （５）エミッタとしてベースよりもバンドギャップの大
   きい半導体材料を用い、コレクタを上側に設けた倒置型
   のヘテロ接合バイポーラトランジスタの製造方法におい
   て、前記コレクタを形成するためのｎ型の半導体材料層
   、前記ベースを形成するためのｐ型の半導体材料層、お
   よび前記エミッタを形成するためのバンドギャップの大
   きいｎ型の半導体材料からなるｎｐｎ接合を含む多層構
   造材料をエピタキシー形成し、つづいて、コレクタを形
   成する材料層もしくは前記コレクタの上に形成されたｎ
   型の材料層の上に、仕事関数が電極とする金属の仕事関
   数よりも大きい半導体材料層をキャップ層としてエピタ
   キシー形成する工程と、前記層状構造材料の上に保護層
   を形成し、前記保護層の上にコレクタに対応する部分に
   マスク材料層を形成し、かつ、前記マスク材料層をマス
   クとしてマスクされた部分の周辺部の前記保護層をエッ
   チングして少くとも前記保護層からなる仮のコレクタを
   形成する工程と、前記仮のコレクタをマスクとして前記
   多層構造材料をエッチングして外部ベース領域を露出す
   る工程と、全面をフォトレジストでコートし、ドライエ
   ッチングにより前記フォトレジストをエッチングして前
   記コレクタの上部に形成された仮のコレクタの頭出しを
   行ったのち、前記仮のコレクタをエッチングにより除去
   し、コレクタ領域の周辺部に存在するフォトレジストを
   用いてコレクタ電極を蒸着とリフトオフにより形成する
   工程を少くとも有することを特徴とするヘテロ接合バイ
   ポーラトランジスタの製造方法。（６）キャップ層とし
   てＩｎＡｓを含む Ｉｎ＿ｘＧａ＿１＿−＿ｘＡｓ混晶系材料を用いること
   を特徴とする特許請求の範囲第（５）項記載のヘテロ接
   合バイポーラトランジスタの製造方法。 （７）ベース材料としてｐ型のＧａＡｓ、エミッタ材料
   としてｎ型のＡｌ＿ｘＧａ＿１＿−＿ｘＡｓ、コレクタ
   材料としてｎ型のＧａＡｓもしくは Ａｌ＿ｘＧａ＿１＿−＿ｘＡｓ、キャップ層としてＩｎ
   Ａｓを含むＩｎ＿ｘＧａ＿１＿−＿ｘＡｓを用いること
   を特徴とする特許請求の範囲第（５）項記載のヘテロ接
   合バイポーラトランジスタの製造方法。 （８）保護層としてＳｉＯ＿ｘもしくはＳｉＮ＿ｘ、マ
   スク層として金属を用いることを特徴とする特許請求の
   範囲第（７）項記載のヘテロ接合バイポーラトランジス
   タの製造方法。