JPS6348861A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとして有望な
ペテロ接合バイポーラトランジスタ（以下ＨＢＴと称す
）の製造方法に関するものである。

従来の技術 近年、バイポーラトランジスタ（以下ＢＴと称す）のエ
ミッタとしてベースよりもバンドギヤ。

ブの大きい半導体材料を用いたＨＢＴは超高速・超高周
波トランジスタのを力候補の一つとして研究がさかんに
行われるにいたっている。

第２図は従来のＨＢＴの製造方法を示す。

１は基板、２はエミッタのオーミックコンタクトの形成
を容易にするためのエミッタと同型の高ドープの半導体
材料層、２−ａはエミッタ電極取り出し領域、３はエミ
ッタ領域を形成するための半導体材料層、３−ａはエミ
ッタ領域、３−ｂはエミッタ周辺部の半絶縁性領域、４
はベース領域を形成するための半導体材料層、４−ａは
ベース領域、４−ｂはベース電極を取り出すための外部
ベース領域、５はコレクタ領域を形成するための半導体
材料層、５−ａはコレクタ領域、６はコレクタのオーミ
ックコンタクトの形成を容易にするためのコレクタと同
型の高ドープの半導体材料層、６−ａはコレクタ領域上
部のキャップ層、７はＨＢＴを形成するもとになるエピ
タキシー形成した多層構造材料、８はコレクタ電極、９
はベース電極、１０はエミッタを極、１Ｇはエミッタを
形成するための層に不純物を導入して微小なエミッタを
形成するためのマスク層である。

基板１の上にエピタキシー形成した多層構造材料７（第
２図（ａ））を用いて、第２図〜）のようにエミッタを
形成する層に不純物を導入し微小なエミッタを形成する
。ついで、フォトリソグラフィーとエツチングにより、
第２図（Ｃ１に示すように、６−ａと５−ａからなるコ
レクタ領域、４−ａと４−ｂからなるベース領域、エミ
ッタ領域３−ｂ、エミッタ電極取り出し領域２−ａを有
する構造とする。ついで、第２図（ｄｌのように、コレ
クタ電極８、ベース電極９．エミッタ電極１０を形成す
る。

以上のように構成されたＨＢＴについて、その動作につ
いて説明する。

ＨＢ　Ｔの高速動作の指標であるｆｔおよびｆ。

は次のように表わされる。

ｆ、＝１／２π（τ６＋τａ　＋　ｒ　ｃ＋τ。。）こ
こに、τＢ　（エミッタ空乏層走向時間）−ｙ６　（Ｃ
Ｂｏ＋Ｃ［ｌ：Ｂ＋ＣＰＢ）、τ３　（ベース走向時間
）＝ＷＢ２　／πＤＢ、τ。（コレクタ空乏層走向時間
）　””　Ｗｏ２　／　２　ｙ　Ｓ、τＣＧ　　（コレ
クタ空乏層充電時間）＝（Ｒ６Ｅ＋Ｒｃ）（ＣＢ。

＋Ｃ３ｃ）、ＲＢはベース抵抗、ＣＢＧはベース・コレ
クタ間容量、Ｃ６Ｂはベース・エミッタ間容量、ＣＰＢ
はベース層浮遊容量、Ｃｐｃはコレクタ層浮遊容量、Ｗ
８はベース層の厚さ、Ｄ８はベース層拡散係数、Ｗｏは
コレクタ空乏層の厚さ、Ｖｓはコレクタ走向速度、ＲＢ
Ｅはエミッタコンタクト抵抗、Ｒｏはコレクタ抵抗であ
る。

ＨＢＴはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク（ｎ　ｐ　ｎ型の場合）がおさえら
れるので、通常のＢＴと反対にベースを高ドープ、エミ
ッタとコレクタを低ドープにすることができる。このこ
とによりトランジスタの高速・高周波化にとって重要な
ベース抵抗Ｒ６の低減をはかることができるのでｒ。が
大きくなる。さらに、一般にＢＴにおいてはｃＥＢ。

Ｃ８ｏは接合容量のドーピングによる因子０８Ｂ（ｎ、
ｈ）　、　ｃＥｌｃ　　（ｎ、　　ｈ）と接合面積ＡＥ
：８゜Ａａｃとの積で表わされる。ＨＢＴでは、エミッ
タとコレクタが低ドープ、ベースが高ト′−ブとなって
いるため、ＣＥ　ａ　（ｎ、　　ｈ）、ＣＢ　Ｃ（ｎ　
、　　ｈ　）は、エミッタ・コレクタのドーピングにの
み依存しＣＦｉ８．Ｃ８ｏは次のようになる。

従って、ＨＢ　Ｔでは通常のＢＴに比べて０８Ｂ。

Ｃ８ｏが小さくなるのでτ８．τ。。が小さくなリ、ｆ
、の増大が可能となる。また、０８Ｂが小さくなるので
前記したＲＢが小さいことと合わせてｆＩｌｌを大きく
することが可能となる。

このように、ＨＢＴはへテロ構造に基づく理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかることが重要となる。たとえば、従来例
のように、コレクタを上側にした構造にして、微小なコ
レクタを形成し、ベース・コレクタ間接合面積Ａ８ｃを
小さくすることによりＣＢＣを小さくし、これによりｆ
Ｉｎの増大をはかること、さらに、エミッタを形成する
層に不純物を導入して微小エミッタを形成してベース・
エミッタ接合面積ＡＥＢを小さくしてＣＥＢを小さくし
、これによりｆｔを大きくし、ひいてはｒ、を大きくす
ることが非常に重要となる。

発明が解決しようとする問題点 しかしながら、第２図のような製造方法では、微細なマ
スクを用いてエミッタを形成する層に不純物を導入する
ことにより微細なエミッタを形成し、ＣＢＧを小さくす
ることができるが、このマスクをのぞいて微小なコレク
タ部分に別の微細な二枚のマスクを用いてコレクタとコ
レクタ電極を形成する必要があるため、プロセスが極め
て難しく、かつ、マスク合わせの難しさから歩留りが悪
くなるという問題点があった。

本発明は、上記問題点に鑑み、−枚のマスクを用いて、
エミッタを形成する層に不純物を導入して微細なエミッ
タを形成することと、コレクタ電極の形成がセルファラ
インで行うことのできる、プロセス上極めて存効なＨＢ
Ｔの新しい製造方法を提供しようとするものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のＨＢＴの製造方
法では、ＨＢＴ形成のもとになるエピタキシー形成した
多層構造材料の上に保護層を形成し、前記保護層の上に
コレクタに対応する部分にマスク材料層を形成し、かつ
、前記マスク材料層をマスクとしてマスクされた部分の
周辺部の前記保護層を除去するかもしくはうすくして、
前記保護層を少くとも含む仮のコレクタを形成する工程
と、前記仮のコレクタをマスクとして、不純物をエミッ
タを形成するための材料層に導入して前記仮のコレクタ
の下部のエミッタ領域外の領域のキャリア濃度を減少す
る工程と、前記仮のコレクタをマスクとしてベース電極
取り出し？ｌＩ域を形成する工程と、ついで、全面をフ
ォトレジストでコートし、ドライエツチングにより前記
フォトレジストをエツチングして前記コレクタの上部に
形成された仮のコレクタの頭出しを行ったのち、前記仮
のコレクタをエツチングにより除去し、コレクタ周辺部
に残されたフォトレジストを用いてコレクタ電極を蒸着
とリフトオフにより形成する工程、とを少くとも用いて
、微細なエミッタとコレクタ電極の形成が一枚のマスク
によりセルファラインで形成できるようにする。

作用 本発明のＨＢ　Ｔの製造方法では、微細なサイズのｆ（
Ｂ　Ｔでも微細なエミッタの形成とコレクタ電極の形成
が一枚のマスクを用いてセルファラインにより形成でき
る。このため、従来、微細なエミッタの形成とコレクタ
およびコレクタ電極の形成を別々のマスクを用いて行っ
ていたプロセスが著しく容易になる。また、この発明で
はコレクタ電極がコレクタ上部の全面を覆うため、従来
と同じサイズのコレクタでも電極とコレクタとの接触面
積が著しく増加し、これにより電極のコンタクト抵抗が
従来に比べて小さくなる。このため、ｆ。

が大きくなり、かつ大きくなるｆ、と微小なエミッタの
形成による小さなＣＢｃとからｒ。を著しく大きくする
ことができる。

実施例 以下本発明の一実施例のへテロ接合バイポーラトランジ
スタ（ＨＢＴ）’の製造方法について図面を参照しなが
ら説明する。

第１図は、本発明のＨＢＴの製造方法の一例である。第
１図（ａ＋に示すように、（００１）ＣａＡｓ基板１の
上に、エミッタのオーミックコンタクトの形成を容易に
するためのエミッタと同型の高ド−ブのＧａＡｓ　　（
ｎ”−ＧａＡｓ）層２、エミッタ領域を形成するための
ｎ型のＡＩ　ＸＧａ１４　Ａｓ（Ｎ−ＡｊｌＸＧａ、−
ｘＡｓ）層３、ベース領域を形成するためのＰ型のＧａ
Ａｓ　　（ｐ−ＧａＡｓ）層４、コレクタ領域を形成す
るためのｎ型のＧａＡｓ　　（ｎ−ＧａＡｓ）層５、コ
レクタのオーミックコンタクトの形成を容易にするため
の高ドープのｎ型のＧａＡｓ　（ｎ”　−ＧａＡｓ）　
層６をこの順序にエピタキシー形成し、多層構造材料７
を形成する。ついで、第１回出）に示すように、ＳｉＯ
ｘからなる保護層を設け、その上にコレクタに対応する
部分にＡＩからなるマスク層１２をリフトオフもしくは
エツチングにより形成する。

ついで、マスク層１２をマスクとして保護層１２をドラ
イエツチングし、保Ｅｌｉｌｌとマスク層１２からなる
仮のコレクタ１３を第１図（Ｃ１のように形成する。つ
いで、仮のコレクタをマスクとして、第１図ｆｄ＋のよ
うに、酸素イオンをエミッタを形成するための層３にイ
オン注入し、仮のコレクタ１３の下部の領域外３−ｂを
半絶縁性化し、仮のコレクタと実質的に同じサイズの微
小なエミッタ３−ａを形成し、ついで、熱処理を行って
イオン注入によって損傷を受けた外部ベース領域４−ｂ
の結晶性の回復を行う。ついで、第１図（ｅ）に示すよ
うに、仮のコレクタ１３をマスクとしてエツチングし外
部ベース領域４−ｂを露出する。

ついで、第１図（ｆ）のようにフォトレジストでコート
し、第１１１Ｎｆｇｌのようにドライエツチングにより
仮のコレクタ１３の頭出しを行う、ついで、第１図［ｈ
ｌのように、仮のコレクタ１３をエツチングにより除去
し、コレクタのキャップ層５−ａを露出し、凹み１５を
形成する。ついで、第１図ｆｉ１のように、コレクタ電
極金属を蒸着とリフトオフにより形成する。ついで、第
１図（Ｊｌのように、フォトリソグラフィーとエツチン
グにより、ＨＢＴデバイス構造を形成し、コレクタ電極
８、ベース電極９、エミッタ電極１０を形成する。

実施例においては、保護層としてＳｉＯｘを用いている
がこれに限るものではない、要は、イオン注入後の熱処
理により下地の半導体材料と反応せず、下地の半導体材
料に対して選択的に除去できる材料であればよい、実施
例に示したＳｉＯｘやＳｉＮｘは下地の種々の半導体材
料に対して用いることができる。実施例に示したような
、下地がＧａＡｓの場合には、”Ｘ”ａｌ−Ｘ　Ａｓ。

Ｇｅ、Ｓｉなどを保護層として用いることができる。こ
れらの保護層は、下地が化合物半導体材料の場合にはか
なり広（用いることができる。下地がＧｅやＳｉなどの
半導体材料の場合には、化合物半導体材料を保護層とし
てかなり広く用いることができる。

実施例においては、マスク層としてＡＰを用いているが
、これ以外にも種々の金属を用いることができる。マス
ク層は、イオン注入のマスクとして働くとともに、保護
層からなる仮のコレクタを形成する際のマスクとして、
また、保護層材料が下地の半導体材料のエツチング液に
侵される材料の場合には、下地材料のエツチングにおけ
るマスクとしての役割を果すので、下地材料と保１ｉ１
層材料に合った材料を選ぶ必要がある。たとえば、７１
、ｕ系材料は、種々の材料の場合にも適用できる。

また、マスク材料としては、金属だけでなく、上記条件
を満たず材料であればよい。

実施例においては、仮のコレクタの周辺部のＳｉＯｘを
すべて除いているが、必ずしもその必要はない。周辺部
のＳｉＯｘを少し残しておいて、イオン注入やその後の
熱処理における表面保護層として利用し、その後取り除
くことも勿論できる。

実施例においては、多層構造材料７の状態でイオン注入
を行っているが、これに限るものではない、コレクタを
形成するためのＮ５の一部もしくは全体が残っている状
態、もしくはベースを形成するための層４を露出した状
態でイオン注入を行うこともできる。コレクタを形成す
るための層５の一部もしくは全体が残っている状態でイ
オン注入を行う場合には、注入後にコレクタを形成する
ためのＮ５をエツチングにより除去するか、もしくは、
コレクタを形成するための層５に仮のコレクタをマスク
としてマスク周辺部に不純物を導入してベースと同型の
キャリアを有する領域にかえればよい。

実施例においては、不純物の導入法としてイオン注入法
を用いているが、拡散法を用いることもできる。

発明の効果 以上のように、本発明のＨＢＴの製造方法では、ＨＢＴ
形成のちとになるエピタキシー形成した多層構造材料の
上に保２Ｗ層を形成し、前記保護層の上にコレクタに対
応する部分にマスク材料層を形成し、かつ、前記マスク
材料層をマスクとしてマスクされた部分の周辺部の保Ｉ
ＦＦを除去するかもしくはうすくして、前記保護層を少
くとも含む仮のコレクタを形成する工程と、前記板のコ
レクタをマスクとして、不純物をエミッタを形成するた
めの材料層に導入して前記板のコレクタを形成するため
の材料層に導入して前記板のコレクタの下部のエミッタ
領域外のキャリア濃度を減少する工程と、前記板のコレ
クタをマスクとしてベース電極取り出し領域を形成する
工程と、ついで、全面をフォトレジストでコートし、ド
ライエ、チングにより前記フォトレジストをエツチング
して前記コレクタの上部に形成された仮のコレクタの頭
出しを行ったのち、前記板のコレクタをエツチングによ
り除去し、コレクタ周辺部に残されたフォトレジストを
用いてコレクタ電極を蒸着とリフトオフにより形成する
工程、とを少くとも用いて、微細なエミッタとコレクタ
電極の形成が一枚のマスクによりセルファラインで形成
できるようになっている。

これにより、従来、微小なエミッタの形成とコレクタお
よびコレクタ電極の形成を別々の三枚のマスクを用いて
行っていたために、マスク合わせが難しく、歩留りが悪
かったプロセスが、−枚のマスクで行えるためにプロセ
スが著しく容易になり、かつ、歩留りが著しく向上する
。これにより、エミッタ、コレクタともに微小なＨＢＴ
が形成でき、ＨＢＴのｆｔ、ｆ工の増大に著しい効果が
ある。

【図面の簡単な説明】

第１図は本発明のＨＢＴの製造方法を示す工程図、第２
図は従来のＨＢ　Ｔの製造方法を示す工程図である。 １・・・・・・基板、２・・・・・・エミッタのオーミ
ックコンタクトの形成を容易にするための高ドープ層、
’ｌ−ａ・・・・・・エミッタ電極取り出し領域、３・
・・・・・エミッタ領域を形成するための半導体材料層
、３−ａ・・・・・・エミッタ領域、３−ｂ・・・・・
・エミッタ周辺部の半絶縁性領域、４・・・・・・ベー
ス領域を形成するための半導体材料層、４−ａ・・・・
・・ベース領域、４−ｂ・・・・・・ベース電極を取り
出すための外部ベース領域、５・・・・・・コレクタ周
辺部を形成するための半導体材料層、５−ａ・・・・・
・コレクタ領域、６・・・・・・コレクタのオーミック
コンタクトの形成を容易にするための高ドープ層、６−
ａ・・・・・・コレクタ上部のコレクタキャンプ層、７
・・・・・・エピタキシー形成し。 た多層構造材料、８・・・・・・コレクタ電極、９・・
・・・・ベース電極、１０・・・・・・エミッタ電極、
１１・・・・・・仮のコレクタを形成するための保護層
、１２・・・・・・仮のコレクタの部分のマスク層、１
３・・・・・・仮のコレクタ、工４・・・・・・フォト
レジスト、１５・・・・・・フォトレジスト１４中にコ
レクタ部分に形成された凹み、１６・・・・・・従来法
における微小エミッタを形成するためのマスク層。 代理人の氏名　弁理士　中尾敏男　はか１名第　１　図 １−ｍ−基板 ３−ｃＬ　・−エミ・ンタや偶成 ４−久−−−ベーズ潰威 ４−ｂ−−−◇ト部ベーズ蛾妨、 Ｓ−！ｌＺ−−−コレクダＳ域 ８−−−コトクダ電極 ９−−−ベース道糧 第　１　図　　　　　　　　　　　　　　ｌｏ−−一エ
ミツダ電極第　２　図

Claims (1)

【特許請求の範囲】
1. エミッタとコレクタのうち少くともエミッタとしてベー
   スよりもバンドギャップの大きい半導体材料を用い、前
   記コレクタを上側に設けたヘテロ接合バイポーラトラン
   ジスタを、エミッタを形成するためのバンドギャップの
   大きい半導体材料層、前記ベースを形成するための半導
   体材料層および前記コレクタを形成するための半導体材
   料層を少くとも含み、この順にエピタキシー形成した多
   層構造材料から形成する製造方法において、前記多層構
   造の上に保護層を形成し、前記保護層の上にコレクタに
   対応する部分にマスク材料層を形成し、かつ、前記マス
   ク材料層をマスクとしてマスクされた部分の周辺部の前
   記保護層をエッチングして、前記保護層を含む仮のコレ
   クタを形成する工程と、前記仮のコレクタをマスクとし
   て前記多層構造材料をエッチングしてベースを形成する
   ための材料層を露出するか、もしくはコレクタを形成す
   るための材料層のついた状態で、前記仮のコレクタをマ
   スクとして不純物をエミッタを形成するための層に導入
   して前記仮のコレクタ下部のエミッタ領域外の領域のキ
   ャリア濃度を減少する工程と、前記コレクタを形成する
   ための材料層を残している場合には前記コレクタ材料層
   を前記仮のコレクタをマスクとしてエッチングして前記
   ベース材料層を露出するか、もしくは前記コレクタ材料
   層を前記仮のコレクタをマスクとして不純物を導入して
   前記ベース材料層と同型のキャリアを有する領域に変え
   る工程と、ついで全面をフォトレジストでコートし、ド
   ライエッチングにより前記フォトレジストをエッチング
   して前記コレクタの上部に形成された仮のコレクタの頭
   出しを行ったのち、前記仮のコレクタをエッチングによ
   り除去し、コレクタ周辺部に残されたフォトレジストを
   用いてコレクタ電極を蒸着とリフトオフにより形成する
   工程、とを少くとも有することを特徴とするヘテロ接合
   バイポーラトランジスタの製造方法。