JPS6348860A - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波トランジスタとしてを望な
ヘテロ接合バイポーラトランジスタ（以下ＨＢ　Ｔと称
す）の製造方法に関するものである。

従来の技術 近年、バイポーラトランジスタ（以下ＢＴと称す）のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたＨ　Ｂ　Ｔは超高速・超高周波トランジ
スタの有力候補の一つとして研究がさかんに行われるに
いたっている。

第２図は従来のＨＢＴの製造方法を示す。

１は基＋反、２はコレクタのオーミックコンタクトの形
成を容易にするためのコレクタと同型の高ドープの半導
体材料層、２−ａはコレクタ電極取り出し領域、３はコ
レクタ領域を形成するための半導体材料層、３−ａはコ
レクタ領域、３−ｂはコレクタ周辺部の半絶縁性領域、
４はベース領域を形成するための半導体材料層、４−ａ
はベース領域、４−ｂはベース電極を取り出すための外
部ベース領域、５はエミッタ領域を形成するための半導
体材料層、５−ａはエミッタ領域、６はエミッタのオー
ミックコンタクトの形成を容易にするためのエミッタと
同型の高ドープの半導体材す、１層、６−ａはエミッタ
領域上部のキャップ層、７はＨＢＴを形成するもとにな
るエビクキシー形成した多層構造材料、８はエミッタ電
極、９はベース電極、ＩＯはコレクタ電極、１６はコレ
クタを形成するための層に不純物を導入して微小なコレ
クタを形成するためのマスク層である。

基板１の上にエピタキシー形成した多層構造材料７　（
第２１１ｆａ））を用いて、第２図（ｂｌのようにコレ
クタ形成する層に不純物を導入し微小なコレクタを形成
する。ついで、フォトリソグラフィーとエツチングによ
り、第２図ｆｃ）に示すように、６−ａと５−ａからな
るエミッタ領域、４−ａと４−ｂからなるベース領域、
コレクタ領域３−ｂ、コレクタ電極取り出し領域２−ａ
を有するｆｍ造とする。ついで、第２図（ｄｌのように
、エミッタ電極８、ベース電極９．コレクク電掻１０を
形成する。

以上のように構成されたＨＢＴについて、その動作につ
いて説明する。

ＨＢＴの高速動作の指標であるｒ、およびｆｍは次のよ
うに表わされる。

ｆｔ＝１／２π（τ５＋τ８＋τ。＋τｃｃ＞ここに、
τＢ　（エミッタ空乏層走向時間）＝γＥ　　（ＣＢＣ
＋ＣＥ１３　＋ＣＰＢ）”Ｂ　　（ベース走同時間）＝
ＷＢ２／πＤＢ、τ。（コレクタ空乏層走向時間）＝ｗ
。２／２ＶＳ、τｃｏ　（コレクタ空乏層充電時間）−
（Ｒ６゜＋Ｒｃ）（ＣＢ。

＋ＣＩ’Ｃ）、ＲＢはベース抵抗、ＣＢＣはベース・コ
レクタ間容量、ＣＥＢはベース・エミッタ間容量、ＣＰ
Ｂはベース層浮遊容量、ＣＰｃはコレクク層浮遊容星、
Ｗ３はベース層の厚さ、ＤＢはベース層拡散係数、Ｗｏ
はコレクタ空乏層の厚さ、ＶＳはコレクタ走向速度、Ｒ
ＥＥはエミッタコンタクト抵抗、Ｒｏはコレクタ抵抗で
ある。

ＨＢＴはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク　（ｎ　ｐ　ｎ型の場合）がおさえ
られるので、通常のＢＴと反対にベースを高ドープ、エ
ミッタとコレクタを低ドープにすることができる。この
ことによりトランジスタの高速・高周波化にとって重要
なベース抵抗ＲＢの低減をはかることができるのでｒ。

が大きくなる。さらに、一般に［３Ｔにおいてはｃ、８
゜０ＢＧは接合容量のドーピングによる因子ｃＥＢ（ｎ
、ｈ）　、Ｃｓ　ｃ　　（ｎ、ｈ）と接合面積ＡＥＢ’
ＡＢＣとの積で表わされる。ＨＢ　Ｔでは、エミッタと
コレクタが低ドープ、ベースが高ドープとなっているた
め、ＣＥ８（ｎ、ｈ）、Ｃ８，（ｎ、ｈ）は、エミッタ
・コレクタのドーピングにのみ依存しＣ［ＥＦ！＝　　
ＣＢＣは次のようになる。

０６８作：ＡＩＥ　Ｂ・ ＣＢＣ“ｌ／”ｃ”８ｃ 従って、ＩＩＢＴでは通常のＢＴに比べてＣＥＢ。

ＣＢＧが小さくなるのでτ６．τＣＣが小さくなり、ｆ
、の増大が可能となる。また、ＣＦ：８が小さくなるの
で前記したＲ８が小さいことを合わせてｆユを大きくす
ることが可能となる。

このように、ＨＢＴはへテロ構造に基づく理由により本
質的に高速化にとって育利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかることが重要となる。たとえば、従来例
に示すように、ペース・コレクタ間接合面積ＡＢＣを不
純物をコレクタを形成するための層に導入して微小なコ
レクタを形成することで小さくすることによりＣＢＧを
小さくし、これによりｆｆｆｌの増大をはかることが非
常に重要となる。

発明が解決しようとする問題点 しかしながら、第２図のような製造方法では、微細なマ
スクを用いてコレクタを形成する層に不純物を導入する
ことにより微細なコレクタを形成し、ＣＢｏを小さくす
ることができるが、このマスクをのぞいて微小なエミッ
タ部分に別の微細な二枚のマスクを用いてエミッタとエ
ミッタ電極を形成する必要があるため、プロセスが掻め
て難しく、かつ、マスク合わせの難しさから歩留りが悪
くなるという問題点があった。

本発明は、上記問題点に鑑み、−枚のマスクを用いて、
コレクタを形成する層に不純物を導入して微細なコレク
タを形成することと、エミッタ電極の形成がセルファラ
インで行うことのできる、プロセス上極めて有効なＨＢ
　Ｔの新しい製造方法を提供しようとするものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のＨＢ　Ｔの製造
方法では、ＨＢＴ形成のちとになるエピタキシー形成し
た多層構造材料の上に保護層を形成し、前記保護層の上
にエミッタに対応する部分にマスク材料層を形成し、か
つ、前記マスク材料層をマスクとしてマスクされた部分
の周辺部の前記保護層を除去するかもしくはうすくして
、前記保護層を少くとも含む仮のエミ／りを形成する工
程と、前記仮のエミッタをマスクとして、不純物をコレ
クタを形成するための材料層に導入して前記仮のエミッ
タの下部のコレクタ領域外の領域のキャリア濃度を減少
する工程と、前記仮のエミッタをマスクとしてベース電
極取り出し領域を形成する工程と、ついで、全面をフォ
トレジストでコートし、ドライエツチングにより前記フ
ォトレジストをエツチングして前記エミッタの上部に形
成された仮のエミッタの頭出しを行ったのち、前記仮の
エミッタをエツチングにより除去し、エミッタ周辺部に
残されたフォトレジストを用いてエミッタ電極を蒸着と
リフトオフにより形成する工程とを少くとも用いて、微
細なコレクタとエミッタ電極の形成が一枚のマスクによ
りセルファラインで形成できるようにする。

作用 本発明のＨＢＴの製造方法では、微細なサイズのＨＢＴ
でも微細なコレクタの形成とエミッタ上部の形成が一枚
のマスクを用いてセルファラインにより形成できる。こ
のため、従来、微細なコレクタの形成とエミッタおよび
エミッタ電極の形成を別々のマスクを用いて行っていた
プロセスが著しく容易になる。また、この発明ではエミ
、り電極がエミッタ上部の全面を覆うため、従来と同じ
サイズのエミッタでも電極とエミッタとの接／１！！面
積が著しく増加し、これにより電極のコンタクト抵抗が
従来に比べて小さくなる。このため、ｒ。

が大きくなり、かつ大きくなるｆ、と微小なコレクタの
形成による小さなＣＢｏとからｆＩｎを著しく大きくす
ることができる。

実施例 以下本発明の一実施例のへテロ接合バイポーラトランジ
スタ（ＨＢＴ）の製造方法について図面を参照しながら
説明する。

第１図は、本発明のＨＢ　Ｔの製造方法の一例である。

第１図（ａｌに示すように、（ＯＯ１）Ｃａ　Ａ　Ｓ基
板１の上に、コレクタのオーミックコンタクトの形成を
容易にするだめのコレクタと同型の高ドーフ゛のＧａ八
へ　　（ｎ　”　−Ｇ　ａ　Ａ　Ｓ　）　ｒＶＪ２、コ
レクタ領域を形成するためのｎ型のＧａＡｓ（ｎ−Ｇａ
Ａｓ）層３、ベース領域を形成するためのＰ型のＧａＡ
ｓＣｐ−ＧａＡｓ）層４、エミッタ領域を形成するため
のｎ型の八’ｘＧａ）−ｘＡｓＣＡｌ、Ｇａ１−、Ａｓ
）層５、エミッタのオーミックコンタクトの形成を容易
にするための高ドープのｎ型のＧａＡｓ　　（ｒ＋”−
ＧａＡｓ）層６をこの順序にエピタキシー形成し、多層
構造材料７を形成する。ついで、第１図ｆｂｌに示すよ
うに、ＳｉＯｘからなる保護層を設け、その上にエミッ
タに対応する部分にＡＰからなるマスク層１２をリフト
オフもしくはエツチングにより形成する。

ついで、マスク層１２をマスクとして保ｊ！層Ｉ２をド
ライエツチングし、保護層１１とマスク層１２からなる
仮のエミ／り１３を第１図（Ｃ１のように形成する。つ
いで、仮のエミッタをマスクとして、第１図（ｄｌのよ
うに、酸素イオンをコレクタを形成するための層３にイ
オン注入し、仮のエミッタ１３の下部の領域外３−ｂを
半絶縁性化し、仮のエミッタと実質的に同じサイズの敵
手なコレクタ３−ａを形成し、ついで、熱処理を行って
イオン注入によってｍ傷を受けた外部ベース領域４−ｂ
の結晶性の回復を行う。ついで、第１図（ｅ＋に示すよ
うに、仮のエミッタ１３をマスクとしてエツチングし外
部ベース領域４−ｂを露出する。

ついで、第１図（ｆｌのようにフォトレジストでコート
し、第１図（ｇｌのようにドライエツチングにより仮の
エミッタ１３の頭出しを行う。ついで、第１図ｆｈｌの
ように、仮のエミッタ１３をエツチングにより除去し、
エミッタのキャップ層６−ａを露出し、凹み１５を形成
する。ついで、第１図Ｆ＋１のように、エミッタ電極金
属を蒸着とリフトオフにより形成する。ついで、第１図
（Ｊｌのように、フォトリソグラフィーとエツチングに
より、ＩＩ　Ｂ　Ｔデバイス構造を形成し、エミフタ電
掻８、ベース電極９、コレクタ電極ＩＯを形成する。

実施例においては、保護層としてＳｉＯｘを用いている
がこれに限るものではない。要は、イオン注入後の熱処
理により下地の半導体材料と反応せず、下地の半導体材
料に対して選択的に除去できる材料であればよい、実施
例に示したＳｉＯｘや５　ｉ　Ｎ　ｘは下地の種々の半
導体材料に対して用いることができる。実施例に示した
ような、下地がＧａＡｓの場合には、Ａｉ！ＸＧａ、−
ＸＡｓ。

Ｃｅ、Ｓｉなどを保護層として用いることができる。こ
れらの保護層は、下地が化合物半導体材料の場合にはか
なり広く用いることができる。下地がＣｅや８１などの
半導体材料の場合には、化合物ミド導体材料を保護層と
してかなり広く用いることができる。

実施例においては、マスク層としてＡｆｆｉを用いてい
るが、これ以外にも種々の金属を用いることができる。

マスク層は、イオン注入のマスクとして働くとともに、
保護層からなる仮のエミッタを形成する際のマスクとし
て、また、保護層材料が下地の半導体材料のエツチング
液に侵される材料の場合には、下地材料のエツチングに
おけるマスクとしての役割を果すので、下地材料と保護
層材料に合った材料を選ぶ必要がある。たとえば、Ａｕ
系材料は、種々の材料の場合にも適用できる。

また、マスク材Ｉｔとしては、金属だけでなく、上記条
件を満たす材料であればよい。

実施例においては、仮のエミッタの周辺部のＳｉＯｘを
すべて除いているが、必ずしもその必要はない。周辺部
の３　ｉＱｘを少し残しておいて、イオン注入やその後
の熱処理における表面保護層として利用し、その後取り
除くことも勿論できる。

実施例においては、多層構造材料７の状態でイオン注入
を行っているが、これに限るものではない。エミッタを
形成するための層５の一部もしくは全体が残っている状
態、もしくはベースを形成するための層４を露出した状
態でイオン注入を行うこともできる。エミッタを形成す
るための層５の一部もしくは全体が残っている状態でイ
オン注入を行う場合には、注入後にエミッタを形成する
ための層５をエツチングにより除去するか、もしくは、
エミッタを形成するための層５に仮のエミッタをマスク
としてマスク周辺部に不純物を導入してベースと同型の
キャリアを有する領域にかえればよい。

実施例においては、不純物の導入法としてイオン注入法
を用いているが、拡散法を用いることもできる。

発明の効果 以上のように、本発明のＩＩ　Ｂ　Ｔの製造方法では、
ＨＢ　Ｔ形成のちとになるエピタキシー形成した多層構
造材料の上に保護層を形成し、前記保Ｗｔ層の上にエミ
ツタに対応する部分にマスク材料層を形成し、かつ、前
記マスク材料層をマスクとしてマスクされた部分の周辺
部の保護層を除去するかもしくはうすくして、前記保護
層を少くとも含む仮のエミッタを形成する工程と、前記
仮のエミッタをマスクとして、不純物をコレクタを形成
するための材料層に導入して前記仮のエミッタを形成す
るための材料層に導入して前記仮のエミッタの下部のコ
レクタ領域外のキャリア濃度を減少する工程と、前記仮
のエミッタをマスクとしてベース電掻取り出し領域を形
成する工程と、ついで、全面をフォトレジストでコート
し、ドライエツチングにより前記フォトレジストをエツ
チングして前記エミッタの上部に形成された仮のエミッ
タの頭出しを行ったのち、前記仮のエミッタをエツチン
グにより除去し、エミッタ周辺部に残されたフォトレジ
ストを用いてエミッタ電極を蒸着とリフトオフにより形
成する工程、とを少くとも用いて、微細なコレクタとエ
ミッタ電極の形成が一〜〜枚のマスクによりセルファラ
インで形成できるようになっている。

これにより、従来、微小なコレクタの形成とエミッタお
よびエミッタ電極の形成を別々の三枚のマスクを用いて
行っていたために、マスク合わせが難しく、歩留りが悪
かったプロセスが、−枚のマスクで行えるためにプロセ
スが著しく容易になり、かつ、歩留りが著しく向上する
。これにより、エミッタ、コレクタともに微小なＨＢＴ
が形成でき、ＨＢＴＯ）ｆｔ、ｆ、の増大に著しい効果
がある。

【図面の簡単な説明】

第１図は本発明のＨＢＴの製造方法を示す工程図、第２
図は従来のＨＢＴの製造方法を示す工程図である。 １・・・・・・基１反、２・・・・・・コレクタのオー
ミックコンタクトの形成を容易にするための高ドープ層
、２−ａ・・・・・・コレクク電極取り出し領域、３・
・・・・・コレクタ領域を形成するための半導体材料層
、３−ａ・・・・・・コレクタ領域、３−ｂ・・・・・
・コレクタ周辺部の半絶縁性領域、４・・・・・・ベー
ス領域を形成するための半導体材料層、４−ａ・・・・
・・ベース領域、４−ｂ・・・・・・ベース電極を取り
出すための外部ベース領域、５・・・・・・エミッタ領
域を形成するための半導体材料層、５−ａ・・・・・・
エミッタ領域、６・・・・・・エミッタのオーミックコ
ンタクトの形成を容易にするための高ドープ層、６−ａ
・・・・・・エミッタ上部のエミフタキャノプ層、７・
・・・・・エピタキシー形成した多層構造材料、８・・
・・・・エミッタ電極、９・・・・・・ベース電極、１
０・・・・・・コレクタ電掘、１１・・・・・・仮のエ
ミッタを形成するための保Ｓｉ層、１２・・・・・・仮
のエミッタの部分のマスクｉ、１３・・・・・・仮のエ
ミッタ、１４・・・・・・フォトレジスト、１５・・・
・・・フォトレジスト１４中にエミッタ部分に形成され
た凹み、１６・・・・・・従来法における微小コレクタ
を形成するためのマスク層。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 １−・−基板 第　、６３−ユ一一−コトグダ領域 ８−−−　エミッダ電七！ ９〜−一　ベース電増 １０−ｍ−コレクク電極

Claims (1)

【特許請求の範囲】
1. エミッタとコレクタのうち少くともエミッタとしてベー
   スよりもバンドギャップの大きい半導体材料を用い、前
   記エミッタを上側に設けたヘテロ接合バイポーラトラン
   ジスタを、前記コレクタを形成するための半導体材料層
   、前記ベースを形成するための半導体材料層および前記
   エミッタを形成するためのバンドギャップの大きい半導
   体材料層を少くとも含み、この順にエピタキシー形成し
   た多層構造材料から形成する製造方法において、前記多
   層構造材料の上に保護層を形成し、前記保護層の上にエ
   ミッタに対応する部分にマスク材料層を形成し、かつ、
   前記マスク材料層をマスクとしてマスクされた部分の周
   辺部の前記保護層をエッチングして、前記保護層を少く
   とも含む仮のエミッタを形成する工程と、前記仮のエミ
   ッタをマスクとして前記多層構造材料をエッチングして
   ベースを形成するための材料層を露出するか、もしくは
   エミッタを形成するための材料層のついた状態で、前記
   仮のエミッタをマスクとして不純物をコレクタを形成す
   るための材料層に導入して前記仮のエミッタの下部のコ
   レクタ領域外の領域のキャリア濃度を減少する工程と、
   前記エミッタを形成するための材料層を残している場合
   には前記エミッタ材料層を前記仮のエミッタをマスクと
   してエッチングして前記ベース材料層を露出するか、も
   しくは前記エミッタ材料層を前記仮のエミッタをマスク
   として不純物を導入し、前記ベース材料層と同型のキャ
   リアを有する領域に変える工程と、ついで全面をフォト
   レジストでコートし、ドライエッチングにより前記フォ
   トレジストをエッチングして前記エミッタの上部に形成
   された仮のエミッタの頭出しを行ったのち、前記仮のエ
   ミッタをエッチングにより除去し、エミッタ周辺部に残
   されたフォトレジストを用いてエミッタ電極を蒸着とリ
   フトオフにより形成する工程とを少くとも有することを
   特徴とするヘテロ接合バイポーラトランジスタの製造方
   法。