JPS63202963A - ヘテロ接合バイポーラトランジスタ - Google Patents
ヘテロ接合バイポーラトランジスタInfo
- Publication number
- JPS63202963A JPS63202963A JP3610387A JP3610387A JPS63202963A JP S63202963 A JPS63202963 A JP S63202963A JP 3610387 A JP3610387 A JP 3610387A JP 3610387 A JP3610387 A JP 3610387A JP S63202963 A JPS63202963 A JP S63202963A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- layer
- electrode
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000002184 metal Substances 0.000 claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 22
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 65
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 16
- 239000011241 protective layer Substances 0.000 claims 6
- 238000000151 deposition Methods 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000007740 vapor deposition Methods 0.000 abstract description 7
- 238000000605 extraction Methods 0.000 description 19
- 239000010408 film Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は超高速・超高周波トランジスタとして有望なヘ
テロ接合バイポーラトランジスタ(以下HBTと称す)
およびその製造方法に関するものである。
テロ接合バイポーラトランジスタ(以下HBTと称す)
およびその製造方法に関するものである。
従来の技術
近年、バイポーラトランジスタ(以下BTと称す)のエ
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたHBTは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。
ミッタとしてベースよりもバンドギャップの大きい半導
体材料を用いたHBTは超高速・超高周波トランジスタ
の有力候補の一つとして研究がさかんに行われるにいた
っている。
第6図は従来のHBTの構造と製造方法を示す。
1は基板、2はコレクタのオーミックコンタクトの形成
を容易にするためのコレクタと同型の高ドープの半導体
材料層、2−aはコレクタ電極取り出し領域、3はコレ
クタ領域を形成するための半導体材料層、3−aはコレ
クタ領域、4はベース領域を形成するための半纏体材料
層、4−aはベース領域2,4−bはベース電極を取り
出すための外部ベース領域、5はエミッタ領域を形成す
るための半導体材料層、5−aはエミッタ領域、6はエ
ミッタのオーミックコンタクトの形成を容易にするため
の、エミッタと同型の高ドープの半導体材料層、6−a
はエミッタ領域上部のエミッタキャップ層、7は1ない
し6の半導体材料層から形成される多層構造材料、8a
はエミッタ電極、8bはエミッタ引き出し電極、9aは
ベース電極、9bはベース引き出し電極、1 ’Oaは
コレクタ電極、10bはコレクタ引き出し電極である。
を容易にするためのコレクタと同型の高ドープの半導体
材料層、2−aはコレクタ電極取り出し領域、3はコレ
クタ領域を形成するための半導体材料層、3−aはコレ
クタ領域、4はベース領域を形成するための半纏体材料
層、4−aはベース領域2,4−bはベース電極を取り
出すための外部ベース領域、5はエミッタ領域を形成す
るための半導体材料層、5−aはエミッタ領域、6はエ
ミッタのオーミックコンタクトの形成を容易にするため
の、エミッタと同型の高ドープの半導体材料層、6−a
はエミッタ領域上部のエミッタキャップ層、7は1ない
し6の半導体材料層から形成される多層構造材料、8a
はエミッタ電極、8bはエミッタ引き出し電極、9aは
ベース電極、9bはベース引き出し電極、1 ’Oaは
コレクタ電極、10bはコレクタ引き出し電極である。
基板1の上にエピタキシー形成した多層構造材料7(第
6図(a))を用いて、フォトリソグラフィーとエツチ
ングにより、第6図(1))に示すように、6−aと5
−bからなるエミッタ領域、4−aと4−すからなるベ
ース領域、コレクタ領域、3−b、コレクタ電極取り出
し領域2−aを有する構造とする。ついで、第6図(C
)のように、エミッタ電極8a、ベース電極9a、コレ
クタ電極10aを形成する。さらに全体をSiO□膜で
覆い、引き出し電極取り出し穴を設け、エミッタ引き出
し電極8b、ベース引き出し電極9b、コレクタ引き出
し電極10bを形成する(第6図(d))。
6図(a))を用いて、フォトリソグラフィーとエツチ
ングにより、第6図(1))に示すように、6−aと5
−bからなるエミッタ領域、4−aと4−すからなるベ
ース領域、コレクタ領域、3−b、コレクタ電極取り出
し領域2−aを有する構造とする。ついで、第6図(C
)のように、エミッタ電極8a、ベース電極9a、コレ
クタ電極10aを形成する。さらに全体をSiO□膜で
覆い、引き出し電極取り出し穴を設け、エミッタ引き出
し電極8b、ベース引き出し電極9b、コレクタ引き出
し電極10bを形成する(第6図(d))。
以上のように構成されたHBTについて、その動作につ
いて説明する。
いて説明する。
HBTの高速動作の指標であるftおよび)mは次のよ
うに表わされる。
うに表わされる。
ft=1/2π(τ8+τ8+τ。十τ。。)ここに、
τB (エミッタ空乏層走向時間)=T8 (CBo十
08B+CPB)、τB (ベース走向時間)=W82
/ηDB、τ。(コレクタ空乏層走向時間)=W。/
2 V s、τ。。(コレクタ空乏層充電時間)−(
REE+Ro)(CB。
τB (エミッタ空乏層走向時間)=T8 (CBo十
08B+CPB)、τB (ベース走向時間)=W82
/ηDB、τ。(コレクタ空乏層走向時間)=W。/
2 V s、τ。。(コレクタ空乏層充電時間)−(
REE+Ro)(CB。
+CPC”RBはベース抵抗、CBoはベース・コレク
タ間容量、CEBはベース・エミッタ間容量、CPBは
ベース層浮遊容量、CPoはコレクタ層浮遊容量、W8
はベース層の厚さ、D8はベース層拡散係数、Woはコ
レクタ空乏層の厚さ、Vsはコレクタ走向速度、RBE
はエミッタコンタクト抵抗、Roはコレクタ抵抗である
。
タ間容量、CEBはベース・エミッタ間容量、CPBは
ベース層浮遊容量、CPoはコレクタ層浮遊容量、W8
はベース層の厚さ、D8はベース層拡散係数、Woはコ
レクタ空乏層の厚さ、Vsはコレクタ走向速度、RBE
はエミッタコンタクト抵抗、Roはコレクタ抵抗である
。
HBTはエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク(npn型の場合)がおさえられる
ので、通常のBTと反対にベースを高ドープ、エミッタ
とコレクタを低ドープにすることができる。このことに
よりトランジスタの高速・高周波化にとって重要なベー
ス抵抗R8の低減をはかることができるのでfmが太き
(なる。さらに、一般にBTにおいてはCIEB’CB
Cは接合容量のドーピングによる因子CIEB(n、h
) 、C8o (n、h)と接合面積A88、ABCと
の積で表わされる。HBTでは、エミッタとコレクタが
低ドープ、ベースが高ドープとなっているため、CEB
(n、h) 、CB C(”。
大きい半導体材料を用いることによりベースからエミッ
タへの正孔のリーク(npn型の場合)がおさえられる
ので、通常のBTと反対にベースを高ドープ、エミッタ
とコレクタを低ドープにすることができる。このことに
よりトランジスタの高速・高周波化にとって重要なベー
ス抵抗R8の低減をはかることができるのでfmが太き
(なる。さらに、一般にBTにおいてはCIEB’CB
Cは接合容量のドーピングによる因子CIEB(n、h
) 、C8o (n、h)と接合面積A88、ABCと
の積で表わされる。HBTでは、エミッタとコレクタが
低ドープ、ベースが高ドープとなっているため、CEB
(n、h) 、CB C(”。
h)は、エミッタ・コレクタのドーピングにのみ依存し
C68、CBoは次のようになる。
C68、CBoは次のようになる。
CEB”!・AEB
CBco=J7°ABC
したがって、HBTでは通常のBTに比べてCEB、C
Boが小さくなるのでτ8、τ。。が小さくなりflの
増大が可能となる。また、CBBが小さくなるので前記
したRBが小さいことと合わせてfmを大きくすること
が可能となる。
Boが小さくなるのでτ8、τ。。が小さくなりflの
増大が可能となる。また、CBBが小さくなるので前記
したRBが小さいことと合わせてfmを大きくすること
が可能となる。
このように、HBTはヘテロ構造に基づく理由により本
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかり、たとえば、エミッタのサイズを小さ
くして、エミッタ・ベース間接合面積Al2Bを小さく
L、C8Bを小さくすること、ベース・コレクタ間接
合面積AB。
質的に高速化にとって有利となる。しかしながら、高速
化を一層はかるためには、これに加えて、デバイス構造
の微細化をはかり、たとえば、エミッタのサイズを小さ
くして、エミッタ・ベース間接合面積Al2Bを小さく
L、C8Bを小さくすること、ベース・コレクタ間接
合面積AB。
を小さくしCBoを小さくすること、などが重要となる
。また、外部ベース領域の抵抗(外部ベース抵抗)を小
さくすることなどがft、fmを大きくするのに非常に
重要となる。
。また、外部ベース領域の抵抗(外部ベース抵抗)を小
さくすることなどがft、fmを大きくするのに非常に
重要となる。
発明が解決しようとする問題点
しかしながら、第6図のような構造と製造方法では、C
EBを小さくするためにエミッタのサイズ5a、6aを
小さくし、CBoを小さくするためにベース電極取り出
し領域4−bの面積を小さくすると、エミッタ電極8a
やベース電極9aを形成するのが極めて難しく、さらに
、エミッタ引き出し電極8bやベース引き出し電極9b
を形成するのが極めて難しかった。また、引き出し電極
は段差のあるところに設けるため段切れを生じやすいと
いう問題点があった。また、外部ベース抵抗を小さくす
るためには、ベース電極をエミッタ・ベース接合部分に
対してできるだけ近距離に形成することが有効となるが
、これは通常のマスク合わせでは不可能に近かった。
EBを小さくするためにエミッタのサイズ5a、6aを
小さくし、CBoを小さくするためにベース電極取り出
し領域4−bの面積を小さくすると、エミッタ電極8a
やベース電極9aを形成するのが極めて難しく、さらに
、エミッタ引き出し電極8bやベース引き出し電極9b
を形成するのが極めて難しかった。また、引き出し電極
は段差のあるところに設けるため段切れを生じやすいと
いう問題点があった。また、外部ベース抵抗を小さくす
るためには、ベース電極をエミッタ・ベース接合部分に
対してできるだけ近距離に形成することが有効となるが
、これは通常のマスク合わせでは不可能に近かった。
本発明は、上記問題点に鑑み、エミッタおよびベースの
サイズが小さくても、エミッタ電極、エミッタ引き出し
電極、ベース電極、ベース引き出し電極が容易にかつ段
切れを生じずに形成でき、それに加えて、ベース電極9
がエミッタ・ベース接合部と極めて近距離に形成できる
、新しいHBTの構造および製造方法を提供しようとす
るものである。
サイズが小さくても、エミッタ電極、エミッタ引き出し
電極、ベース電極、ベース引き出し電極が容易にかつ段
切れを生じずに形成でき、それに加えて、ベース電極9
がエミッタ・ベース接合部と極めて近距離に形成できる
、新しいHBTの構造および製造方法を提供しようとす
るものである。
問題点を解決するための手段
上記問題点を解決するために、本発明のHBTでは、H
BT形成のちとになるエピタキシー形成した多層構造材
料を用いて、HBTのベース領域に対応する部分の周辺
部を、多層構造材料の表面から少くともベースを形成す
る層まで、多くともコレクタのコンタクトを形成する層
を残すところまで不純物を導入して半絶縁性化し、エミ
ッタ部分から半絶縁性領域に伸長して存在するストライ
プ状のマスク層をもうけ、前記マスク層をマスクとして
湿式エツチングにより前記ストライプの伸長方向に沿っ
た側面の両側が実質的に垂直か、片方が実質的に垂直で
他方が逆メサ状、もしくは両方が逆メサ状となった、エ
ミッタ部分を含む、ストライプ状の突起と、その両側に
外部ベース領域を形成する工程と、前記ストライプ状突
起の全面を覆い、かつ、前記ストライプ状突起の少くと
も伸長方向の両側にカサ状に突き出したエミッタ電極金
属層を形成する工程もしくは前記工程のあと前記材料の
上面をエミッタ電極、ベース電極およびヘテロ接合バイ
ポーラトランジスタ形成材料に対して選択的に除去でき
る材料からなる保護膜で覆い、かつ異方性ドライエツチ
ング法を用いて、エミッタ電極金属の上面とベース電極
取り出し領域の上面を除去して、エミッタ電極の側壁と
前記のストライプ状に突出したエミッタ側壁部分に前記
材料からなる保護膜からなる側壁を形成する工程と、上
方向からベース電極金属を蒸着し、前記エミッタ電極金
属層のカサ、もしくは前記側壁を有するエミッタ電極金
属のカサの直下の周辺部の外部ベース領域から、HBT
形成部の周辺部の半絶縁性領域に伸長して存在するベー
ス電極金属層を形成する工程と、を少くとも用いて、エ
ミッタ電極金属層がエミッタ引き出し電極を兼ねて、エ
ミッタ部分からHBT形成部分の周辺部の半絶縁領域に
伸長して存在し、かつ、ベース電極金属層がベース引き
出し電極を兼ねて、エミッタに極めて近接して存在し、
HBT形成部分の周辺部の半絶縁性領域に伸長して存在
した構造を有するHBTを形成する。
BT形成のちとになるエピタキシー形成した多層構造材
料を用いて、HBTのベース領域に対応する部分の周辺
部を、多層構造材料の表面から少くともベースを形成す
る層まで、多くともコレクタのコンタクトを形成する層
を残すところまで不純物を導入して半絶縁性化し、エミ
ッタ部分から半絶縁性領域に伸長して存在するストライ
プ状のマスク層をもうけ、前記マスク層をマスクとして
湿式エツチングにより前記ストライプの伸長方向に沿っ
た側面の両側が実質的に垂直か、片方が実質的に垂直で
他方が逆メサ状、もしくは両方が逆メサ状となった、エ
ミッタ部分を含む、ストライプ状の突起と、その両側に
外部ベース領域を形成する工程と、前記ストライプ状突
起の全面を覆い、かつ、前記ストライプ状突起の少くと
も伸長方向の両側にカサ状に突き出したエミッタ電極金
属層を形成する工程もしくは前記工程のあと前記材料の
上面をエミッタ電極、ベース電極およびヘテロ接合バイ
ポーラトランジスタ形成材料に対して選択的に除去でき
る材料からなる保護膜で覆い、かつ異方性ドライエツチ
ング法を用いて、エミッタ電極金属の上面とベース電極
取り出し領域の上面を除去して、エミッタ電極の側壁と
前記のストライプ状に突出したエミッタ側壁部分に前記
材料からなる保護膜からなる側壁を形成する工程と、上
方向からベース電極金属を蒸着し、前記エミッタ電極金
属層のカサ、もしくは前記側壁を有するエミッタ電極金
属のカサの直下の周辺部の外部ベース領域から、HBT
形成部の周辺部の半絶縁性領域に伸長して存在するベー
ス電極金属層を形成する工程と、を少くとも用いて、エ
ミッタ電極金属層がエミッタ引き出し電極を兼ねて、エ
ミッタ部分からHBT形成部分の周辺部の半絶縁領域に
伸長して存在し、かつ、ベース電極金属層がベース引き
出し電極を兼ねて、エミッタに極めて近接して存在し、
HBT形成部分の周辺部の半絶縁性領域に伸長して存在
した構造を有するHBTを形成する。
作用
本発明のHBTの構造と製造方法では、エミッタ電極が
エミッタ引き出し電極を兼ねてセルファラインで形成さ
れ、かつ、ベース電極がベース引き出し電極を兼ねてセ
ルファラインでエミッタ・ベース接合部に対して極めて
近距離に容易に形成できる。また、極めて微小なサイズ
のHBTでも形成が容易であり、このため、エミッタ・
ベース間容量CIEB、ベース・コレクタ間容量C8o
を小さくできる。また、外部ベース抵抗が著しく小さく
なり、ベース抵抗RBの低減に極めて効果がある。これ
により、ft、fmの増大に著しい効果を発揮する。
エミッタ引き出し電極を兼ねてセルファラインで形成さ
れ、かつ、ベース電極がベース引き出し電極を兼ねてセ
ルファラインでエミッタ・ベース接合部に対して極めて
近距離に容易に形成できる。また、極めて微小なサイズ
のHBTでも形成が容易であり、このため、エミッタ・
ベース間容量CIEB、ベース・コレクタ間容量C8o
を小さくできる。また、外部ベース抵抗が著しく小さく
なり、ベース抵抗RBの低減に極めて効果がある。これ
により、ft、fmの増大に著しい効果を発揮する。
実施例
以下本発明の一実施例のヘテロ接合バイポーラトランジ
スタ(HB T)の製造方法について図面を参照しなが
ら説明する。
スタ(HB T)の製造方法について図面を参照しなが
ら説明する。
実施例1
第1図は、本発明のHBTの製造方法を断面図を用いて
示したものであり、第2図は、HBTの各部分の配置を
平面図に示したものである。第1図(a)に示すように
、(001)GaAs基板1の上に、コレクタのオーミ
ックコンタクトの形成を容易にするためのコレクタと同
型の高ドープのGaAs (n” −GaAS)層2
、コレクタ領域を形成するためのn型のGaAs(n−
GaAS)層3、ベース領域を形成するためのP型のG
aAs (p−GaAs)層4、エミッタ領域を形成
するためのn型のA7!Xca、−XAs (Il−
A nXGa +−x A S)層5、エミッタのオー
ミックコンタク1への形成を容易にするための高ドープ
のn型のGaAs (n”−GaAs)層6をこの順序
にエピタキシー形成し、多層構造材料7を形成し、つい
で、第1図(blと、第2図に示すように、ベース領域
4bに対応したベース島17を、多層構造材料の表面か
ら不純物を少くともコレクタ層3に到達し、多くともコ
レクタコンタクト層2が残るように導入してベース島1
7の周辺部に半絶縁性領域18を形成し、ついでその上
に、湿式エツチングにより下地のn+−GaASに対し
選択的に除去でき、かつ、湿式エツチングによって実質
的に侵されない材料からなる5tyx保護膜11をもう
け、その上に第2図に示すようにエミッタ領域から周辺
の半絶縁性領域に伸長して存在する金属Affの仮のエ
ミッタ12をストライプの伸長方向が<110>方向と
なるように設定してもうけ、ついで前記板の金属A7!
のエミッタ12をマスクとして異方性のドライエツチン
グを行って、第1図(C)に示すように、SiOx保護
膜11と金属Aρ12からなる仮のエミッタ13を形成
する。ついで、第1図(dlのように、仮のエミッタ1
3をマスクとして湿式エツチングによりべ・−スを形成
するための層4までエツチングし、ストライプの伸長方
向に沿った両側が逆メサ状になった、エミッタ5−aと
キャップ層6−aとからなるエミッタ領域から半絶縁性
領域18に伸長したストライプ状の突起19を形成する
。ついで、第1図(elのように、全面をフォトレジス
ト14でコートし、ドライエツチングにより、仮のエミ
ッタ13の頭出しを行い、仮のエミッタをエツチング除
去し、第1図(f)のように凹み15を形成し、ついで
、エミッタ電極金属を蒸着リフト・オフし、第1図(g
lのように、エミッタ電極金属層8がストライプ状突起
19の上部の全面を覆い、かつ、ストライプ状突起19
の周辺部にカサ状に突き出したエミッタ電極金属層8を
形成する。ついで、第1図(h)のように、フォトリソ
グラフィー、エツチングと蒸着リフトオフの方法により
コレクタ電極10を形成する。ついで、第1図[+1と
第2図のように水素イオンを注入してHBTの周辺部を
絶縁化し、素子間分離を行う。ついで、第2図の9の形
状のマスクを用いて、ストライプ状突起起19のレジス
トに覆された部分の方からベース電極金属を斜め蒸着し
、リフトオフし、第1図(Jlおよび第2図のように、
ベース電極金属層9を形成する。何故ならば、ストライ
プの端では、正常型のメサが形成されており、上方から
蒸着すると、エミッタ電極とベース電極が短絡するため
である。これによりベース電極金属層9が、エミッタ電
極金属のカサの直下の外部ベース領域に隣接した外部ベ
ース領域に、エミッタ・ベース接合部分に対し極めて近
距離に形成される。それと同時に、エミッタ電極金属層
9は、第2図に示すように、HBTの周辺部の半絶縁性
領域18に伸長して存在し、ベース引き出し電極を兼ね
ている。
示したものであり、第2図は、HBTの各部分の配置を
平面図に示したものである。第1図(a)に示すように
、(001)GaAs基板1の上に、コレクタのオーミ
ックコンタクトの形成を容易にするためのコレクタと同
型の高ドープのGaAs (n” −GaAS)層2
、コレクタ領域を形成するためのn型のGaAs(n−
GaAS)層3、ベース領域を形成するためのP型のG
aAs (p−GaAs)層4、エミッタ領域を形成
するためのn型のA7!Xca、−XAs (Il−
A nXGa +−x A S)層5、エミッタのオー
ミックコンタク1への形成を容易にするための高ドープ
のn型のGaAs (n”−GaAs)層6をこの順序
にエピタキシー形成し、多層構造材料7を形成し、つい
で、第1図(blと、第2図に示すように、ベース領域
4bに対応したベース島17を、多層構造材料の表面か
ら不純物を少くともコレクタ層3に到達し、多くともコ
レクタコンタクト層2が残るように導入してベース島1
7の周辺部に半絶縁性領域18を形成し、ついでその上
に、湿式エツチングにより下地のn+−GaASに対し
選択的に除去でき、かつ、湿式エツチングによって実質
的に侵されない材料からなる5tyx保護膜11をもう
け、その上に第2図に示すようにエミッタ領域から周辺
の半絶縁性領域に伸長して存在する金属Affの仮のエ
ミッタ12をストライプの伸長方向が<110>方向と
なるように設定してもうけ、ついで前記板の金属A7!
のエミッタ12をマスクとして異方性のドライエツチン
グを行って、第1図(C)に示すように、SiOx保護
膜11と金属Aρ12からなる仮のエミッタ13を形成
する。ついで、第1図(dlのように、仮のエミッタ1
3をマスクとして湿式エツチングによりべ・−スを形成
するための層4までエツチングし、ストライプの伸長方
向に沿った両側が逆メサ状になった、エミッタ5−aと
キャップ層6−aとからなるエミッタ領域から半絶縁性
領域18に伸長したストライプ状の突起19を形成する
。ついで、第1図(elのように、全面をフォトレジス
ト14でコートし、ドライエツチングにより、仮のエミ
ッタ13の頭出しを行い、仮のエミッタをエツチング除
去し、第1図(f)のように凹み15を形成し、ついで
、エミッタ電極金属を蒸着リフト・オフし、第1図(g
lのように、エミッタ電極金属層8がストライプ状突起
19の上部の全面を覆い、かつ、ストライプ状突起19
の周辺部にカサ状に突き出したエミッタ電極金属層8を
形成する。ついで、第1図(h)のように、フォトリソ
グラフィー、エツチングと蒸着リフトオフの方法により
コレクタ電極10を形成する。ついで、第1図[+1と
第2図のように水素イオンを注入してHBTの周辺部を
絶縁化し、素子間分離を行う。ついで、第2図の9の形
状のマスクを用いて、ストライプ状突起起19のレジス
トに覆された部分の方からベース電極金属を斜め蒸着し
、リフトオフし、第1図(Jlおよび第2図のように、
ベース電極金属層9を形成する。何故ならば、ストライ
プの端では、正常型のメサが形成されており、上方から
蒸着すると、エミッタ電極とベース電極が短絡するため
である。これによりベース電極金属層9が、エミッタ電
極金属のカサの直下の外部ベース領域に隣接した外部ベ
ース領域に、エミッタ・ベース接合部分に対し極めて近
距離に形成される。それと同時に、エミッタ電極金属層
9は、第2図に示すように、HBTの周辺部の半絶縁性
領域18に伸長して存在し、ベース引き出し電極を兼ね
ている。
実施例2
第3図は、実施例1に示した第1図(1)の構造を形成
後、ストライプ状の突出部19に3ioXi膜の側壁1
6−aをもうけ、ベース電極形成時の蒸着により蒸着金
属がエミッタの側壁部分にまわり込むことがあった場合
にそれを防ぎ、短絡を防止して信頼性を増す方法である
。まず、全面をうすい5tyx薄膜16で第3図(a)
のように覆い、ついで、異方性のドライエツチングによ
りエミッタの上部とベース電極取り出し部分の5tyx
を除去し、第3図(blのような5SOxからなる側壁
16−aを形成する。ついで、実施例1に示した方法に
よりベース電極金属層を形成し、ついで、側壁の5iO
x16−aをエツチングにより除去して、エミッタ側壁
部に回り込んで付着してベース電極金属を除去し、エミ
ッタとベース電極との短絡を防ぐ。この方法により、ベ
ース電極金属がエミッタ側壁部分に回り込んだ場合でも
、ベース電極が問題なく形成される。
後、ストライプ状の突出部19に3ioXi膜の側壁1
6−aをもうけ、ベース電極形成時の蒸着により蒸着金
属がエミッタの側壁部分にまわり込むことがあった場合
にそれを防ぎ、短絡を防止して信頼性を増す方法である
。まず、全面をうすい5tyx薄膜16で第3図(a)
のように覆い、ついで、異方性のドライエツチングによ
りエミッタの上部とベース電極取り出し部分の5tyx
を除去し、第3図(blのような5SOxからなる側壁
16−aを形成する。ついで、実施例1に示した方法に
よりベース電極金属層を形成し、ついで、側壁の5iO
x16−aをエツチングにより除去して、エミッタ側壁
部に回り込んで付着してベース電極金属を除去し、エミ
ッタとベース電極との短絡を防ぐ。この方法により、ベ
ース電極金属がエミッタ側壁部分に回り込んだ場合でも
、ベース電極が問題なく形成される。
実施例3
第4図は、第1図(alに示した多層構造材料7におい
て、ストライプ状の仮のエミッタ13の伸長方向をN
OO>方向となるように設定した場合を示す。この場合
には、ストライプの伸長方向に沿った両側の壁およびス
トライプの両端の壁が、仮のエミッタ13をマスクとし
て湿式エツチングすることにより第4図(alに示すよ
うにほぼ垂直となったストライプ状突起が形成される。
て、ストライプ状の仮のエミッタ13の伸長方向をN
OO>方向となるように設定した場合を示す。この場合
には、ストライプの伸長方向に沿った両側の壁およびス
トライプの両端の壁が、仮のエミッタ13をマスクとし
て湿式エツチングすることにより第4図(alに示すよ
うにほぼ垂直となったストライプ状突起が形成される。
ついで、実施例1と同様の方法を用いて仮のエミッタを
エミッタ電極に変換することにより、ストライプ状突起
19の全面を覆い、かつ、ストライプ状突起19の周辺
部分に突き出したカサ状のエミッタ電極金属層8が第4
図(blのように形成される。これを用いて、実施例1
と同様の方法により第4図(C)のように、エミッタ・
ベース接合部分に近接して存在し、かつ半絶縁性領域1
8に伸長して存在するベース電極金属層9を形成する。
エミッタ電極に変換することにより、ストライプ状突起
19の全面を覆い、かつ、ストライプ状突起19の周辺
部分に突き出したカサ状のエミッタ電極金属層8が第4
図(blのように形成される。これを用いて、実施例1
と同様の方法により第4図(C)のように、エミッタ・
ベース接合部分に近接して存在し、かつ半絶縁性領域1
8に伸長して存在するベース電極金属層9を形成する。
ただし、この場合には、ストライプの周辺部の全域にエ
ミッタ電極のカサが形成されているので、上部からベー
ス電極金属を蒸着することができる。
ミッタ電極のカサが形成されているので、上部からベー
ス電極金属を蒸着することができる。
実施例4
第5図は、実施例3に示した第4図fclにおいてベー
ス電極金属層9を形成する前に、第3図の場合と同様に
して、まず、第5図(alのように、SiOx薄膜16
で材料の表面を覆い、ついで異方性のドラ・イエソチン
グにより5ioxfflllKからなる側壁16−aを
第5図(blのように形成する。
ス電極金属層9を形成する前に、第3図の場合と同様に
して、まず、第5図(alのように、SiOx薄膜16
で材料の表面を覆い、ついで異方性のドラ・イエソチン
グにより5ioxfflllKからなる側壁16−aを
第5図(blのように形成する。
ついで、実施例1と同様の方法を用いてベース電極金属
を蒸着・リフトオフにより形成し、ついで、5iOxi
膜の側壁16−aをエツチングにより除去し、エミッタ
側壁部についた金属を除去し、ベース電極がエミッタを
短絡するのを防止する。
を蒸着・リフトオフにより形成し、ついで、5iOxi
膜の側壁16−aをエツチングにより除去し、エミッタ
側壁部についた金属を除去し、ベース電極がエミッタを
短絡するのを防止する。
実施例4の場合でも直線性の良い蒸着ビームを用いる場
合には、ベース電極がエミッタと短絡することはないが
、本実施例の場合には、蒸着ビームの直線性の良くない
場合でも極めて有効となる。
合には、ベース電極がエミッタと短絡することはないが
、本実施例の場合には、蒸着ビームの直線性の良くない
場合でも極めて有効となる。
実施例1ないし4に示した仮のエミッタをマスクとする
方式では、下地の半導体材料に接触したマスクとしてS
iOxを用いているが、下地の半導体材料に対して選択
的に除去できる材料として、SiOxやSiNxは一般
性のある材料として用いることができる。また、下地が
化合物半導体材料の場合には、GeやS 1%下地の半
導体材料がGeやSiの場合には化合物半導体材料を仮
のエミッタとして用いることができる。この方式では、
仮のエミッタとして、熱処理時に下地材料と反応しない
SiOx、SiNxやその他の材料を選ぶことにより、
イオン注入などの熱処理を必要とするプロセスと結合で
きるメリットがある。
方式では、下地の半導体材料に接触したマスクとしてS
iOxを用いているが、下地の半導体材料に対して選択
的に除去できる材料として、SiOxやSiNxは一般
性のある材料として用いることができる。また、下地が
化合物半導体材料の場合には、GeやS 1%下地の半
導体材料がGeやSiの場合には化合物半導体材料を仮
のエミッタとして用いることができる。この方式では、
仮のエミッタとして、熱処理時に下地材料と反応しない
SiOx、SiNxやその他の材料を選ぶことにより、
イオン注入などの熱処理を必要とするプロセスと結合で
きるメリットがある。
実施例5に示したエミッタ電極をマスクとする方式では
、下地の半導体材料の湿式エツチング時にエツチング液
に侵されない金属材料を選ぶ必要がある。また、これに
加えて熱処理時に下地の半導体材料と反応しない金属材
料を選ぶことにより熱処理を必要とするイオン注入など
のプロセスと結合できる。
、下地の半導体材料の湿式エツチング時にエツチング液
に侵されない金属材料を選ぶ必要がある。また、これに
加えて熱処理時に下地の半導体材料と反応しない金属材
料を選ぶことにより熱処理を必要とするイオン注入など
のプロセスと結合できる。
実施例工ないし4では、仮のエミッタ13をマスクとし
てベースを形成する層4までエツチングしているが、エ
ミッタを形成する層の途中までエツチングし、イオン注
入などの熱処理をともなうプロセスを実施後、エミッタ
電極金属層8を形成し、ついで、エツチングにより外部
ベース層を露出せしめた後、実施例の方法を適用するこ
ともできる。また、仮のエミッタ13をマスクとして、
エミッタを形成する層までエツチングして、主に高ドー
プのキャップ層からなるストライプ状突起を形成し、つ
いで、イオン注入によりエミッタを形成する層の外部ベ
ース領域に対応する部分をイオン注入により外部ベース
領域に変えた後、エミッタ電極金属層を形成し、実施例
の方法を適用することもできる。
てベースを形成する層4までエツチングしているが、エ
ミッタを形成する層の途中までエツチングし、イオン注
入などの熱処理をともなうプロセスを実施後、エミッタ
電極金属層8を形成し、ついで、エツチングにより外部
ベース層を露出せしめた後、実施例の方法を適用するこ
ともできる。また、仮のエミッタ13をマスクとして、
エミッタを形成する層までエツチングして、主に高ドー
プのキャップ層からなるストライプ状突起を形成し、つ
いで、イオン注入によりエミッタを形成する層の外部ベ
ース領域に対応する部分をイオン注入により外部ベース
領域に変えた後、エミッタ電極金属層を形成し、実施例
の方法を適用することもできる。
実施例1ないし4では、仮のエミッタをエミッタ電極に
かえた後、ベース電極金属層9を形成しているが、仮の
エミッタのついた状態で、仮のエミッタのカサもしくは
、仮のエミッタとストライプ状エミッタの側壁にSiO
x薄膜膜をそなえた仮のエミッタのカサを利用して、ベ
ース電極金属層9を形成することもできる。
かえた後、ベース電極金属層9を形成しているが、仮の
エミッタのついた状態で、仮のエミッタのカサもしくは
、仮のエミッタとストライプ状エミッタの側壁にSiO
x薄膜膜をそなえた仮のエミッタのカサを利用して、ベ
ース電極金属層9を形成することもできる。
実施例2と4においては、ストライプ状突起およびエミ
ッタ電極金属層8の側壁形成材料としてSiOx薄膜を
用いているが、エミッタ電極金属、ベース電極金属やH
BT形成材料に対して選択的に除去できる、S iNx
やその他の材料を用いることができる。
ッタ電極金属層8の側壁形成材料としてSiOx薄膜を
用いているが、エミッタ電極金属、ベース電極金属やH
BT形成材料に対して選択的に除去できる、S iNx
やその他の材料を用いることができる。
実施例1ないし4においては、HBT形成材料としての
GaAs−Aj!XGa1−XAs系のジンクブレンド
型材料を用いているが、これら以外のジンクブレンド型
材料にも実施例は適用できる。
GaAs−Aj!XGa1−XAs系のジンクブレンド
型材料を用いているが、これら以外のジンクブレンド型
材料にも実施例は適用できる。
また、ジンクブレンド型材料とGeやSiなどのダイヤ
モンド型材料からなる多層構造材料を用いたHBTの製
造にも本実施例の方法は適用できる。
モンド型材料からなる多層構造材料を用いたHBTの製
造にも本実施例の方法は適用できる。
実施例1ないし4ではエピタキシー形成した(100)
面上に、ストライプ状に突起したエミッタ領域を形成し
ているが、これ以外のエピタキシー形成した面でも用い
ることができる。たとえば、ジンクブレンドまたはダイ
ヤモンド構造型結晶の(211)面にエピタキシー形成
して作成した多層構造材料の面内の<110>方向に、
その伸長方向が一致するように、エミッタのストライプ
状突起を設けることができる。この場合には、一つの(
111)面がストライプに平行で面に垂直、一つの(1
11)面がストライプに平行で逆メサ状に位置するので
、伸長方向に沿った両側の片側が垂直、他の側が逆メサ
状になったストライプ状エミッタを形成できる。このた
め、実施例1ないし4に示した場合と同様に、カサ状の
エミッタ電極金属層を形成することができる。このよう
に、本発明の製造方法では、実施例に示したような(1
00)成長した多層構造材料を用いて伸長方向に沿った
両側が実質的に垂直または逆メサとなったエミッタのス
トライプ状突起を形成するだけでなく、種々の結晶方位
に成長した多層構造材料を用いて、ストライプの伸長方
向の両側が垂直、逆メサ、もしくは片側が垂直、他方が
逆メサとなったストライプ状突起のエミッタ領域を形成
して、カサ状のエミッタ電極を形成する場合にも適用で
きる。
面上に、ストライプ状に突起したエミッタ領域を形成し
ているが、これ以外のエピタキシー形成した面でも用い
ることができる。たとえば、ジンクブレンドまたはダイ
ヤモンド構造型結晶の(211)面にエピタキシー形成
して作成した多層構造材料の面内の<110>方向に、
その伸長方向が一致するように、エミッタのストライプ
状突起を設けることができる。この場合には、一つの(
111)面がストライプに平行で面に垂直、一つの(1
11)面がストライプに平行で逆メサ状に位置するので
、伸長方向に沿った両側の片側が垂直、他の側が逆メサ
状になったストライプ状エミッタを形成できる。このた
め、実施例1ないし4に示した場合と同様に、カサ状の
エミッタ電極金属層を形成することができる。このよう
に、本発明の製造方法では、実施例に示したような(1
00)成長した多層構造材料を用いて伸長方向に沿った
両側が実質的に垂直または逆メサとなったエミッタのス
トライプ状突起を形成するだけでなく、種々の結晶方位
に成長した多層構造材料を用いて、ストライプの伸長方
向の両側が垂直、逆メサ、もしくは片側が垂直、他方が
逆メサとなったストライプ状突起のエミッタ領域を形成
して、カサ状のエミッタ電極を形成する場合にも適用で
きる。
発明の効果
以上のように、本発明のHBTの構造と製造方法により
、エミッタ電極がエミッタ引き出し電極を兼ねてセルフ
ァラインで形成され、かつ、ベース電極がベース引き出
し電極を兼ね、かつ、エミッタ・ベース接合部に近接し
てセルファラインで形成できる。これにより、極めて微
小なサイズのHBTでも形成が容易であり、エミッタ・
ベース間接合容量CEB、ベース・コレクタ間容量CB
oを著しく小さくでき、また、外部ベース抵抗を著しく
小さくできる。これらのことにより、ft、fmの増大
に著しい効果がある。
、エミッタ電極がエミッタ引き出し電極を兼ねてセルフ
ァラインで形成され、かつ、ベース電極がベース引き出
し電極を兼ね、かつ、エミッタ・ベース接合部に近接し
てセルファラインで形成できる。これにより、極めて微
小なサイズのHBTでも形成が容易であり、エミッタ・
ベース間接合容量CEB、ベース・コレクタ間容量CB
oを著しく小さくでき、また、外部ベース抵抗を著しく
小さくできる。これらのことにより、ft、fmの増大
に著しい効果がある。
第1図ないし第5図は本発明のHBTの製造方法を示す
工程図、第6図は従来のHBTの製造方法を示す工程図
である。 1・・・・・・基板、2・・・・・・コレクタのオーミ
ックコンタクトの形成を容易にするための高ドープ層、
2−a・・・・・・コレクタ電極取り出し領域、3・・
・・・・コレクタ領域を形成するための半導体材料層、
3−a・・・・・・コレクタ領域、4・・・・・・ベー
ス領域を形成するための半導体材料層、4−a・・・・
・・ベース領域、4−b・・・・・・ベース電極を取り
出すための外部ベース領域、5・・・・・・エミッタ領
域を形成するための半導体材料層、5−a・・・・・・
エミッタ領域、6・旧・・エミッタのオーミックコンタ
クトの形成を容易にするための高ドープ層、6−a・旧
・・エミッタ上部のエミッタキャップ層、7・・・・・
・エピタキシー形成した多層構造材料、8・・・・・・
エミッタ電極とエミッタ引き出し電極、9・・・・・・
ベース電極とベース引き出し電極、10・・・・・・コ
レクタ電極、11・・・・・・仮のエミッタを形成する
ための保護膜層、12・・・・・・仮のエミッタの部分
の金属層、13・・・・・・仮のエミッタ、14・・・
・・・フォトレジスト、15・・・・・・フォトレジス
ト14中にエミッタ部分に形成された凹み、16・・・
・・・エミッタ電極およびエミッタ領域の側壁を形成す
るための保護膜、16−a・・・・・・保護膜16より
形成されたエミッタ電極およびエミッタ領域の側壁、1
7・・・・・・ベース島、18・・・・・・HBT内部
の半絶縁性領域、19・・・・・・HBT外部の絶縁性
領域、20・・・・・・HBT外部の絶縁性領域。 代理人の氏名 弁理士 中尾敏男 はか1名OoO寸つ 煉 0 か 1′1 \N づ 寸 つさ 飴 (と I Q淘 り 9 l乙d−9浬 第3図 第4図 第5図 第6図
工程図、第6図は従来のHBTの製造方法を示す工程図
である。 1・・・・・・基板、2・・・・・・コレクタのオーミ
ックコンタクトの形成を容易にするための高ドープ層、
2−a・・・・・・コレクタ電極取り出し領域、3・・
・・・・コレクタ領域を形成するための半導体材料層、
3−a・・・・・・コレクタ領域、4・・・・・・ベー
ス領域を形成するための半導体材料層、4−a・・・・
・・ベース領域、4−b・・・・・・ベース電極を取り
出すための外部ベース領域、5・・・・・・エミッタ領
域を形成するための半導体材料層、5−a・・・・・・
エミッタ領域、6・旧・・エミッタのオーミックコンタ
クトの形成を容易にするための高ドープ層、6−a・旧
・・エミッタ上部のエミッタキャップ層、7・・・・・
・エピタキシー形成した多層構造材料、8・・・・・・
エミッタ電極とエミッタ引き出し電極、9・・・・・・
ベース電極とベース引き出し電極、10・・・・・・コ
レクタ電極、11・・・・・・仮のエミッタを形成する
ための保護膜層、12・・・・・・仮のエミッタの部分
の金属層、13・・・・・・仮のエミッタ、14・・・
・・・フォトレジスト、15・・・・・・フォトレジス
ト14中にエミッタ部分に形成された凹み、16・・・
・・・エミッタ電極およびエミッタ領域の側壁を形成す
るための保護膜、16−a・・・・・・保護膜16より
形成されたエミッタ電極およびエミッタ領域の側壁、1
7・・・・・・ベース島、18・・・・・・HBT内部
の半絶縁性領域、19・・・・・・HBT外部の絶縁性
領域、20・・・・・・HBT外部の絶縁性領域。 代理人の氏名 弁理士 中尾敏男 はか1名OoO寸つ 煉 0 か 1′1 \N づ 寸 つさ 飴 (と I Q淘 り 9 l乙d−9浬 第3図 第4図 第5図 第6図
Claims (2)
- (1)バイポーラトランジスタのエミッタとコレクタの
うち、少くともエミッタとしてベースよりもバンドギャ
ップの大きい半導体材料を用い、前記エミッタを上側に
設けたヘテロ接合バイポーラトランジスタにおいて、エ
ミッタ部分から前記ヘテロ接合バイポーラトランジスタ
の周辺部に隣接して設けた半絶縁性領域に伸長したスト
ライプ状の突起であって、前記ストライプ状突起の上部
の全面を覆い、かつ、前記ストライプ状突起の周辺部に
カサ状に突出したエミッタ電極金属層と、前記エミッタ
電極金属のカサの下部の外部ベース領域に隣接した外部
ベース部分から前記ヘテロ接合バイポーラトランジスタ
の周辺部の半絶縁性領域に伸長して存在するベース電極
金属層とを有することを特徴とするヘテロ接合バイポー
ラトランジスタ。 - (2)バイポーラトランジスタのエミッタとコレクタの
うち少くともエミッタとしてベースよりもバンドギャッ
プの大きい半導体材料を用い、前記エミッタを上側に設
けた前記ヘテロ接合バイポーラトランジスタを、前記エ
ミッタ形成のためのバンドギャップの大きい半導体材料
層、前記ベース形成のための半導体材料層および前記コ
レクタ形成のための半導体材料層を少くとも含むエピタ
キシー形成した多層構造材料から形成する製造プロセス
において、前記ヘテロ接合バイポーラトランジスタのベ
ース領域に対応する部分の周辺部を、前記多層構造材料
の上部から少くともベース層まで、多くともコレクタ・
コンタクト層を残すところまで不純物を導入して半絶縁
性化する工程と、前記多層構造材料の表面に保護層を設
け、前記保護層の上に前記エミッタから前記ヘテロ接合
バイポーラトランジスタに隣接する前記半絶縁性領域に
伸長したストライプ状のマスク材料層を形成する工程と
、前記マスク材料層の周辺部の前記保護層を除去し、か
つ、前記マスク材料層の周辺部の前記多層構造材料を、
エッチングしてストライプ状の突起を形成し、かつ、前
記ストライプ状突起の周辺部に外部ベース領域を形成す
る工程と、前記多層構造材料の上部をフォトレジストで
コートし、ドライエッチングにより前記フォトレジスト
をエッチングして前記エミッタの上部に形成された前記
マスク材料層もしくは前記保護層の頭出しを行ったのち
、前記マスク材料層および前記保護層をエッチング除去
し、前記エミッタ周辺部に残されたフォトレジストを用
いてエミッタ電極金属を蒸着しリフトオフし、前記スト
ライプ状突起の上面の全面を覆い、かつ、前記ストライ
プ状突起の周辺部にカサ状に突き出したエミッタ電極金
属層を設ける工程もしくは前記工程のあと、前記材料の
上面をエミッタ電極、ベース電極およびヘテロ接合バイ
ポーラトランジスタ形成材料に対して選択的に除去でき
る材料からなる保護層で覆い、かつ、異方性のドライエ
ッチング法を用いて、エミッタ電極金属の上面とベース
電極金属の側壁と前記上面に突出したエミッタ部分の側
壁に前記材料からなる保護膜を形成する工程と、上方向
からベース電極金属を蒸着し、前記エミッタ電極金属の
カサもしくはエミッタ電極金属と前記側壁からなるカサ
の直下の外部ベース領域に隣接した外部ベース領域から
前記の周辺部の半絶縁性領域に伸長して存在するベース
電極金属層を設ける工程、とを少くとも有すること ■■■■■驛wテロ接合バイポーラトランジスタの製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62036103A JPH0654779B2 (ja) | 1987-02-19 | 1987-02-19 | ヘテロ接合バイポーラトランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62036103A JPH0654779B2 (ja) | 1987-02-19 | 1987-02-19 | ヘテロ接合バイポーラトランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63202963A true JPS63202963A (ja) | 1988-08-22 |
JPH0654779B2 JPH0654779B2 (ja) | 1994-07-20 |
Family
ID=12460432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62036103A Expired - Lifetime JPH0654779B2 (ja) | 1987-02-19 | 1987-02-19 | ヘテロ接合バイポーラトランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0654779B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4914049A (en) * | 1989-10-16 | 1990-04-03 | Motorola, Inc. | Method of fabricating a heterojunction bipolar transistor |
JPH02121335A (ja) * | 1988-08-31 | 1990-05-09 | Internatl Business Mach Corp <Ibm> | バイポーラトランジスタの製造方法 |
JPH05144829A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
US5286661A (en) * | 1992-08-26 | 1994-02-15 | Motorola, Inc. | Method of forming a bipolar transistor having an emitter overhang |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5039076A (ja) * | 1973-08-08 | 1975-04-10 | ||
JPS6189665A (ja) * | 1984-10-08 | 1986-05-07 | Fujitsu Ltd | バイポ−ラトランジスタ及びその製造方法 |
JPS61114573A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | ヘテロ接合バイポ−ラ・トランジスタ |
-
1987
- 1987-02-19 JP JP62036103A patent/JPH0654779B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5039076A (ja) * | 1973-08-08 | 1975-04-10 | ||
JPS6189665A (ja) * | 1984-10-08 | 1986-05-07 | Fujitsu Ltd | バイポ−ラトランジスタ及びその製造方法 |
JPS61114573A (ja) * | 1984-11-09 | 1986-06-02 | Hitachi Ltd | ヘテロ接合バイポ−ラ・トランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121335A (ja) * | 1988-08-31 | 1990-05-09 | Internatl Business Mach Corp <Ibm> | バイポーラトランジスタの製造方法 |
US4914049A (en) * | 1989-10-16 | 1990-04-03 | Motorola, Inc. | Method of fabricating a heterojunction bipolar transistor |
JPH05144829A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | バイポーラトランジスタ及びその製造方法 |
US5286661A (en) * | 1992-08-26 | 1994-02-15 | Motorola, Inc. | Method of forming a bipolar transistor having an emitter overhang |
Also Published As
Publication number | Publication date |
---|---|
JPH0654779B2 (ja) | 1994-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4546536A (en) | Fabrication methods for high performance lateral bipolar transistors | |
US5166081A (en) | Method of producing a bipolar transistor | |
US4683487A (en) | Heterojunction bipolar transistor | |
US4731340A (en) | Dual lift-off self aligning process for making heterojunction bipolar transistors | |
JPS63202963A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPS63202964A (ja) | ヘテロ接合バイポーラトランジスタ | |
US6146956A (en) | PNP lateral bipolar electronic device and corresponding manufacturing process | |
JPS6348863A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPH0492434A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPS6348862A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPS61187271A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
KR100319738B1 (ko) | 동일한오믹금속을전극으로갖는이종접합쌍극자트랜지스터제조방법 | |
JPS62264664A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
JPS6348860A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPS63287058A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPH031542A (ja) | バイポーラトランジスタの製造方法 | |
JPS63240076A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
JPS61137371A (ja) | 半導体装置の製造方法 | |
JPH07120658B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPH0571171B2 (ja) | ||
JPS63138774A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPH06338512A (ja) | 半導体装置 | |
JPH0648688B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
JPS62232160A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JPS62264665A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 |