JPH05144829A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH05144829A JPH05144829A JP30095091A JP30095091A JPH05144829A JP H05144829 A JPH05144829 A JP H05144829A JP 30095091 A JP30095091 A JP 30095091A JP 30095091 A JP30095091 A JP 30095091A JP H05144829 A JPH05144829 A JP H05144829A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- region
- base
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 トランジスタの真性領域のベース・コレクタ
接合容量を一定の値に保ったままベース抵抗を小さくす
る。 【構成】 トランジスタの動作領域７を決定するマスク
５がＬ字形のパターンを有するため、外部ベース領域１
５の長さＨ1 がエミッタ真性領域１４の長さＨ2 よりも
長くなっている。 【効果】 本発明によれば、ＲB （ＣBC＋Ｃbc）を最小
にすることができる。その結果、トランジスタの最大発
振周波数を向上させることができ、高速高周波特性の優
れたバイポーラトランジスタを実現できる効果がある。
接合容量を一定の値に保ったままベース抵抗を小さくす
る。 【構成】 トランジスタの動作領域７を決定するマスク
５がＬ字形のパターンを有するため、外部ベース領域１
５の長さＨ1 がエミッタ真性領域１４の長さＨ2 よりも
長くなっている。 【効果】 本発明によれば、ＲB （ＣBC＋Ｃbc）を最小
にすることができる。その結果、トランジスタの最大発
振周波数を向上させることができ、高速高周波特性の優
れたバイポーラトランジスタを実現できる効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、バイポーラトランジス
タ及びその製造方法に関するものである。
タ及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高速化，集積化に向
けて、活発な研究開発が進められている。特に化合物半
導体等のヘテロ接合を利用したバイポーラトランジスタ
（以下、ＨＢＴと称す）は、ベースを高ドーピングして
もエミッタ注入効率を高く保てるため、高利得で高速性
を有するデバイスとして注目されている。このＨＢＴは
低温再成長可能な分子線エピタキシャル成長法，マイグ
レーション・エンハンスド・エピタキシャル成長法，イ
オン注入技術等の化合物半導体及び絶縁体の薄膜多層プ
ロセス技術の進展に伴い、その実現が可能となった。
けて、活発な研究開発が進められている。特に化合物半
導体等のヘテロ接合を利用したバイポーラトランジスタ
（以下、ＨＢＴと称す）は、ベースを高ドーピングして
もエミッタ注入効率を高く保てるため、高利得で高速性
を有するデバイスとして注目されている。このＨＢＴは
低温再成長可能な分子線エピタキシャル成長法，マイグ
レーション・エンハンスド・エピタキシャル成長法，イ
オン注入技術等の化合物半導体及び絶縁体の薄膜多層プ
ロセス技術の進展に伴い、その実現が可能となった。
【０００３】このＨＢＴにおいて、高速、高周波特性を
表す一つの指標である最大発振周波数ｆmax は次式で示
される。
表す一つの指標である最大発振周波数ｆmax は次式で示
される。
【０００４】
【数１】
【０００５】ここで、ｆT は、電流利得遮断周波数、Ｒ
B はトランジスタの外部ベース領域におけるベース抵
抗、ＣBCはトランジスタのエミッタ真性領域におけるベ
ース・コレクタ接合容量、Ｃbcはトランジスタの外部ベ
ース領域におけるベース・コレクタ容量である。この数
１から明らかなように、ＨＢＴの高速動作を実現する一
つの手段として、トランジスタ構造の最適化を図ること
によって、ＲB （ＣBC＋Ｃbc）を最小にする必要があ
る。一般に、Ｃbcが外部ベース領域の面積に比例する
が、ＲB が反比例する。従って、トランジスタのエミッ
タ真性領域の幅及び長さが一定の場合、ＣBCが一定に保
たれるため、外部ベース領域の幅を一定し、その長さを
増やせば増やすほどＲB（ＣBC＋Ｃbc）が小さくなる。
B はトランジスタの外部ベース領域におけるベース抵
抗、ＣBCはトランジスタのエミッタ真性領域におけるベ
ース・コレクタ接合容量、Ｃbcはトランジスタの外部ベ
ース領域におけるベース・コレクタ容量である。この数
１から明らかなように、ＨＢＴの高速動作を実現する一
つの手段として、トランジスタ構造の最適化を図ること
によって、ＲB （ＣBC＋Ｃbc）を最小にする必要があ
る。一般に、Ｃbcが外部ベース領域の面積に比例する
が、ＲB が反比例する。従って、トランジスタのエミッ
タ真性領域の幅及び長さが一定の場合、ＣBCが一定に保
たれるため、外部ベース領域の幅を一定し、その長さを
増やせば増やすほどＲB（ＣBC＋Ｃbc）が小さくなる。
【０００６】従来は図４及び図８に示すＨＢＴの構造が
用いられていた。図７に示すように、ｎ−ＧａＡｓから
なるコレクタ層２と、ｐ−ＧａＡｓからなるベース層３
と、ｎ−ＡｌＧａＡｓからなるエミッタ層４とを有する
従来のＨＢＴにおいて、長四角形パターンを有するマス
ク５５により、トランジスタの動作領域７を形成し、所
定の開口パターンを備えたいくつかのマスクを利用する
ことによって、基板をそれぞれコレクタ層及びベース層
に達するまでエッチ除去した後、図８に示すようにエミ
ッタ電極１３，ベース電極９及びコレクタ電極１１を形
成していた。
用いられていた。図７に示すように、ｎ−ＧａＡｓから
なるコレクタ層２と、ｐ−ＧａＡｓからなるベース層３
と、ｎ−ＡｌＧａＡｓからなるエミッタ層４とを有する
従来のＨＢＴにおいて、長四角形パターンを有するマス
ク５５により、トランジスタの動作領域７を形成し、所
定の開口パターンを備えたいくつかのマスクを利用する
ことによって、基板をそれぞれコレクタ層及びベース層
に達するまでエッチ除去した後、図８に示すようにエミ
ッタ電極１３，ベース電極９及びコレクタ電極１１を形
成していた。
【０００７】
【発明が解決しようとする課題】このような従来のＨＢ
Ｔにおいて、図８からも解るように、トランジスタの動
作領域６を決定するマスク５５が長四角形パターンを有
するため、エミッタ真性領域１４の長さと外部ベース領
域１５の長さが同等の値Ｈになっている。以上述べたこ
とより、トランジスタの構造が最適化されていないた
め、ＲB （ＣBC＋Ｃbc）が最小にされず、このような従
来のＨＢＴから優れた高速高周波特性は期待できない。
Ｔにおいて、図８からも解るように、トランジスタの動
作領域６を決定するマスク５５が長四角形パターンを有
するため、エミッタ真性領域１４の長さと外部ベース領
域１５の長さが同等の値Ｈになっている。以上述べたこ
とより、トランジスタの構造が最適化されていないた
め、ＲB （ＣBC＋Ｃbc）が最小にされず、このような従
来のＨＢＴから優れた高速高周波特性は期待できない。
【０００８】本発明の目的は、上記の問題点を解決し、
高速化，高周波化に適応したバイポーラトランジスタ及
びその製造方法を提供することにある。
高速化，高周波化に適応したバイポーラトランジスタ及
びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、半絶縁性基板
上に形成された第１の半導体材料からなるコレクタ層
と、このコレクタ層上に形成された第２の半導体材料か
らなるベース層と、さらに前記ベース層上に形成された
第３の半導体材料からなるエミッタ層とを有するバイポ
ーラトランジスタにおいて、外部ベース領域の長さがこ
れと接するエミッタ真性領域の長さよりも長くなってい
ることを特徴とする。
上に形成された第１の半導体材料からなるコレクタ層
と、このコレクタ層上に形成された第２の半導体材料か
らなるベース層と、さらに前記ベース層上に形成された
第３の半導体材料からなるエミッタ層とを有するバイポ
ーラトランジスタにおいて、外部ベース領域の長さがこ
れと接するエミッタ真性領域の長さよりも長くなってい
ることを特徴とする。
【００１０】また、本発明のバイポーラトランジスタの
製造方法は、半絶縁性基板上に第１の半導体材料からな
るコレクタ層、第２の半導体材料からなるベース層、第
３の半導体材料からなるエミッタ層を順次形成する工程
と、所定の寸法のＬ字形の様な直角形パターンを有する
第１のマスクを形成する工程と、前記半絶縁性基板の表
面側からこの基板に対してイオンを注入する工程と、第
１のマスクを除去する工程と、少なくとも第１のマスク
で覆われた領域の比較的長さが長い位置に所定のストラ
イプ・パターンの開口部を備えた第２のマスクを形成す
る工程と、前記半絶縁性基板をベース層に達するまで選
択的にエッチ除去しベース電極を形成する工程と、第２
のマスクを除去する工程と、少なくとも第１のマスク及
び第２のマスクで覆われた領域の所定の位置に前記第２
のマスクのストライプと並列に所定のストライプ・パタ
ーンの開口部を備えた第３のマスクを形成する工程と、
前記半絶縁性基板をコレクタ層に達するまで選択的にエ
ッチ除去しコレクタ電極を形成する工程と、第３のマス
クを除去する工程と、少なくとも第１，第２及び第３の
マスクで覆われた領域の所定の位置に前記第３のマスク
のストライプと並列に所定のストライプ・パターンの開
口部を備えた第４のマスクを形成し、エミッタ電極を形
成する工程とを含むことを特徴とする。
製造方法は、半絶縁性基板上に第１の半導体材料からな
るコレクタ層、第２の半導体材料からなるベース層、第
３の半導体材料からなるエミッタ層を順次形成する工程
と、所定の寸法のＬ字形の様な直角形パターンを有する
第１のマスクを形成する工程と、前記半絶縁性基板の表
面側からこの基板に対してイオンを注入する工程と、第
１のマスクを除去する工程と、少なくとも第１のマスク
で覆われた領域の比較的長さが長い位置に所定のストラ
イプ・パターンの開口部を備えた第２のマスクを形成す
る工程と、前記半絶縁性基板をベース層に達するまで選
択的にエッチ除去しベース電極を形成する工程と、第２
のマスクを除去する工程と、少なくとも第１のマスク及
び第２のマスクで覆われた領域の所定の位置に前記第２
のマスクのストライプと並列に所定のストライプ・パタ
ーンの開口部を備えた第３のマスクを形成する工程と、
前記半絶縁性基板をコレクタ層に達するまで選択的にエ
ッチ除去しコレクタ電極を形成する工程と、第３のマス
クを除去する工程と、少なくとも第１，第２及び第３の
マスクで覆われた領域の所定の位置に前記第３のマスク
のストライプと並列に所定のストライプ・パターンの開
口部を備えた第４のマスクを形成し、エミッタ電極を形
成する工程とを含むことを特徴とする。
【００１１】
【作用】本発明のバイポーラトランジスタにおいては、
トランジスタの動作領域を決定するマスクがＬ字形の様
な直角形パターンを有するため、外部ベース領域の長さ
がエミッタ真性領域の長さよりも長く形成できるため、
ＲB （ＣBC＋Ｃbc）を最小にすることができる。
トランジスタの動作領域を決定するマスクがＬ字形の様
な直角形パターンを有するため、外部ベース領域の長さ
がエミッタ真性領域の長さよりも長く形成できるため、
ＲB （ＣBC＋Ｃbc）を最小にすることができる。
【００１２】
【実施例】以下に図面を参照して本発明を詳細に説明す
る。図１〜図６は本発明の一実施例を示すＨＢＴの製造
工程順序図であり、各図の（ａ）は断面を、各図の
（ｂ）は平面を示している。
る。図１〜図６は本発明の一実施例を示すＨＢＴの製造
工程順序図であり、各図の（ａ）は断面を、各図の
（ｂ）は平面を示している。
【００１３】先ず、図１及び図２に示すように、基板１
上にｎ−ＧａＡｓからなるコレクタ層２、ｐ−ＧａＡｓ
からなるベース層３、ｎ−ＡｌＧａＡｓからなるエミッ
タ層４を形成した後に、Ｌ字形のパターンを有する金マ
スク５を用いて、基板１を表面側からイオン注入するこ
とによって高抵抗化層６を備えることによりトランジス
タの動作領域７を形成する。
上にｎ−ＧａＡｓからなるコレクタ層２、ｐ−ＧａＡｓ
からなるベース層３、ｎ−ＡｌＧａＡｓからなるエミッ
タ層４を形成した後に、Ｌ字形のパターンを有する金マ
スク５を用いて、基板１を表面側からイオン注入するこ
とによって高抵抗化層６を備えることによりトランジス
タの動作領域７を形成する。
【００１４】次に、図３に示すように、トランジスタの
動作領域７の長い位置に開口部を備えたマスク８を利用
し、基板をベース層３に達するまでエッチ除去した後
に、ベース電極９を形成する。
動作領域７の長い位置に開口部を備えたマスク８を利用
し、基板をベース層３に達するまでエッチ除去した後
に、ベース電極９を形成する。
【００１５】更に、図４に示すように、マスク１０を利
用し、基板をコレクタ層２に達するまでエッチ除去した
後に、コレクタ電極１１を形成する。
用し、基板をコレクタ層２に達するまでエッチ除去した
後に、コレクタ電極１１を形成する。
【００１６】最後に、図５に示すように、マスク１２を
利用することによって、エミッタ層４の所定部分を露出
させエミッタ電極１３を形成すると、図６に示す本発明
のバイポーラトランジスタが得られる。
利用することによって、エミッタ層４の所定部分を露出
させエミッタ電極１３を形成すると、図６に示す本発明
のバイポーラトランジスタが得られる。
【００１７】図６（ａ）において、１４はエミッタ真性
領域、１５はベース外部領域である。また図６（ｂ）に
おいて、Ｈ1 はトランジスタの動作領域における外部ベ
ース領域の長さ、Ｈ2 がエミッタ真性領域の長さであ
り、Ｈ1 をＨ2 よりも長く形成できる。
領域、１５はベース外部領域である。また図６（ｂ）に
おいて、Ｈ1 はトランジスタの動作領域における外部ベ
ース領域の長さ、Ｈ2 がエミッタ真性領域の長さであ
り、Ｈ1 をＨ2 よりも長く形成できる。
【００１８】
【発明の効果】以上詳細に説明したように、本発明によ
れば、トランジスタの動作領域における外部ベース領域
の長さＨ1 が、エミッタ真性領域の長さＨ2 よりも長く
形成できるため、ＲB （ＣBC＋Ｃbc）を最小にすること
ができる。その結果、トランジスタの最大発振周波数を
向上させることができ、高速高周波特性の優れたバイポ
ーラトランジスタが実現できる効果がある。
れば、トランジスタの動作領域における外部ベース領域
の長さＨ1 が、エミッタ真性領域の長さＨ2 よりも長く
形成できるため、ＲB （ＣBC＋Ｃbc）を最小にすること
ができる。その結果、トランジスタの最大発振周波数を
向上させることができ、高速高周波特性の優れたバイポ
ーラトランジスタが実現できる効果がある。
【図１】本発明のバイポーラトランジスタの製造方法の
一実施例を説明するための半導体チップの断面図及び平
面図である。
一実施例を説明するための半導体チップの断面図及び平
面図である。
【図２】本発明のバイポーラトランジスタの製造方法の
一実施例を説明するための半導体チップの断面図及び平
面図である。
一実施例を説明するための半導体チップの断面図及び平
面図である。
【図３】本発明のバイポーラトランジスタの製造方法の
一実施例を説明するための半導体チップの断面図及び平
面図である。
一実施例を説明するための半導体チップの断面図及び平
面図である。
【図４】本発明のバイポーラトランジスタの製造方法の
一実施例を説明するための半導体チップの断面図及び平
面図である。
一実施例を説明するための半導体チップの断面図及び平
面図である。
【図５】本発明のバイポーラトランジスタの製造方法の
一実施例を説明するための半導体チップの断面図及び平
面図である。
一実施例を説明するための半導体チップの断面図及び平
面図である。
【図６】本発明のバイポーラトランジスタの構造の一実
施例を説明するための半導体チップの断面図及び平面図
である。
施例を説明するための半導体チップの断面図及び平面図
である。
【図７】従来のＨＢＴの構造を示す図である。
【図８】従来のＨＢＴの構造を示す図である。
【符号の説明】 １ ＧａＡｓ半絶縁性半導体基板 ２ ｎ−ＧａＡｓコレクタ層 ３ ｐ−ＧａＡｓベース層 ４ ＡｌＧａＡｓエミッタ層 ５，８，１０，１２，５５ マスク ６ 高抵抗化層 ７ トランジスタ動作領域 ９ ベース電極 １１ コレクタ電極 １３ エミッタ電極 １４ エミッタ真性領域 １５ ベース外部領域
Claims (2)
- 【請求項１】半絶縁性基板上に形成された第１の半導体
材料からなるコレクタ層と、このコレクタ層上に形成さ
れた第２の半導体材料からなるベース層と、さらに前記
ベース層上に形成された第３の半導体材料からなるエミ
ッタ層とを有するバイポーラトランジスタにおいて、 外部ベース領域の長さがこれと接するエミッタ真性領域
の長さよりも長くなっていることを特徴とするバイポー
ラトランジスタ。 - 【請求項２】半絶縁性基板上に第１の半導体材料からな
るコレクタ層、第２の半導体材料からなるベース層、第
３の半導体材料からなるエミッタ層を順次形成する工程
と、 所定の寸法のＬ字形の様な直角形パターンを有する第１
のマスクを形成する工程と、 前記半絶縁性基板の表面側からこの基板に対してイオン
を注入する工程と、 第１のマスクを除去する工程と、 少なくとも第１のマスクで覆われた領域の比較的長さが
長い位置に所定のストライプ・パターンの開口部を備え
た第２のマスクを形成する工程と、 前記半絶縁性基板をベース層に達するまで選択的にエッ
チ除去しベース電極を形成する工程と、 第２のマスクを除去する工程と、 少なくとも第１のマスク及び第２のマスクで覆われた領
域の所定の位置に前記第２のマスクのストライプと並列
に所定のストライプ・パターンの開口部を備えた第３の
マスクを形成する工程と、 前記半絶縁性基板をコレクタ層に達するまで選択的にエ
ッチ除去しコレクタ電極を形成する工程と、 第３のマスクを除去する工程と、 少なくとも第１，第２及び第３のマスクで覆われた領域
の所定の位置に前記第３のマスクのストライプと並列に
所定のストライプ・パターンの開口部を備えた第４のマ
スクを形成し、エミッタ電極を形成する工程とを含むこ
とを特徴とするバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300950A JP2921222B2 (ja) | 1991-11-18 | 1991-11-18 | バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300950A JP2921222B2 (ja) | 1991-11-18 | 1991-11-18 | バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05144829A true JPH05144829A (ja) | 1993-06-11 |
| JP2921222B2 JP2921222B2 (ja) | 1999-07-19 |
Family
ID=17891041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300950A Expired - Fee Related JP2921222B2 (ja) | 1991-11-18 | 1991-11-18 | バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921222B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202963A (ja) * | 1987-02-19 | 1988-08-22 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JPS63287058A (ja) * | 1987-05-19 | 1988-11-24 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポ−ラトランジスタの製造方法 |
-
1991
- 1991-11-18 JP JP3300950A patent/JP2921222B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202963A (ja) * | 1987-02-19 | 1988-08-22 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ |
| JPS63287058A (ja) * | 1987-05-19 | 1988-11-24 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2921222B2 (ja) | 1999-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166081A (en) | Method of producing a bipolar transistor | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| JPH0936132A (ja) | バイポーラトランジスタ | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| NL8902705A (nl) | Zelf-uitrichtende, planaire bipolaire transistor met hetero-overgang (junctie) en werkwijze ter vervaardiging ervan. | |
| US5648666A (en) | Double-epitaxy heterojunction bipolar transistors for high speed performance | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JP2921222B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH0611058B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR20040038511A (ko) | 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법 | |
| JP2576165B2 (ja) | バイポーラトランジスタの製造方法 | |
| JP2526626B2 (ja) | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 | |
| JPH09246280A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0611059B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPS63318778A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| KR100388489B1 (ko) | 이종접합 쌍극자 트랜지스터 및 그의 제조방법 | |
| KR100216521B1 (ko) | 이종 접합 바이폴라 트랜지스터의 제조방법 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 | |
| KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
| KR950001148B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |