JPS62232159A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は超高速・超高周波トランジスタとして有望なヘ
テロ接合バイポーラトランジスタおよびその製造方法に
関するものである。

従来の技術 近年、バイポーラトランジスタのエミッタとしてベース
よりもバンドギャップの大きい半導体材料を用いたヘテ
ロ接合バイポーラトランジスタは超高速・超高周波トラ
ンジスタの打力候補の一つとして研究がさかんに行われ
るにいたっている。

以下図面を参照しながら、従来のへテロ接合バイポーラ
トランジスタおよびその製造方法について説明する。

第３図（ａｌ、　（ｂｌは従来のエミッタを上側に設け
た正常型のへテロ接合バイポーラトランジスタの構造例
を示す。第３図ｔｂ＋は第３図（ａｌの構造よりもコレ
クタ面積を小さくする工夫をしたものである。

第４図は第３図に示したヘテロ接合バイポーラトランジ
スタの製造方法を示す、第３図と第４図において、ｌは
基板、２はコレクタのオーミックコンタクトＴＸｈの形
成を容易にしかつＷ仮の欠陥の影響を緩和するためのコ
レクタと同タイプの下地層、３はコレクタまたはコレク
タを形成するための層、４はベースまたはベースを形成
するための層、５はエミッタまたはエミッタを形成する
ための層、６はエミッタのオーミックコンタクトＱ％ｈ
の形成を容易にするための層、７はエミ／り電極、８は
ベース電極、９はコレクタ電極、１０はベースと同タイ
プの高ドープ領域、１１はイオン注入による半絶縁性ｉ
ＪＩ域である。材料系としては種々のものが用いられる
が、例えば、”ＸＧａ１−ＸＡ、−ＧａＡ、系を用いた
ものでは、ｌは半絶縁性Ｇ３　Ａｓ　、２は高ドープｎ
ｘｃａ　Ａｓ、３としてｎ型ドープのＡｆｘＧ、Ａ、　
、４として高ドーピングＧ３　Ａ３．５としてれ型ドー
プのＡｌｘＣａ＋−ｘ　Ａ、　、Ｇとして高ドープのｎ
型Ｃ，Ａ、の組み合わせがよく用いられる。

以上のように構成されたヘテロ接合バイポーラトランジ
スタについてその動作について説明する。

ヘテロ接合バイポーラトランジスタの高速動作の指標で
あるｆＴおよびｆＩｏは次のように表される。

８πＲＢ　Ｃ６ ここに、１Ｇはコレクタ電流、ＷＢはベース１Ｊ１ｖｓ
ｅはコレクタ領域の電子の走向速度、Ｐはコレクタの空
乏層の１１、ＣＩＥ８はエミッタとベース間の容量、Ｃ
ｏ８はコレクタとベース間の容量、Ｃｐは浮遊容量、Ｗ
、はベース１１、Ｄ［Ｉはベースでの電子の拡散係数、
ｇとｋは自然定数、Ｔは絶対温度である。

ヘテロ接合バイポーラトランジスタではエミッタとして
ベースよりもバンドギャップの大きい半導体材料を用い
ることによりベースからエミッタへのホールのリーフが
おさえられるので、通常のバイポーラトランジスタと反
対にベースを高ドーピング、エミッタとコレクタを低ド
ーピングにすることができる。このことによりトランジ
スタの高速・高周波化にとって重要なベース抵抗の低減
をはかることができ、ｆｆ１ｌが大きくなる。さらに、
一般にバイポーラトランジスタにおいてはＣＥＢ、ＣＣ
Ｂは接合容量のドーピングによる因子ＣＥＢ（ｎ、ｈ）
、Ｃｃａ　　（ｎ、ｈ）と接合面積へＥＢ。

八〇Ｂとの積で表わされる。ヘテロ接合バイポーラトラ
ンジスタでは、エミッタとコレクタが低ドープ、ベース
が高ドープとなっているため、Ｃ（ｎ、ｈ）　、ＣｏＢ
　（ｎ、ｈ）はエミッタ。

コレクタのドーピングにのみ依存しＣ８，３゜ＣＣ１１
は次のようになる。

Ｃ８８０ｏＸｒ７・Ａ８Ｂ、 ０６８００５丁・Ａｏ８、 従って、ヘテロ接合バイポーラトランジスタでは通常の
バイポーラトランジスタに比べてＣ８８゜ＣＣＢが小さ
くなりｆＴの増大が可能となる。さらにトランジスタの
サイズを小さくしてＡＩＩ：Ｂ’ＡｏＢを小さくするこ
とによりＣＥ！８＝　　ＣＣＢを小さくできるのでより
高速、高周波化が可能となる。第３図ｔｂ）はＣＢＣを
ｆａｔの場合よりも小さくしたものである。

次にそれらのへテロ接合バイポーラトランジスタの製造
について説明する。第３図１８１のタイプのトランジス
タでは、ますへテロ接合バイポーラトランジスタの作製
のもとになる、第４図１ａｌに示したエピタキシー形成
した多層構造材料からフォトリングラフィとエツチング
により第４図１ａｌのようにコレクタ・メサを形成し、
ついで第４図（Ｃ１のようにベース・メサを形成しコレ
クタの電極形成層２を露出せしめる。このあと、エミッ
タ電極７とコレクタ電極９をまずリフトオフと合金化熱
処理により形成し、ついごベース電極８をリフトオフと
合金化熱処理とにより形成する。第３図１８１のタイプ
のトランジスタでは、ますへテロ接合バイポーラトラン
ジスタの作製のもとになる第４図（ａｌに示したエピタ
キシー形成した多層構造材料からフォトリングラフィと
エツチングにより第４図１ａｌのように高ドープ層６も
しくは第４図（ｆｌのように高ドープ層６およびコレク
タＩ！Ｊ５の部分を除去してエミッタとなる部分を形成
し、ついでイオン圧入により第４図ｆｆ）のように半絶
縁性の領域１１をまず形成したのちイオン注入と活性化
熱処理によりベースと同タイプの高ドープの領域１０を
形成する。このあと、第４図（幻のようにベース・メサ
を形成しコレクタ電極形成層２を露出せしめる。以下、
第４図（ｈｌ、　ｔｌ）のようにエミッタ電極７、コレ
クタ電極９およびベース電極８を形成する。

発明が解決しようとする問題点 しかしながら、第３図および第４図のような構造と製造
方法では、トランジスタのサイズが小さくなればなるほ
どエミッタの上に電極を形成するのが難しいというプロ
セス上の難点があり、電極面積をエミッタサイズよりも
相当小さくしなければならなかった。このため、トラン
ジスタサイズが小さくなると電極面積の占める割合が小
さくなりエミッタと電極との接触抵抗が大きくなるため
ｆＴの増大のための障害となるという問題点があった。

本発明は上記問題点に鑑み、第３図７のエミッタ電極が
エミッタの上部の全面を覆う新しい構造のへテロ接合バ
イポーラトランジスタおよびその構造方法を徒供しよう
とするものである。

問題点を解決するための手段 上記問題点を解決するために、本発明のへテロ接合バイ
ポーラトランジスタでは、ヘテロ接合バイポーラトラン
ジスタ形成のもとになるエピタキシー形成した多層構造
材料の上に保！！層を形成し、前記保護層の上にエミッ
タに対応する部分にマスク材料層を形成し、前記マスク
材料層をマスクとして周辺部の前記保ｊｉ層をエツチン
グ除去し、さらに前記マスクの周辺部の前記多層構造材
料をエツチングして・＼−ス材料層を露出せしめるかも
しくはエミッタ材料層のついた状態で前記周辺部の少な
くとも前記エミッタ材ネｉ１１をベースと同型の半導体
領域にかえ、ついで全面をフォトレジストでコートし、
ドライエツチングにより前記フォトレジストをエツチン
グして前記エミッタの上部に形成された前記マスク層ま
たは前記保護層の頭出しを行ったのち、前記マスク層お
よび前記保護層をエツチング除去し、エミッタ周辺部に
残されたフォトレジストを用いてエミッタ電極金属をｙ
着しリフトオフ形成することを特徴とする製造方法と一
般に用いられる方法とを併用することにより、エミッタ
電極がエミッタの上部の全面を覆った新しい構造のへテ
ロ接合バイポーラトランジスタを実現する。

作用 本発明のへテロ接合バイポーラトランジスタでは、エミ
ッタ電極がエミッタの上部の全面を覆うためエミッタ電
極の接触抵抗を従来に比べて著しく小さくできる。この
ため、従来の！！！造方法で製造すれるヘテロ接合バイ
ポーラトランジスタではエミッタのサイズが小さくなる
とエミッタ電極面積をエミッタよりも相当小さくしなけ
ればならないので接触抵抗が著しく増大しトランジスタ
の高速化が妨げられるという問題点を解決できる。

さらに、本発明の製造方法ではエミッタ電極が確実にエ
ミッタの上に形成されるので、微小サイズのエミッタの
上に電極を形成するという従来法しかったプロセスが撓
めて容易になる。

実施例 以下、本発明のへテロ接合バイポーラトランジスタおよ
びその製造方法についての一実施例を図面を参照しなが
ら説明する。

第１図ｆａｔ、　ｆｂｌ、　［Ｃ１は本発明のへテロ接
合バイポーラトランジスタの構造例である。（ａ）はエ
ツチングによって形成するヘテロ接合バイポーラトラン
ジスタに本発明を適用した例、ｆｂｌ、　ＩｃＩはエツ
チングとイオン注入法とを併用して形成するヘテロ接合
バイポーラトランジスタに本発明を適用した例である。

従来例を示す第３図とはエミッタ電極７がエミッタの上
部の全面を覆っている点が異っている。第２図は本発明
のエミッタ電極の！！！造プロセスを示す。まず、ヘテ
ロ接合バイポーラの作製のもとになるエピキシ−形成し
た多層構造材料第２図＋ＩＩＩの上に５１０ｘ絶縁ｎ９
１２を第２図（ｂｌのように形成する。この上にエミッ
タに対応する部分にＡｔ’１３を蒸着・リフトオフ形成
する。このＡ１層をマスクとしてマスク周辺の５１ｏ２
をエツチング除去し、さらに多層構造第２図ｔａｌを工
。

チングしてベース形成材料層４を第２図＋１１のように
露出せしめるかもしくはエミノク層の一部もしくは全体
を第２図＋１１のように露出せしめる。このあと第２図
ｔｅｌまたはｆＪ）のように全面をフォトレジスト１４
でコートし、ドライエツチング法を用いて第２図＋１１
またはｆｋｌのようにＡｆＮ１３もしくは５１０ｘ層１
２の頭出しを行う、ついで、ＡＩ！ｌ１５１３とＳ、０
２１！１１２をエツチング除去し、第２図（ｇｌまたは
ｌのようにくぼみ１５を形成する。ついで、くぼみ１５
の周辺部のフォトレジストマスク１４を用いてエミッタ
電極金属を藤着・リフトオフし第２図＋１１またｔｍ＋
のようにエミッタ電極を形成する。上記したエミッタ電
極形成プロセスは第１図の各種タイプのへテロ接合バイ
ポーラトランジスタの作製につぎのように用いられてい
る。第１図ｆａ）のタイプでは、第２図＋１１−　ｆｂ
）　−（ｃ）　−ｆｉｔ　−（Ｊｌ−ｆｋｌ−ｔｌｌ　
＝　ｆｍｌのプロセスをエミッタ電極に用い、ついで第
４図に示したようなベース・メサの形成とコレクタおよ
びベース電極形成のプロセスを通用する。第２図＋１１
のタイプでは、第２図（ａ）　−ｆｂｌ→ｔｃ＋→（１
１→ｆｉｌ→（ｋｌ　−ｆｉｌ→＋ｌｌ１ｌのエミッタ
電極形成プロセスの途中で、第２図＋１１と（ＩＩの間
で（１）のあと二段階のイオン注入とアニール熱処理に
より半絶縁性領域１１とベースと同タイプの高ドープの
領域ｌＯを形成する一般に用いられているプロセスを入
れる。なお、この二段階のイオン注入とアニール熱処理
のプロセスを、第２図ｆｃｌＯ後保護１１５１２を除去
したあとに実施し、その後で６と５あるいは６と５と４
の一部をエツチング除去し第２図ｔｅｌのプロセスに入
ってもよい、第２図ｔｍ＋のプロセスのあとはベース・
メサ形式、コレクタおよびへ一ス電極形成の一般的なプ
ロセスを用いる。第１図ｔｅｌのタイプでは、第２図（
ａｌ　−（ｂ）　−（ｃｌ　→ｆｄ）　−ｔｅｌ　−（
ｒ）−ｆｇｌ　−ｆｈｌのエミッタ電極形成プロセスの
途中で第２図＋１１とｔｉｌｌの間でｆｄｌのあと二段
階のイオン注入とアニール熱処理により半絶縁性＄■域
ＩＩとへ−スと同タイプの高ドープの領域１０を形成す
る一般に用いられるプロセスを入れる。このプロセスで
は残されているエミッタ形成材料層をベースと同タイプ
に変える。なお、この二段階のイオン圧入とアニール熱
処理のプロセスを、第２図＋１１の後保護層１２を除去
した後に実施し、その後で６または６と５の一部をエツ
チング除去しついで第２図（ｅ）のプロセスに入ること
もできる。このあとへ−ス・メサ形成、コレクタ電極と
ベース電極形成の一般に用いられるプロセスを用いる。

実施例に示したＳ、０ｘ１２はイオン注入時と多層構造
材料のエツチングのためのマスクとしての役割およびイ
オン注入後のアニール処理において多層構造材料層がＳ
、Ｏｘ層の上部に形成した材料の拡散により損われるの
を防ぐ保護層としての役割を果す。保護層としては５１
０ｘの他に５ＩＮｘ薄膜や該多層構造をエツチングする
エッヂヤントもしくはエツチング方式で侵されない材料
を用いることができる。

実施例に示したエミッタと同形状のＡｅ層は、Ｓ、Ｏｘ
などの保護層をドライエツチングするためのマスクとし
ての役割を果す、この層は保護層の工、チングのための
マスクとしての役割を果したあとはあってもなくても良
いので各種の金属を用いることができる。

実施例ではトランジスタの構造例として、ベース電極が
エミッタの両サイドに形成された構造例を用いているが
、ベース電極が片側にあるタイプでももちろん良い。

また、実施例ではコレクタ形成も上方にとった構造を用
いているが、コレクタ形成は基板ｌがコレクタ同タイプ
の高ドープの材料の場合には基板の下側からもとること
ができるのは勿論のことである。

実施例では、”Ｘ　Ｇａ　ｌ−Ｘ　Ａｓ　−ｃａ　Ａｓ
系からなるｎｐｎ型のへテロ接合バイポーラトランジス
タについて示し、エピタキシー形成した多層構造材料の
構成として従来例と同しく、■は半絶縁性Ｇ、Ａ、Ｊｌ
板、２は高ドープｎ型ＧａＡ３．３はｎ型ドープのＧ、
Ａ、　、４は高ドープのｐ型Ｇ、Ａ、　、５はｎ型ドー
プのＡＩＸ　Ｇａ　Ｉ−Ｘ　Ａｓ、６は高ドープｎ型Ｇ
ａＡｓからなる例を示しているが、本発明の構造および
製造方法は他の材料系やｐｎｐ型についても適用できる
のは勿論のことである。

発明の効果 以上のように本発明では、エミッタとコレクタのうち少
なくともエミッタとしてベースよりもバンドギャップの
大きい半導体材料を用い、エミッタを上方に設けたヘテ
ロ接合バイポーラトランジスタをヘテロ接合バイポーラ
トランジスタ形成のもとになるエピタキシー形成した多
層構造材料から形成するプロセスにおいて、前記多層構
造材料の上に保１１Ｊｌｉを設け、その保ＡＩ層の上に
エミッタに対応する部分にマスク材料を形成し、前記マ
スク層をマスクとして周辺部の前記保護層をエツチング
除去し、さらに前記マスクの周辺部の前記多層構造材料
をエツチングしてベース材料層を露出せしめるかもしく
はエミッタ材料層のついた状態で前記周辺部の少くとも
前記エミッタ材料層をベースと同タイプの半導体領域に
かえ、ついで全面をフォトレジストでコートし、ドライ
エツチングにより前記フォトレジストをエツチングして
前記エミッタの上部に形成されたマスク層または保護層
の頭出しを行ったのち、前記マスク層および前記保護層
をエツチング除去し、エミッタ周辺部に残されたフォト
レジストを用いてエミッタ電極金属を蒸着しリフトオフ
形成することを特徴とする製造方法を用いることにより
、エミッタの上部の全面をエミッタ電極が覆ったことを
特徴とするヘテロ接合バイポーラトランジスタを作製す
る。

本発明の製造方法ではエミッタ電極がエミ・ツタの上部
の全面に確実に容易に形成されるので、従来法しかった
微小サイズのエミッタへの電極形成のプロセスが著しく
容易になる。また、本発明の製造方法では、イオン注入
法によるコレクタ面積の低減プロセスと併用することが
できるのでヘテロ接合バイポーラ］・ランジスタの製造
にとって極めて重要である。また、本発明の製造方法に
よって！！！潰される本発明のへテロ接合バイポーラト
ランジスタでは、エミッタ電極がエミ・ツタの上側全面
に形成されていることからエミ、り電極の接触抵抗が襲
来に比べて著しく小さくなり、トランジスタの高速化に
とって極めて有効となる。この効果は、微小サイズのへ
テロ接合バイポーラトランジスタの作製の場合にとくに
大きくなる。

【図面の簡単な説明】

本発明のへテロ接合バイポーラトランジスタの製造方法
を示す工程図、第３図＋ａ＋、　（ｂｌは従来のヘテト
・・・・・基板、２・・・・・・高ドープ下地層、３・
・・・・・コレクタもしくはコレクタ形成のための半導
体材料層、４・・・・・・ベースもしくはベース形成の
ための半導体材料層、５・・・・・・エミッタもしくは
エミ、り形成のための半導体材料層、６・・・・・・エ
ミッタのオーミック電極形成を容易にするための高ドー
プの半導体層、７・・・・・・エミッタ電極、８・・・
・・・ベース電極、９・・・・・・コレクタ電掻、ｌＯ
・・・・・・ベースと同タイプの高ドープ領域、１１・
・・・・・イオン注入による半絶縁性領域、１２・・・
・・・保護層、１３・・・・・・金属材料層、１４・・
・・・・フォトレジスト、１５・・・・・・くぼみ。 代理人の氏名　弁理士　中尾敏男　ほか１名ィ・・−木
状 ？−船°−７°ｐ】ｒ！４ ５”・コレクツ１ δ−・−１・−人・・ ９−・・１ミ、ツ　・ ′Ｏ”°Ａ−又と闇シヘドー７°々重ｒら、ずイ°−−
テ身ｚ；（１に＋１＠ｊべ 図　　　　　　　０ 一　　　　　　　　　　　　。 為へ 第　４ｖ！Ｊ ５．６・−・】しフタ ７・−・　電極

Claims (2)

【特許請求の範囲】
1. （１）エミッタとコレクタのうち少なくとも前記エミッ
   タとしてベースよりもバンドギャップの大きい半導体材
   料を用い、前記エミッタを上側に設けたヘテロ接合バイ
   ポーラトランジスタであって、前記エミッタの上面の全
   体に電極を有することを特徴とするヘテロ接合バイポー
   ラトランジスタ。
2. （２）エミッタとコレクタのうち少なくとも前記エミッ
   タとしてベースよりもバンドギヤップの大きい半導体材
   料を用い、前記エミッタを上側に設けたヘテロ接合バイ
   ポーラトランジスタを、エミッタ形成のためのバンドギ
   ャップの大きい半導体材料層、前記ベース形成のための
   半導体材料層および前記コレクタ形成のための半導体材
   料層を少なくとも含むエピタキシー形成した多層構造材
   料から形成する製造方法であって、前記多層構造材料の
   上に保護層を形成し、前記保護層の上にエミッタに対応
   する部分にマスク材料層を形成し、前記マスク材料層を
   マスクとしてマスクされた部分の周辺部の前記保護層を
   除去し、さらにマスクの周辺部の前記多層構造材料をエ
   ッチングしてベース材料層を露出するか、もしくはコレ
   クタ材料層のついた状態で前記周辺部の少なくとも前記
   エミッタ材料層をベースと同型の半導体領域にかえ、つ
   いで全面をフォトレジストでコートし、ドライエッチン
   グにより前記フォトレジストをエッチングして前記エミ
   ッタの上部に形成されたマスク層もしくは保護層の頭出
   しを行ったのち、前記マスク層および前記保護層をエッ
   チング除去し、エミッタ周辺部に残されたフォトレジス
   トを用いてエミッタ電極金属を蒸着しリフトオフ形成す
   ることを特徴とするヘテロ接合バイポーラトランジスタ
   の製造方法。