JPS63261750A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63261750A JPS63261750A JP9570687A JP9570687A JPS63261750A JP S63261750 A JPS63261750 A JP S63261750A JP 9570687 A JP9570687 A JP 9570687A JP 9570687 A JP9570687 A JP 9570687A JP S63261750 A JPS63261750 A JP S63261750A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- collector
- base layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 230000008021 deposition Effects 0.000 abstract 1
- 239000000969 carrier Substances 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- -1 gallium arsenide compound Chemical class 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
この発明は、半導体基板に垂直方向にキャリアが走行す
る半導体装置を、 半導体基板上にそのベース層まで成長し、ベース層にオ
ーミックコンタクトする電極を配設した後に、ベース層
上に所要の半導体層を再成長することにより、 そのベース層厚が数ｎｍ程度である場合にも、制御性よ
く容易に製造可能とするものである。
る半導体装置を、 半導体基板上にそのベース層まで成長し、ベース層にオ
ーミックコンタクトする電極を配設した後に、ベース層
上に所要の半導体層を再成長することにより、 そのベース層厚が数ｎｍ程度である場合にも、制御性よ
く容易に製造可能とするものである。
本発明は半導体装置、特に基板に垂直方向にキャリアが
走行するバイポーラ構造の半導体装置の製造方法にかか
り、そのベース層が例えば数ｎｍ程度の厚さに過ぎない
半導体装置でも容易に実現し得る半導体装置の製造方法
に関する。
走行するバイポーラ構造の半導体装置の製造方法にかか
り、そのベース層が例えば数ｎｍ程度の厚さに過ぎない
半導体装置でも容易に実現し得る半導体装置の製造方法
に関する。
ヘテロ接合を含む半導体積層構造に垂直な方向にキャリ
アが走行する化合物半導体装置が種々開発され、高速デ
バイスとして期待されているが、積層構造の中間に位置
するベース層が例えば数ｎｍ程度の厚さに過ぎない半導
体装置を実現する製造方法が要望されている。
アが走行する化合物半導体装置が種々開発され、高速デ
バイスとして期待されているが、積層構造の中間に位置
するベース層が例えば数ｎｍ程度の厚さに過ぎない半導
体装置を実現する製造方法が要望されている。
半４体積層構造を貫いて垂直方向にキャリアが走行する
バイポーラ構造の化合物半導体装置の一例として、本特
許出願人が先に特願昭５９−７５８８５及び特願昭５９
−７５８８６等によって提供した量子化ベーストランジ
スタ（ＱＢＴ）は、例えば第２図に示す如き構造を備え
る。
バイポーラ構造の化合物半導体装置の一例として、本特
許出願人が先に特願昭５９−７５８８５及び特願昭５９
−７５８８６等によって提供した量子化ベーストランジ
スタ（ＱＢＴ）は、例えば第２図に示す如き構造を備え
る。
このＱＢＴは例えば半絶縁性ガリウム砒素化合物（Ｇａ
Ａｓ）基板１１上に、ｎ型ＧａＡｓコレクタ層１２、ｉ
型アルミニウムガリウム砒素化合物（ＡＩＧａＡｓ）コ
レクタバリア層１３、ｐ＋型ＧａＡｓベース層１４、ｉ
型ＡｌＧａＡｓエミフタバリア層１５、ｎ型ＧａＡｓエ
ミッタ層１６、コレクタ電極１７、ベース電極１８、エ
ミッタ電極１９を備えて、量子井戸構造のウェル層であ
るｐ＋型ＧａＡｓベース層１４はその厚さ方向のキャリ
アの運動を量子化して所要のサブバンドが生成される様
に、またｉ型ＡｌＧａＡｓバリア層１３．１５はトンネ
ル効果でキャリアが遷移できる様に数ｎｍの薄さに形成
され、共鳴トンネル効果によりキャリアがエミッタから
コレクタに到達するために極めて高速な動作が得られる
。
Ａｓ）基板１１上に、ｎ型ＧａＡｓコレクタ層１２、ｉ
型アルミニウムガリウム砒素化合物（ＡＩＧａＡｓ）コ
レクタバリア層１３、ｐ＋型ＧａＡｓベース層１４、ｉ
型ＡｌＧａＡｓエミフタバリア層１５、ｎ型ＧａＡｓエ
ミッタ層１６、コレクタ電極１７、ベース電極１８、エ
ミッタ電極１９を備えて、量子井戸構造のウェル層であ
るｐ＋型ＧａＡｓベース層１４はその厚さ方向のキャリ
アの運動を量子化して所要のサブバンドが生成される様
に、またｉ型ＡｌＧａＡｓバリア層１３．１５はトンネ
ル効果でキャリアが遷移できる様に数ｎｍの薄さに形成
され、共鳴トンネル効果によりキャリアがエミッタから
コレクタに到達するために極めて高速な動作が得られる
。
積層構造のバイポーラ化合物半導体装置の中間に位置す
るベース層にコンタクトする電極の一般的な製造方法と
しては、所要の半導体層を積層形成した半導体基体を用
いて、その上層の例えばエミッタ領域を画定しかつベー
ス・コンタクト面を設けるエツチング処理を行ってベー
ス電極を配設するが、電極形成前に不純物拡散領域を形
成し、電極形成後にフラッシュランプ加熱等により合金
化を行うことが多い。
るベース層にコンタクトする電極の一般的な製造方法と
しては、所要の半導体層を積層形成した半導体基体を用
いて、その上層の例えばエミッタ領域を画定しかつベー
ス・コンタクト面を設けるエツチング処理を行ってベー
ス電極を配設するが、電極形成前に不純物拡散領域を形
成し、電極形成後にフラッシュランプ加熱等により合金
化を行うことが多い。
この製造方法は例えばヘテロ接合バイポーラトランジス
タ（ＩＩＢＴ） 等に適用されているが、上述のＱＢ
Ｔなどではベース層、更にその上下のバリア層が何れも
数面と極めて薄＜、上述の選択的エツチング、不純物拡
散、合金化の何れのプロセスも極めて困難である。
タ（ＩＩＢＴ） 等に適用されているが、上述のＱＢ
Ｔなどではベース層、更にその上下のバリア層が何れも
数面と極めて薄＜、上述の選択的エツチング、不純物拡
散、合金化の何れのプロセスも極めて困難である。
本発明はこの様な事態に対処して、ＱＢＴなどの製造を
容易にし実用化を推進することを目的とする。
容易にし実用化を推進することを目的とする。
前記問題点は、半導体基板上にコレクタ又はエミッタ層
となる第１の半導体層及びベース層となる第２の半導体
層を成長する工程と、 該第２の半導体層の所定領域上にオーミックコンタクト
電極を形成する工程と、 該電極を形成した領域外の該第２の半導体層上にエミッ
タ又はコレクタ層となる第３の半導体層を成長する工程
とを有する本発明による半導体装置の製造方法により解
決される。
となる第１の半導体層及びベース層となる第２の半導体
層を成長する工程と、 該第２の半導体層の所定領域上にオーミックコンタクト
電極を形成する工程と、 該電極を形成した領域外の該第２の半導体層上にエミッ
タ又はコレクタ層となる第３の半導体層を成長する工程
とを有する本発明による半導体装置の製造方法により解
決される。
バイポーラ構造の半導体装置の半導体層の成長をベース
層までで一旦停止し、オーミックコンタクト電極をベー
ス層上に配設した後に、残る所要の半導体層を再成長す
る本発明によれば、ベース層が極めて薄い前記ＱＢＴな
どの従来の製造方法の隘路である選択的エツチングが不
必要で、その実現が容易に可能となる。
層までで一旦停止し、オーミックコンタクト電極をベー
ス層上に配設した後に、残る所要の半導体層を再成長す
る本発明によれば、ベース層が極めて薄い前記ＱＢＴな
どの従来の製造方法の隘路である選択的エツチングが不
必要で、その実現が容易に可能となる。
なお電極配設後の半導体層の成長温度で電極と半導体層
との間に金属学的反応を生じない耐熱性材料で電極を形
成し、この電極で合金化を行わずに良好なオーミックコ
ンタクトを得るためにベース層の組成、不純物ドーピン
グ等を選択することが望ましい。
との間に金属学的反応を生じない耐熱性材料で電極を形
成し、この電極で合金化を行わずに良好なオーミックコ
ンタクトを得るためにベース層の組成、不純物ドーピン
グ等を選択することが望ましい。
以下本発明を第１図（ａｌ乃至（Ｃ）に工程順模式断面
図を示す実施例により具体的に説明する。
図を示す実施例により具体的に説明する。
第１図（ａ）参照： 半絶縁性インジウム燐（ＩｎＰ）
基板１上に先ずベース層４まで、例えばＭＢＥ法により
下記の様に順次エピタキシャル成長する。ただし成長温
度Ｔ ｓ ＝ ４５０℃としている。
基板１上に先ずベース層４まで、例えばＭＢＥ法により
下記の様に順次エピタキシャル成長する。ただし成長温
度Ｔ ｓ ＝ ４５０℃としている。
半導体層 組成 不純物 厚さｃｍ−”
ｎｍ ４ベース Ｉｎ５．ｓ＊Ｇａｏ、４ｔＡｓ Ｂｅ−
下記 ５３ コレクタバリア 八Ｉｏ、 ４ｓ
Ｉｎｏ、５ｚＡｓ ノ ン ドープ ５０２
コレクタ Ｉｎ６．５ｉＧａｏ、 ４Ｊｓ ５ｉ−Ｉ
Ｘ １０１９５００本実施例のｐ＋型１ｎｏ、 ５３
ｃａ０．４ｔＡＳベ一ス層４は、２層のＢｅアトミック
プレーンドーピングを面濃度５ ＸＩＯ”ｃｍ−２で行
い、キャリアである正孔の濃度２ Ｘ１０１９ｃｍ−’
を得ている。なおり型のコレクタ層２のＳｉドーピング
は通常の一様なドーピングである。
ｎｍ ４ベース Ｉｎ５．ｓ＊Ｇａｏ、４ｔＡｓ Ｂｅ−
下記 ５３ コレクタバリア 八Ｉｏ、 ４ｓ
Ｉｎｏ、５ｚＡｓ ノ ン ドープ ５０２
コレクタ Ｉｎ６．５ｉＧａｏ、 ４Ｊｓ ５ｉ−Ｉ
Ｘ １０１９５００本実施例のｐ＋型１ｎｏ、 ５３
ｃａ０．４ｔＡＳベ一ス層４は、２層のＢｅアトミック
プレーンドーピングを面濃度５ ＸＩＯ”ｃｍ−２で行
い、キャリアである正孔の濃度２ Ｘ１０１９ｃｍ−’
を得ている。なおり型のコレクタ層２のＳｉドーピング
は通常の一様なドーピングである。
この半導体基体上にスパッタ法等により、例えばタング
ステンシリサイド（ＷＳｉ、、 ｘ ＝０．６）を厚さ
３００ｎｍ程度に被着し、例えば４弗化炭素（ＣＦｔ）
に酸素（０□）を添加したドライエツチング法でこれを
バターニングして、ベース電極８を形成する。
ステンシリサイド（ＷＳｉ、、 ｘ ＝０．６）を厚さ
３００ｎｍ程度に被着し、例えば４弗化炭素（ＣＦｔ）
に酸素（０□）を添加したドライエツチング法でこれを
バターニングして、ベース電極８を形成する。
第１図（ｂ）参照； この半導体基体をＭＢＥ成長装置
に収容し、先ずＥＣＲ（電子サイクロトロン共鳴）プラ
ズマエツチング法等によりベース層４の表面を清浄化す
る。
に収容し、先ずＥＣＲ（電子サイクロトロン共鳴）プラ
ズマエツチング法等によりベース層４の表面を清浄化す
る。
続いて例えば成長温度Ｔｓ＝４００℃として、ベース層
４上に下記の半導体層を成長する。
４上に下記の半導体層を成長する。
半４体層 組成 不純物 厚さＣｌ１１
−′３ｎｌＴ１ ６エミソタ Ｉｎｏ、 ｓ：＋Ｇａｏ、 ４？ＡＳ
５ｉ−Ｉ Ｘ １０’″′２００５ Ｉミフタバリ７
Ａｌ（１，＜１ｌＩｎｏ、ｓＪｓ ） ン
ドープ ５このＭＢＥ成長プロセスによる電極
８上の多結晶状態の堆積は弗酸（ＩＩＦ）系エツチング
液により単結晶に対して選択的に除去する。
−′３ｎｌＴ１ ６エミソタ Ｉｎｏ、 ｓ：＋Ｇａｏ、 ４？ＡＳ
５ｉ−Ｉ Ｘ １０’″′２００５ Ｉミフタバリ７
Ａｌ（１，＜１ｌＩｎｏ、ｓＪｓ ） ン
ドープ ５このＭＢＥ成長プロセスによる電極
８上の多結晶状態の堆積は弗酸（ＩＩＦ）系エツチング
液により単結晶に対して選択的に除去する。
第１図（Ｃ）参照： エミッタ層６上に例えばクロム（
Ｃｒ）が５０ｎｍ、金（Ａｕ）が２５０ｎｍ程度のエミ
ッタ電極９を配設し、コレクタ層２を表出する選択的エ
ツチングを行って同様の構成のコレクタ電極７を配設す
る。
Ｃｒ）が５０ｎｍ、金（Ａｕ）が２５０ｎｍ程度のエミ
ッタ電極９を配設し、コレクタ層２を表出する選択的エ
ツチングを行って同様の構成のコレクタ電極７を配設す
る。
上述の様に本発明により、ベースＮ４が薄〈従来の製造
方法ではオーミックコンタクト電極の形成が極めて困難
な半導体装置でも容易にベース電極８を配設して、期待
される高速性を実現することができる。
方法ではオーミックコンタクト電極の形成が極めて困難
な半導体装置でも容易にベース電極８を配設して、期待
される高速性を実現することができる。
本発明は上述の説明に引例したＱＢＴに限られるもので
はなく、例えばヘテロ接合バイポーラトランジスタ（）
ＩＢＴ）或いはホットエレクトロントランジスタ（ＨＥ
Ｔ）等の（ＩＢＴより厚いベース層で動作可能な半導体
装置についても、本発明の製造方法によりそのベース層
を薄くして、動作速度の一層の向上を実現することがで
きる。
はなく、例えばヘテロ接合バイポーラトランジスタ（）
ＩＢＴ）或いはホットエレクトロントランジスタ（ＨＥ
Ｔ）等の（ＩＢＴより厚いベース層で動作可能な半導体
装置についても、本発明の製造方法によりそのベース層
を薄くして、動作速度の一層の向上を実現することがで
きる。
また上述の実施例ではコレクタ層を基板側としているが
、エミッタ層を基板側としコレクタ層を最上層とする構
造でも本発明を同様に適用することができる。
、エミッタ層を基板側としコレクタ層を最上層とする構
造でも本発明を同様に適用することができる。
以上説明した如く本発明によれば、半導体積層構造に垂
直方向にキャリアが走行するバイポーラ構造の半導体装
置を、そのベース層が例えば１７ｎｍ程度の厚さである
場合にも制御性よく容易に製造することが可能となり、
この種の半導体装置に期待されている高速性を充分に発
揮することが可能となる。
直方向にキャリアが走行するバイポーラ構造の半導体装
置を、そのベース層が例えば１７ｎｍ程度の厚さである
場合にも制御性よく容易に製造することが可能となり、
この種の半導体装置に期待されている高速性を充分に発
揮することが可能となる。
第１図は本発明の実施例の工程順模式断面図、第２図は
ＱＢＴの模式断面図である。 図において、 １は半絶縁性ＩｎＰ基板、 ２は１型Ｉｎｏ、 ５ｓＧａｏ、 ４？ＡＳコレクタ層
、３．５はノンドープのＡｌｏ、 ４ｍ１ｎｏ、 ｓＪ
ｓバリア層、４はｐ＋型Ｉｎｏ、 ５１ｃａＯ，ａＪｓ
ベース層、６はげ型Ｉｎｏ、 ５ｓＧａｏ、 ａ７Ａｓ
エミフタ層、７はコレクタ電極、 ８はＷＳｉＸベース電極、 ９はエミッタ電極を示す。 ＱＢＴ（／、撲べ＃箱間 茅２因
ＱＢＴの模式断面図である。 図において、 １は半絶縁性ＩｎＰ基板、 ２は１型Ｉｎｏ、 ５ｓＧａｏ、 ４？ＡＳコレクタ層
、３．５はノンドープのＡｌｏ、 ４ｍ１ｎｏ、 ｓＪ
ｓバリア層、４はｐ＋型Ｉｎｏ、 ５１ｃａＯ，ａＪｓ
ベース層、６はげ型Ｉｎｏ、 ５ｓＧａｏ、 ａ７Ａｓ
エミフタ層、７はコレクタ電極、 ８はＷＳｉＸベース電極、 ９はエミッタ電極を示す。 ＱＢＴ（／、撲べ＃箱間 茅２因
Claims (1)
- 【特許請求の範囲】 １）半導体基板上にコレクタ又はエミッタ層となる第１
の半導体層及びベース層となる第２の半導体層を成長す
る工程と、 該第２の半導体層の所定領域上にオーミックコンタクト
電極を形成する工程と、 該電極を形成した領域外の該第２の半導体層上にエミッ
タ又はコレクタ層となる第３の半導体層を成長する工程
とを有することを特徴とする半導体装置の製造方法。 ２）前記ベース層が量子井戸構造のウェル層であること
を特徴とする特許請求の範囲第１項記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9570687A JPH0824123B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9570687A JPH0824123B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261750A true JPS63261750A (ja) | 1988-10-28 |
| JPH0824123B2 JPH0824123B2 (ja) | 1996-03-06 |
Family
ID=14144950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9570687A Expired - Lifetime JPH0824123B2 (ja) | 1987-04-17 | 1987-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824123B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109756A (ja) * | 1991-04-05 | 1993-04-30 | American Teleph & Telegr Co <Att> | 半導体デバイス製造方法 |
-
1987
- 1987-04-17 JP JP9570687A patent/JPH0824123B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05109756A (ja) * | 1991-04-05 | 1993-04-30 | American Teleph & Telegr Co <Att> | 半導体デバイス製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0824123B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2817995B2 (ja) | ▲ｉｉｉ▼―▲ｖ▼族化合物半導体ヘテロ構造基板および▲ｉｉｉ▼―▲ｖ▼族化合物ヘテロ構造半導体装置 | |
| JPH06267991A (ja) | 半導体装置およびその製造方法 | |
| JPH01204411A (ja) | 半導体装置の製造方法 | |
| JPS63261750A (ja) | 半導体装置の製造方法 | |
| JPH08213594A (ja) | 電界効果トランジスタ | |
| JP2652647B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2773425B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2904156B2 (ja) | オーミック電極の製造方法 | |
| JP3399673B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0437583B2 (ja) | ||
| JPS62165317A (ja) | 半導体装置の製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JPS63228762A (ja) | 半導体装置の製造方法 | |
| JPH0661268A (ja) | 選択再成長領域を有する化合物半導体装置及びその製造方法 | |
| JPH04145629A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPH04186847A (ja) | 電界効果トランジスタの製造方法 | |
| JPH09186174A (ja) | 半導体集積回路の製造方法 | |
| JPH03240269A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0758715B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61294861A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63208276A (ja) | 半導体装置の製造方法 | |
| JPH084141B2 (ja) | 電界効果トランジスタ | |
| JPH01125984A (ja) | 半導体装置 |