JPH04186847A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH04186847A JPH04186847A JP31689390A JP31689390A JPH04186847A JP H04186847 A JPH04186847 A JP H04186847A JP 31689390 A JP31689390 A JP 31689390A JP 31689390 A JP31689390 A JP 31689390A JP H04186847 A JPH04186847 A JP H04186847A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- forming
- film
- layer
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 239000002994 raw material Substances 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 2
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000007769 metal material Substances 0.000 abstract 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- VOITXYVAKOUIBA-UHFFFAOYSA-N triethylaluminium Chemical compound CC[Al](CC)CC VOITXYVAKOUIBA-UHFFFAOYSA-N 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 101150106967 cgaa gene Proteins 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタの製造方法に関し、特に
超高速、低雑音の電界効果トランジスタのケート電極の
形成方法に関する。
超高速、低雑音の電界効果トランジスタのケート電極の
形成方法に関する。
従来の超高速、低雑音電界効果トランジスタの製造方法
を第２図（ａ）〜（ｄ）を用いて説明する。まず第２図
＜ａ）に示すように、ＧａＡｓ基板１上にアンドープの
ＧａＡｓ層２とＳｉ不純物を含むＡ Ｉ ＧａＡｓ層３
と、Ｓｉ不純物を含むＧａＡｓ層４からなる３層の活性
層５Ａを形成したのち、その上にフォトレジスト膜７を
塗布法により形成する。次に第２図（ｂ）に示すように
、電子ビーム露光法によってフォトレジスト膜７に開口
部８を形成したのちＧａＡｓ層４をエツチングする。次
に第２図（ｃ）に示すように、アルミ等の電極金属膜９
を蒸着する。次で第２図（ｄ）に示すように、リフトオ
フすることによってゲート電ｉ９Ｂを形成する。
を第２図（ａ）〜（ｄ）を用いて説明する。まず第２図
＜ａ）に示すように、ＧａＡｓ基板１上にアンドープの
ＧａＡｓ層２とＳｉ不純物を含むＡ Ｉ ＧａＡｓ層３
と、Ｓｉ不純物を含むＧａＡｓ層４からなる３層の活性
層５Ａを形成したのち、その上にフォトレジスト膜７を
塗布法により形成する。次に第２図（ｂ）に示すように
、電子ビーム露光法によってフォトレジスト膜７に開口
部８を形成したのちＧａＡｓ層４をエツチングする。次
に第２図（ｃ）に示すように、アルミ等の電極金属膜９
を蒸着する。次で第２図（ｄ）に示すように、リフトオ
フすることによってゲート電ｉ９Ｂを形成する。
近年、素子の高速化をはかるため、ゲート電極の微細化
が進み、ピーシーチャオらによって１９８７年インター
ナショナルエレクトロンデバイスミーティングテクニカ
ルダイジェスト（Ｐ、Ｃ。
が進み、ピーシーチャオらによって１９８７年インター
ナショナルエレクトロンデバイスミーティングテクニカ
ルダイジェスト（Ｐ、Ｃ。
Ｃｈａｏ、ｅｔ ａｔ、 １ｎｔｅｒｎａｔｉｏｎａｌ
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳｍｅｅｔｉｎｇ
ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ ８７ ｐ４１０）
で報告されたように、電子線露光法により０．１μｍの
ゲート電極を有する素子が作成され優れた高速性を示し
た。今後さらに素子特性を向上させるため０゜１μｍ以
下のゲート電極を形成する技術が開発されつつある。
ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳｍｅｅｔｉｎｇ
ＴＥＣＨＮＩＣＡＬ ＤＩＧＥＳＴ ８７ ｐ４１０）
で報告されたように、電子線露光法により０．１μｍの
ゲート電極を有する素子が作成され優れた高速性を示し
た。今後さらに素子特性を向上させるため０゜１μｍ以
下のゲート電極を形成する技術が開発されつつある。
しかしながら、０１１μｍ以下のゲート電極をもつ電界
効果トランジスタをフォトレジスト膜のリフトオフ法で
作成するには以下のような問題点がある。第１にゲート
電極の微細化にともなって、ゲート開口面積が減少する
ため、第２図（ｃ、）に示す電極金属膜形成時、フォト
レジスト膜７か性が悪くなる。従ってショットキー特性
の劣化が著しくなり、動作層の制御が十分行えなくなる
。
効果トランジスタをフォトレジスト膜のリフトオフ法で
作成するには以下のような問題点がある。第１にゲート
電極の微細化にともなって、ゲート開口面積が減少する
ため、第２図（ｃ、）に示す電極金属膜形成時、フォト
レジスト膜７か性が悪くなる。従ってショットキー特性
の劣化が著しくなり、動作層の制御が十分行えなくなる
。
第２に、第２図（ｄ）に示すリフトオフ時に、ゲート電
極９Ｂが剥がれやすくなり歩留りが大きく低下する。
極９Ｂが剥がれやすくなり歩留りが大きく低下する。
本発明の目的は、０．１μｍ以下のゲート電極を歩留り
よくかつ、安定したシヨ・・ノドキー接合で形成するこ
とのできる電界効果トランジスタの製造方法を提供する
ことにある。
よくかつ、安定したシヨ・・ノドキー接合で形成するこ
とのできる電界効果トランジスタの製造方法を提供する
ことにある。
本発明の電界効果トランジスタの製造方法番＝、半導体
基板上に活性層を形成する工程と、前記活性層上に絶縁
膜を形成しパターニングしゲート電極形成用の開口部を
もうける工程と、有機金属原料を用いる選択成長法によ
り金属膜を成長させ、前記開口部内にゲート電極を形成
する工程とを含むものである。
基板上に活性層を形成する工程と、前記活性層上に絶縁
膜を形成しパターニングしゲート電極形成用の開口部を
もうける工程と、有機金属原料を用いる選択成長法によ
り金属膜を成長させ、前記開口部内にゲート電極を形成
する工程とを含むものである。
本発明の電界効果トランジスタの製造方法は、電界効果
トランジスタのゲート電極を形成するとき、絶縁膜をマ
スクにゲート開口部を形成し、有機金属原料を用いた選
択成長法によりゲート電極を形成する。このとき選択成
長される表面は、成長前に昇温により表面の自然酸化膜
が除去されるため良好な接合が得られ、外部電極より動
作層を十分制御できる。さらにゲート電極は選択成長に
より形成しておりフォトレジスト膜のリフトオフ法を用
いていないため、ゲート電極の剥がれが発生せず歩留り
も向上する。
トランジスタのゲート電極を形成するとき、絶縁膜をマ
スクにゲート開口部を形成し、有機金属原料を用いた選
択成長法によりゲート電極を形成する。このとき選択成
長される表面は、成長前に昇温により表面の自然酸化膜
が除去されるため良好な接合が得られ、外部電極より動
作層を十分制御できる。さらにゲート電極は選択成長に
より形成しておりフォトレジスト膜のリフトオフ法を用
いていないため、ゲート電極の剥がれが発生せず歩留り
も向上する。
次に本発明の実施例について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した半導体チップの断面図である。
めに工程順に示した半導体チップの断面図である。
まず第１図（ａ＞に示すように活性層５として、分子線
エピタキシー法によって半絶縁性ＧａＡｓ基板１上に形
成した厚さ７００ｎｍのアンドープのＧａＡｓ層２と、
Ｓｉドープ（２ｘ１０＋ｇ儂−３）の厚さ３０ｎｍのＡ
ＪＧａＡｓ層３と厚さ５ＱｎｍのＳｉドープ（３Ｘ １
０１８ｃｍ−３）のＧａＡｓ層４を用いた。絶縁膜６と
して気相成長法による厚さ５０ｎｍの酸化シリコン膜〈
または窒化シリコン膜）を用い、フォトレジスト膜７と
してＰＭＭＡレジストを用いた。
エピタキシー法によって半絶縁性ＧａＡｓ基板１上に形
成した厚さ７００ｎｍのアンドープのＧａＡｓ層２と、
Ｓｉドープ（２ｘ１０＋ｇ儂−３）の厚さ３０ｎｍのＡ
ＪＧａＡｓ層３と厚さ５ＱｎｍのＳｉドープ（３Ｘ １
０１８ｃｍ−３）のＧａＡｓ層４を用いた。絶縁膜６と
して気相成長法による厚さ５０ｎｍの酸化シリコン膜〈
または窒化シリコン膜）を用い、フォトレジスト膜７と
してＰＭＭＡレジストを用いた。
次に第１図（ｂ）に示すように、フォトレジスト膜７に
電子ビーム露光法により幅５０ｎｍのケート電極用の開
口部８を形成する。その後、第１図（ｃ）に示すように
ＣＦ４カスを用いた反応性イオンエツチング法によりフ
ォトレジスト膜７をマスクとして絶縁ｒｔＡ６をエツチ
ングし、さらにＣＣ，Ｃ２Ｆ２ガスを用いた反応性イオ
ンエツチング −法によりフォトレジスト膜７と絶
縁Ｍ６をマスクにＧａＡｓ層４をＡｇＧａＡｓ層３に対
して選択的にエツチング除去しＡｌＧａＡｓ層３を露出
させた。
電子ビーム露光法により幅５０ｎｍのケート電極用の開
口部８を形成する。その後、第１図（ｃ）に示すように
ＣＦ４カスを用いた反応性イオンエツチング法によりフ
ォトレジスト膜７をマスクとして絶縁ｒｔＡ６をエツチ
ングし、さらにＣＣ，Ｃ２Ｆ２ガスを用いた反応性イオ
ンエツチング −法によりフォトレジスト膜７と絶
縁Ｍ６をマスクにＧａＡｓ層４をＡｇＧａＡｓ層３に対
して選択的にエツチング除去しＡｌＧａＡｓ層３を露出
させた。
次に第１図（ｄ）に示すように、酸素プラズマ処理と有
機洗浄を行なうことによりフォトレジスト膜７を除去し
た後、基板を有機金属分子線エピタキシャル成長装置内
に入れ、６３０℃に昇温し表面の自然酸化膜を除去した
。さらに基板温度４００℃でトリメチルアルミニウム（
ＴＭＡ）の流量を２． Ｑ ｍｌ／ｒｎｉｎとして、ア
ルミニウム金属（ＡＩ）を１．０μｍ選択成長しパター
ニングしてゲート長５０ｎｍのショットキー接合のゲー
ト電極９Ａを形成した。
機洗浄を行なうことによりフォトレジスト膜７を除去し
た後、基板を有機金属分子線エピタキシャル成長装置内
に入れ、６３０℃に昇温し表面の自然酸化膜を除去した
。さらに基板温度４００℃でトリメチルアルミニウム（
ＴＭＡ）の流量を２． Ｑ ｍｌ／ｒｎｉｎとして、ア
ルミニウム金属（ＡＩ）を１．０μｍ選択成長しパター
ニングしてゲート長５０ｎｍのショットキー接合のゲー
ト電極９Ａを形成した。
このときのショットキー接合は良好な特性を示し、外部
電圧によって活性層を十分制御できた。
電圧によって活性層を十分制御できた。
またゲート電極のはかれかなく、歩留りも良かった。ま
た基板温度を５００℃にした場合、トリエチルアルミニ
ウム（ＴＥＡ）でも同様なＡｇのゲート電極が選択成長
により形成できた。
た基板温度を５００℃にした場合、トリエチルアルミニ
ウム（ＴＥＡ）でも同様なＡｇのゲート電極が選択成長
により形成できた。
尚、上記実施例においては、活性層を構成するＧａＡｓ
層４に開口部を設け、ＡｇＧａＡｓ層３上にゲート電極
を形成した場合について説明したが、ＧａＡｓ層上にゲ
ート電極を形成してもよい。また選択成長を行う装置と
して有機金属分子線エピタキシャル成長装置を用いたが
、有機金属気相成長装置でも同様に選択成長によりＡｇ
のゲート電極を形成することができた。
層４に開口部を設け、ＡｇＧａＡｓ層３上にゲート電極
を形成した場合について説明したが、ＧａＡｓ層上にゲ
ート電極を形成してもよい。また選択成長を行う装置と
して有機金属分子線エピタキシャル成長装置を用いたが
、有機金属気相成長装置でも同様に選択成長によりＡｇ
のゲート電極を形成することができた。
以上説明したように本発明によれば、電界効果トランジ
スタの製造方法において、０．１μｍ以下のゲート電極
を歩留りよく形成でき、またショットキー特性の再現性
も向上させることかできる。このため、高速の電界効果
トランジスタの製造が可能となる。
スタの製造方法において、０．１μｍ以下のゲート電極
を歩留りよく形成でき、またショットキー特性の再現性
も向上させることかできる。このため、高速の電界効果
トランジスタの製造が可能となる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めに工程順に示した半導体チ・ンプの断面図である。第
２図は従来の電界効果トランジスタの製造方法を説明す
るための半導体チ・ンブの断面図である。 １−−− Ｇ ａ Ａ ｓ基板、２−＝ Ｇ ａ Ａ
ｓ層、３−Ａ 、ＣＧａＡｓ層、４−Ｇ ａ Ａ ｓ層
、５．５Ａ活性層、６・・・絶縁膜、７・・・フォトレ
ジスト膜、８・・・開口部、９・・・電極金属膜、９Ａ
、９Ｂ・・・ゲート電極。 代理人 弁理士 内 原 晋 裏 １ 図 兜 ２ 図
めに工程順に示した半導体チ・ンプの断面図である。第
２図は従来の電界効果トランジスタの製造方法を説明す
るための半導体チ・ンブの断面図である。 １−−− Ｇ ａ Ａ ｓ基板、２−＝ Ｇ ａ Ａ
ｓ層、３−Ａ 、ＣＧａＡｓ層、４−Ｇ ａ Ａ ｓ層
、５．５Ａ活性層、６・・・絶縁膜、７・・・フォトレ
ジスト膜、８・・・開口部、９・・・電極金属膜、９Ａ
、９Ｂ・・・ゲート電極。 代理人 弁理士 内 原 晋 裏 １ 図 兜 ２ 図
Claims (1)
- 半導体基板上に活性層を形成する工程と、前記活性層
上に絶縁膜を形成しパターニングしゲート電極形成用の
開口部をもうける工程と、有機金属原料を用いる選択成
長法により金属膜を成長させ、前記開口部内にゲート電
極を形成する工程とを含むことを特徴とする電界効果ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31689390A JPH04186847A (ja) | 1990-11-21 | 1990-11-21 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31689390A JPH04186847A (ja) | 1990-11-21 | 1990-11-21 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04186847A true JPH04186847A (ja) | 1992-07-03 |
Family
ID=18082089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31689390A Pending JPH04186847A (ja) | 1990-11-21 | 1990-11-21 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04186847A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702799A (zh) * | 2014-11-27 | 2016-06-22 | 上海晶玺电子科技有限公司 | 金属化方法 |
-
1990
- 1990-11-21 JP JP31689390A patent/JPH04186847A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105702799A (zh) * | 2014-11-27 | 2016-06-22 | 上海晶玺电子科技有限公司 | 金属化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4637129A (en) | Selective area III-V growth and lift-off using tungsten patterning | |
| JPH06105781B2 (ja) | 集積回路の製造方法 | |
| US5730798A (en) | Masking methods during semiconductor device fabrication | |
| US5362658A (en) | Method for producing semiconductor device | |
| JPH04186847A (ja) | 電界効果トランジスタの製造方法 | |
| JP2773425B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0260222B2 (ja) | ||
| JPS60165764A (ja) | 化合物半導体装置の製造方法 | |
| JPH02151037A (ja) | 半導体装置の製造方法 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPS63261750A (ja) | 半導体装置の製造方法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPH01251659A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61241972A (ja) | 化合物半導体装置 | |
| JPS59218778A (ja) | 半導体装置及びその製造方法 | |
| JPH07142685A (ja) | 半導体集積回路装置とその製造方法 | |
| KR100266560B1 (ko) | 박막트랜지스터제조방법 | |
| JPH0571171B2 (ja) | ||
| JPH01181466A (ja) | バイポーラ半導体装置の製造方法 | |
| JPS59197176A (ja) | 接合ゲ−ト電界効果トランジスタの製造方法 | |
| JPH07183314A (ja) | 半導体装置およびその製造方法 | |
| JPH0551177B2 (ja) | ||
| JPS62159473A (ja) | 半導体装置の製造方法 |