DE69132301T2 - Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement

Info

Publication number
DE69132301T2
DE69132301T2 DE69132301T DE69132301T DE69132301T2 DE 69132301 T2 DE69132301 T2 DE 69132301T2 DE 69132301 T DE69132301 T DE 69132301T DE 69132301 T DE69132301 T DE 69132301T DE 69132301 T2 DE69132301 T2 DE 69132301T2
Authority
DE
Germany
Prior art keywords
layer
compound semiconductor
opening
structural
structural layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69132301T
Other languages
English (en)
Other versions
DE69132301D1 (de
Inventor
Yoshikazu Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Application granted granted Critical
Publication of DE69132301D1 publication Critical patent/DE69132301D1/de
Publication of DE69132301T2 publication Critical patent/DE69132301T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/056—Gallium arsenide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Verbindungshalbleitervorrichtungen. Insbesondere betrifft die Erfindung ein Verfahren zur Herstellung von Verbindungshalbleitervorrichtungen wie etwa Transistoren mit hochbeweglichen Elektronen (engl.: high electron mobility transistor - HEMT), welche zur Verwendung als im Mikrowellenband arbeitende rauscharme Verstärkungsvorrichtungen geeignet sind.
  • Ein bekanntes Verfahren zur Herstellung eines HEMT weist typischerweise die nachstehenden Schritte auf. Bei dem ersten Schritt wird gemäß Fig. 2a ein GaAs-Puffer 1 (undotiertes GaAs) aufeinanderfolgend mit einer n&spplus;-AlGaAs-Schicht 2 und einer n&spplus;-GaAs-Schicht 3 überlagert.
  • Bei dem zweiten Schritt wird gemäß Fig. 2(b) eine Drainelektrode 8 und eine Sourceelektrode 9 aus einem einen ohmschen Kontakt ausbildenden Metall (beispielsweise AuGe, Ni oder Au) auf der n&spplus;-GaAs-Schicht 3 durch bekannte Verfahren ausgebildet. Die Drainelektrode 8 und die Sourceelektrode 9 können durch das Abscheiden von Metall durch eine Vakuumgasphasenabscheidung mit einer Resistlackstruktur mit als Maske verwendeten Öffnungen ausgebildet sein. Die n&spplus;-GaAs-Schicht 3 wird in nachfolgenden Stufen zur Ausbildung eines Drainbereiches 3a und eines Sourcebereiches 3b des HEMT zurückgebildet, wie es in Fig. 2(f) gezeigt ist.
  • Bei dem dritten Schritt wird gemäß Fig. 2(c) eine Resistlackstruktur 5 mit einer sich umgekehrt verjüngenden Öffnung 4 über der n&spplus;-GaAs-Schicht 3 und den Elektroden 8 und 9 ausgebildet. Die Öffnung 4 ist sich umgekehrt verjüngend ausgebildet, damit der Ablösevorgang (liftoff) bei dem nachstehend zu beschreibenden sechsten Schritt gefördert wird.
  • Bei dem vierten Schritt wird der Teil der n&spplus;-GaAs-Schicht 3, welcher durch die Öffnung 4 freigelegt ist, einem Vertiefungsätzen unterzogen, wobei die Resistlackstruktur 5 als Maske verwendet wird, wodurch die n&spplus;-AlGaAs-Schicht 2 freigelegt wird, wie es in Fig. 2(d) gezeigt ist. Das Vertiefungsätzen wird durch einen Nassätzvorgang mit einer üblicherweise verwendeten Ätzlösung erreicht (beispielsweise eine Flüssigmischung aus H&sub2;O&sub2; und H&sub2;SO&sub4;)
  • Bei dem fünften Schritt wird unter Verwendung der Resistlackstruktur 5 als Maske ein Gatemetall 6 wie etwa Al und W durch eine Vakuumabscheidung aus der Gasphase auf der Fläche der n&spplus;-AlGaAs-Schicht 2 vertikal abgeschieden, die durch die Öffnung 4 freigelegt ist, wodurch eine Gateelektrode 7 auf der n&spplus;-AlGaAs-Schicht 2 ausgebildet ist (vgl. Fig. 2(e)).
  • Bei dem sechsten Schritt wird die Resistlackstruktur 5 zum Ablösen des ungewollten Gatemetalls 6 entfernt, wodurch die n&spplus;-GaAs-Schicht 3 sowie die auf dieser Schicht ausgebildete Drainelektrode 8 und Sourceelektrode 9 freigelegt wird, womit das Verfahren zur HEMT- Herstellung vervollständigt ist (vgl. Fig. 2(f)).
  • Allgemein gesagt ist der Sourcewiderstand umso kleiner, je kleiner der Abstand zwischen Gateelektrode und Sourcebereich ist, und somit wird demzufolge die rauscharme Charakteristik eines HEMT verbessert. Wie es in Fig. 2(f) gezeigt ist, ist der Abstand zwischen der Gateelektrode 7 und dem Drainbereich 3a der durch das vorstehende Verfahren hergestellten Vorrichtung gleich dem Abstand zwischen der Gateelektrode 7 und dem Sourcebereich 3b. Falls jemand die rauscharme Charakteristik der Vorrichtung durch Verringerung des Abstandes zwischen der Gateelektrode 7 und dem Sourcebereich 3b verbessern möchte, wird daher der Abstand zwischen der Gateelektrode 7 und dem Drainbereich 3a unweigerlich sinken, was zu einem wesentlichen Abfall der Durchbruchspannung zwischen der Gateelektrode und dem Drainbereich führt.
  • Im Hinblick auf eine Lösung zu diesem Problem wird in der Druckschrift JP-A-(1998) 21 877 vorgeschlagen, dass der Abstand zwischen der Gateelektrode und dem Drainbereich durch eine schräge Vakuumabscheidung eines Maskenmaterials aus der Gasphase reduziert wird. Gemäss diesem Verfahren ist jedoch der Ort einer Öffnung in der Maske durch die Menge der schrägen Abscheidung bestimmt, so dass es sehr schwer ist, die Gateelektrode an einer gewünschten Stelle mit hoher Genauigkeit auszubilden.
  • Die wirkungsvollste Art zur Verbesserung der rauscharmen Charakteristik eines HEMT ist, ihre Gatelänge zu verkürzen, wodurch die Gatekapazität (Cgs) reduziert wird, während der Durchgangsleitwert (gm) erhöht wird. Tatsächlich führt jedoch eine kürzere Gatelänge zu einem höheren Gatewiderstand, was zu einer verschlechterten rauscharmen Charakteristik führen kann.
  • In der Druckschrift IEEE 1989 MTT-S International Microwave Symposium Digest (Kat. Nr. 89CH 2725-0), Long Beach CA, USA, 13. Bis 15. Juni 1989, New York, NY IEEE, USA, Bd. 3, Seiten 979-982 wird über eine Verbindungshalbleitervorrichtung und ein Verfahren zur Herstellung derselben berichtet, wobei die Gateelektrode mit einer T-Gestalt auf einem Substrat ausgebildet ist und der T-Teil der Elektrode durch eine SiN-Strukturschicht gestützt wird. Die Strukturschicht ist eine einzelne Schicht.
  • Die Druckschrift EP-A-0 303 248 befasst sich mit einer Verbindungshalbleitervorrichtung, bei der ein Source- und Drainbereich auf beiden Seiten eines in einem Substrat definierten Grabens ausgebildet sind. Die Gateelektrode weist die Gestalt von einem Y auf und ist zentriert zwischen dem Source- und Drainbereich angeordnet. Die Strukturschicht ist eine einzelne Schicht.
    • Zusammenfassung der Erfindung
  • Die Erfindung wurde unter diesen Umständen getätigt und ihr liegt die Aufgabe zugrunde, ein Verfahren anzugeben, mit dem eine Verbindungshalbleitervorrichtung hergestellt werden kann, bei welcher der Abstand zwischen einer Gateelektrode und einem Sourcebereich und der zwischen der Gateelektrode und einem Drainbereich mit hoher Genauigkeit gesteuert werden kann.
  • Zudem wird ein Verfahren zur Herstellung einer Verbindungshalbleitervorrichtung angegeben, die einen geringeren Gatewiderstand und eine kürzere Gatelänge aufweist.
  • Die Aufgabe der Erfindung wir durch die in Patentanspruch 1 angegebenen Maßnahmen gelöst.
  • Falls gewünscht, kann das Verfahren die weiteren Merkmale von Patentanspruch 2 aufweisen. Die Patentansprüche 3 und · 4 definieren weitere bevorzugte Ausführungsbeispiele.
  • Falls eine Gateelektrode an einer Stelle auszubilden ist, die nahe bei einem Sourcebereich und fern von einem Drainbereich ist, stellt das erfindungsgemäße Verfahren mit den vorstehend beschriebenen Merkmalen sicher, dass die Stelle des Sourcebereiches durch die sourceseitige Kante der durch den Ätzvorgang bei dem dritten Schritt ausgebildeten ersten Strukturschicht bestimmt ist, dass die Stelle des Drainbereiches durch die drainseitige Kante der durch den Seitenätzvorgang bei der siebten Schicht ausgebildeten zweiten Strukturschicht bestimmt ist und dass die Stelle der Gateelektrode durch die in der dritten Strukturschicht durch den Ätzvorgang bei dem sechsten Schritt ausgebildeten Öffnung bestimmt ist.
    • Kurzbeschreibung der Zeichnung
  • Die Fig. 1(a) bis 1(k) zeigen die Abfolge von Schritten zur Herstellung einer
  • Verbindungshalbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung; und die Fig. 2(a) bis 2(f) zeigen die Abfolge von Schritten zur Herstellung einer Verbindungshalbleitervorrichtung durch ein bekanntes Verfahren.
    • Beschreibung des bevorzugten Ausführungsbeispiels
  • Nachstehend wird unter Bezugnahme auf Fig. 1 ein Ausführungsbeispiel der Erfindung näher beschrieben.
  • Die Fig. 1(a) bis 1(k) zeigen die Abfolge von Schritten zur Herstellung einer Verbindungshalbleitervorrichtung gemäß dem Ausführungsbeispiel der Erfindung. Die Figuren stellen die bei den individuellen Schritten des Verfahrens erzeugten Strukturen im Querschnitt dar. Die nachfolgende Beschreibung geht davon aus, dass die herzustellende Halbleitervorrichtung ein HEMT ist, aber es wird darauf hingewiesen, dass das erfindungsgemäße Verfahren ebenso auf andere Verbindungshalbleitervorrichtungen wie etwa rauscharme GaAs-FETs anwendbar ist.
  • Das Verfahren beginnt mit Schritt (a), bei dem ein als Halbleitersubstrat verwendeter GaAs-Puffer 11 in Aufschichtung mit einer n&spplus;-AlGaAs-Schicht 12, einer n&spplus;-GaAs-Schicht 13 zur Ausbildung eines Source- und eines Drainbereiches und einer isolierenden SiN-Schicht 14 überlagert wird (vgl. Fig. 1(a)).
  • Bei dem nächsten Schritt (b) wird eine Resistlackstruktur 15 mit einer vorbestimmten Öffnung 16 über der SiN-Schicht 14 ausgebildet (vgl. Fig. 1(b)). Bei dem in Rede stehenden Ausführungsbeispiel wird die Resistlackstruktur 15 durch einen bekannten Fotolithografievorgang ausgebildet.
  • Bei Schritt (c) wird die durch die Öffnung 16 freigelegte Fläche der SiN-Schicht 14 geätzt, wobei die Resistlackstruktur 15 als Maske verwendet wird; wodurch die entsprechende Fläche der n&spplus;-GaAs-Schicht 13 freigelegt wird. Danach wird die Resistlackstruktur 15 entfernt (vgl. Fig. 1(c)). Der Ätzvorgang kann durch eine bekannte Nassätz- oder Trockenätztechnik durchgeführt werden.
  • Bei Schritt (d) werden eine SiON-Schicht 17 und eine SiN-Schicht 18 aufeinanderfolgend über der freigelegten Fläche der n&spplus;-GaAs-Schicht 13 und der gesamten SiN-Schicht 14 ausgebildet (vgl. Fig. 1(d)).
  • Bei Schritt (e) wird eine Resistlackstruktur 19 mit der über der geätzten Fläche (vgl. Fig. 1(c)) der SiN-Schicht 14 angeordneten Öffnung 20, die fern des Bereiches ist, wo ein Drainbereich auszubilden ist, und nahe dem Bereich ist, wo ein Sourcebereich auszubilden ist, über der SiN-Schicht 18 ausgebildet (vgl. Fig. 1(e)). Die linke Seite von Fig. 1(e) ist der Bereich, wo ein Drainbereich auszubilden ist, und die rechte Seite ist der Bereich, wo ein Sourcebereich auszubilden ist. Die Größe der Öffnung 20 entspricht der nachstehend noch zu beschreibenden "Gatelänge". Mit anderen Worten, die Gatelänge ist durch die Öffnung 20 bestimmt.
  • Bei Schritt (f) werden die SiON-Schicht 17 und die SiN-Schicht 18 geätzt, wobei die Resistlackstruktur 19 als Maske verwendet wird, wodurch die entsprechende Fläche der n&spplus;-GaAs-Schicht 13 freigelegt wird. Danach wird die Resistlackstruktur 19 entfernt (vgl. Fig. 1(f)). Bei dem in Rede stehenden Ausführungsbeispiel wird der Ätzvorgang bei Schritt (f) durch eine Trockenätztechnik wie etwa Reaktives Ionenätzen(RIE) durchgeführt, und daher kann ein Loch 21 mit im wesentlichen der gleichen Größe der Öffnung 20 in der SiON-Schicht 17 und der SiN-Schicht 18 durch anisotropes Ätzen ausgebildet werden.
  • Bei Schritt (g) wird eine Resistlackstruktur 19 mit einer größeren Öffnung 22 als das in der SiN-Schicht 18 durch den Ätzvorgang in Schritt (f) ausgebildete Loch 21 derart ausgebildet, dass das Loch 21 innerhalb der Öffnung 22 angeordnet ist (vgl. Fig. 1(g)). Die Größe der Öffnung 22 entspricht der oberen Größe einer Gateelektrode 27, welche nachstehend noch zu beschreiben ist (vgl. Fig. 1(k)). Die Öffnung 2 ist durch eine Verjüngung umgekehrt, damit sichergestellt wird, dass die Resistlackstruktur 19 vollständig bei dem noch zu beschreibenden Schritt (k) abgelöst werden kann.
  • Bei Schritt (h) wird die SiON-Schicht 17 mit einer besonderen Ätzlösung durch das in der SiN-Schicht 18 ausgebildete Loch 21 seitlich geätzt (vgl. Fig. 1(h)). Flusssäure kann als diese Ätzlösung für seitliches Ätzen verwendet werden. Flusssäure ätzt schneller eine Verbindung, die viele Sauerstoffatome enthält. Daher wird die SiON-Schicht 17 durch Flusssäure aufgelöst, aber die SiN-Schicht 18 ist weniger löslich als die SiON-Schicht 17. Bei diesem Ausführungsbeispiel sind sowohl die SiON-Schicht 17 als auch die SiN-Schicht 18 aus einem isolierenden Werkstoff ausgebildet, aber dies ist nicht notwendigerweise erfindungsgemäß der Fall. Die mit der besonderen Ätzlösung zu verbindenden Strukturschichten können aus geeigneten Werkstoffen mit verschiedenen Löslichkeiten in dieser Ätzlösung zusammengesetzt sein. Beispielsweise kann eine SiO~-Schicht anstelle der SiON-Schicht 17 verwendet werden. Bei dem Ausführungsbeispiel wird die SiN-Schicht 14 seitlich geätzt, bis die sourceseitige SiN-Schicht 14 freigelegt wird, so dass die Stelle der Fläche der n&spplus;-GaAs-Schicht 13, an der ein Sourcebereich zu erzeugen ist, bezüglich der Gateelektrode 27 bestimmt ist (vgl. Fig. 1(k)).
  • Bei Schritt (i) wird die Fläche der n&spplus;-GaAs-Schicht 13 geätzt, die durch ein in der SiON-Schicht 17 durch das seitliche Ätzen bei Schritt (h) ausgebildete Loch 21a freigelegt ist, damit die n&spplus;-AlGaAs-Schicht 12 freigelegt ist (vgl. Fig. 1(i)). Der bei Schritt (i) durchgeführte Ätzvorgang ist ein Vertiefungsätzen der gleichen Art, wie das bei dem in Fig. 2(c) gezeigten dritten Schritt des bekannten Verfahrens durchgeführte, und es kann durch einen bekannten Nassätzvorgang erreicht werden.
  • Bei Schritt (j) wird ein Gatemetall 26 wie etwa Al oder W auf der durch das Loch 21 freigelegten n&spplus;-AlGaAs-Schicht 12 vertikal aus der Gasphase abgeschieden (vgl. Fig. 1(j)). Die Metallabscheidung wird fortgeführt, bis die Schicht des Gatemetalls 26 auf der n&spplus;-AlGaAs-Schicht 12 bis zu einer die SiN-Schicht 18 überschreitenden Höhe abgeschieden ist.
  • Bei Schritt (k) wird die Resiststruktur 19 (vgl. Fig. 1(j)) zum Ablösen der ungewollten Schicht des über der Resistlackstruktur abgeschiedenen Gatemetalls 26 entfernt (vgl. Fig. 1(k)). Wie es gezeigt ist, ist die resultierende Gateelektrode 27 oben größer als in dem unteren Teil, und ihr Querschnitt ist entweder wie ein T oder ein Pilz geschnitten, abhängig von der Größe des Lochs 21 in der SiN-Schicht 18 und der Menge des in Schritt (j) abgeschiedenen Gatemetalls 26. Daher ist der Gatewiderstand der Vorrichtung trotz der kurzen Gatelänge klein. Die Gateelektrode 27 ist derart ausgebildet, dass sie durch die isolierende SiN-Schicht 18 gestützt ist. Damit die mechanische Stabilität der Gateelektrode 27 erhöht wird, kann ein Teil der SiN-Schicht 14, der SiON-Schicht 17 und der SiN-Schicht 18 intakt gelassen werden. Die Schritte zur Ausbildung einer Drain- und einer Sourceelektrode sind bei der vorstehenden Beschreibung weggelassen, aber es ist davon auszugehen, dass diese Elektroden auf die gleiche Weise wie bei dem bekannten Verfahren ausgebildet werden können (vgl. Fig. 2). Wie vorstehend beschrieben ist, kann die Gateelektrode 27 fern von einem Drainbereich 33a und näher bei einem Sourcebereich 33b angeordnet werden. Wie vorstehend beschrieben ist, ist erfindungsgemäß der Ort, an dem die Gateelektrode auszubilden ist, durch das in der dritten Strukturschicht ausgebildete Loch bestimmt (d. h. die SiN-Schicht 18). Zudem ist das Loch in der dritten Strukturschicht durch einen Ätzvorgang ausgebildet. Daher kann der Abstand zwischen der Gateelektrode und dem Sourcebereich wie auch der Abstand zwischen der Gateelektrode und dem Drainbereich mit hoher Genauigkeit gesteuert werden. Da die Gateelektrode an einer Stelle ausgebildet werden kann, die nahe bei dem Sourcebereich und fern dem Drainbereich ist, kann erfindungsgemäß ein HEMT mit einer guten rauscharmen Charakteristik hergestellt werden, der eine hohe Gate-Drain-Durchbruchspannung und einen kleinen Sourcewiderstand aufweist.
  • Falls das auf der ersten Halbleiterschicht (d. h. n&spplus;-AlGaAs-Schicht 12) auszubildende Gatemetall verdampft wird, bis es bis zu einer die dritte Strukturschicht überschreitenden Höhe ausgebildet ist, kann erfindungsgemäß eine Verbindungshalbleitervorrichtung hergestellt werden, welche einen kleinen Gatewiderstand und eine kurze Gatelänge aufweist, und welche daher zur Verwendung als HEMT mit einer guten rauscharmen Charakteristik geeignet ist.
  • Eine erste Halbleiterschicht, eine zweite Halbleiterschicht für Source- und Drainbereiche und eine untere SiN-Schicht werden aufeinanderfolgend ausgebildet. Nachdem die untere SiN-Schicht zur Ausbildung einer Öffnung selektiv geätzt wird, werden eine SiON-Schicht und eine obere SiN-Schicht darauf ausgebildet. Eine Resistlackstruktur mit einer Öffnung, die näher bei dem Sourcebereich als bei dem Drainbereich ist, wird auf der oberen SiN-Schicht ausgebildet. Die obere SiN-Schicht und die SiON-Schicht werden mit der als Maske verwendeten Resistlackstruktur geätzt, damit die zweite Halbleiterschicht freigelegt wird. Die SiON-Schicht wird mit Flusssäure seitlich geätzt, bis der gateseitige Abschnitt der sourceseitigen unteren SiN-Schicht freigelegt ist. Sodann wird die zweite Halbleiterschicht zum Freilegen der ersten Halbleiterschicht und zur Ausbildung der Source- und Drainbereiche geätzt, wobei die gateseitige Kante des Sourcebereiches durch die der sourceseitigen unteren SiN-Schicht bestimmt ist und die gateseitige Kante des Drainbereiches durch die der drainseitigen SiON-Schicht bestimmt ist. Schließlich wird ein Gatemetall auf der ersten Halbleiterschicht mit der als Maske verwendeten Öffnung der oberen SiN-Schicht vertikal aus der Gasphase abgeschieden.

Claims (4)

1. Herstellungsverfahren für eine Verbindungshalbleitervorrichtung mit einem ersten Schritt zur aufeinanderfolgenden Ausbildung einer ersten Verbindungshalbleiterschicht (12), einer zweiten Verbindungshalbleiterschicht (13) für einen Sourcebereich (33b) und einen Drainbereich (33a), und eine erste Strukturschicht (14) eines ersten Werkstoffs auf einem Halbleitersubstrat (11);
einem zweiten Schritt zur Ausbildung einer ersten Resistlackstruktur (15) mit einer ersten Öffnung (16) auf der ersten Strukturschicht;
einem dritten Schritt zum Ätzen einer Fläche der ersten Strukturschicht, die durch die erste Öffnung der als Maske verwendeten ersten Resistlackstruktur freigelegt wird, damit dadurch eine erste Fläche der zweiten Verbindungshalbleiterschicht freigelegt wird, und zum darauffolgenden Entfernen der ersten Resistlackstruktur;
einem vierten Schritt zum aufeinanderfolgenden Ausbilden einer zweiten Strukturschicht (17) eines zweiten Werkstoffs und einer dritten Strukturschicht (18) des ersten Werkstoffs auf der freigelegten ersten Fläche der zweiten Verbindungshalbleiterschicht und der gesamten verbleibenden ersten Strukturschicht, wobei der erste Werkstoff gegenüber einer besonderen Ätzlösung weniger löslich als der zweite Werkstoff ist;
einem fünften Schritt zur Ausbildung einer zweiten Resistlackstruktur (19) mit einer zweiten Öffnung (20), die kleiner als die erste Öffnung ist, auf der dritten Strukturschicht, wobei die zweite Öffnung in ihrer Gesamtheit lediglich über der ersten Fläche der zweiten Verbindungshalbleiterschicht angeordnet wird und die zweite Öffnung näher an dem Sourcebereich als an dem Drainbereich angeordnet wird;
einem sechsten Schritt zum anisotropen Trockenätzen der zweiten und dritten Strukturschichten, wobei die zweite Resistlackstruktur als Maske verwendet wird, damit dadurch eine zweite Fläche der zweiten Verbindungshalbleiterschicht durch eine dritte Öffnung (21) der zweiten und dritten Strukturschichten freigelegt wird, und zum darauffolgenden Entfernen der zweiten Resistlackstruktur;
einem siebten Schritt zum seitlichen Ätzen der zweiten Strukturschicht mit der besonderen Ätzlösung durch die dritte Öffnung der dritten Strukturschicht zur Erzeugung einer vierten Öffnung in der zweiten Strukturschicht;
einem achten Schritt zum Ätzen der freigelegten zweiten Fläche der zweiten Verbindungshalbleiterschicht durch die vierte Öffnung (21a) der zweiten Strukturschicht, damit dadurch eine Fläche der ersten Verbindungshalbleiterschicht freigelegt wird und damit die Source- und Drainbereiche in der zweiten Verbindungshalbleiterschicht definiert werden; und
einem neunten Schritt zur vertikalen Abscheidung eines Gatemetalls (26, 27) aus der Gasphase auf die freigelegte Fläche der ersten Verbindungshalbleiterschicht.
2. Verfahren gemäss Anspruch 1, zudem mit einem Schritt zwischen dem sechsten und siebten Schritt zur Ausbildung einer dritten Resistlackstruktur (19) mit einer fünften Öffnung (22) auf der dritten Strukturschicht, so dass die dritte Öffnung (21) der dritten Strukturschicht (18) innerhalb der fünften Öffnung angeordnet wird, wobei bei dem neunten Schritt das Gatemetall auf der ersten Verbindungshalbleiterschicht bis zu einer die dritte Strukturschicht übersteigenden Höhe abgeschieden wird.
3. Verfahren gemäß Anspruch 1, wobei bei dem siebten Schritt die zweite Strukturschicht zudem seitlich geätzt wird, bis die erste Strukturschicht an der Seite des Sourcebereiches freigelegt wird, damit dadurch eine asymmetrische Struktur bereitgestellt wird.
4. Verfahren gemäß Anspruch 3, wobei die besondere Ätzlösung Flusssäure ist, und der erste und der zweite Werkstoff eine SiN-Schicht bzw. SiON sind.
DE69132301T 1990-02-26 1991-02-25 Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement Expired - Fee Related DE69132301T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2045225A JPH03248439A (ja) 1990-02-26 1990-02-26 化合物半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69132301D1 DE69132301D1 (de) 2000-08-17
DE69132301T2 true DE69132301T2 (de) 2001-01-18

Family

ID=12713327

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69132301T Expired - Fee Related DE69132301T2 (de) 1990-02-26 1991-02-25 Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement

Country Status (4)

Country Link
US (2) US5110751A (de)
EP (1) EP0447840B1 (de)
JP (1) JPH03248439A (de)
DE (1) DE69132301T2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03248439A (ja) * 1990-02-26 1991-11-06 Rohm Co Ltd 化合物半導体装置の製造方法
US5272095A (en) * 1992-03-18 1993-12-21 Research Triangle Institute Method of manufacturing heterojunction transistors with self-aligned metal contacts
FR2691013A1 (fr) * 1992-05-07 1993-11-12 Thomson Composants Microondes Procédé de réalisation d'un transistor à effet de champ de puissance.
DE69321184T2 (de) * 1992-08-19 1999-05-20 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur Herstellung eines Feldeffekttransistors
CA2110790A1 (en) * 1992-12-08 1994-06-09 Shigeru Nakajima Compound semiconductor device and method for fabricating the same
JP2725592B2 (ja) * 1994-03-30 1998-03-11 日本電気株式会社 電界効果トランジスタの製造方法
US5384273A (en) * 1994-04-26 1995-01-24 Motorola Inc. Method of making a semiconductor device having a short gate length
US6232159B1 (en) * 1998-07-22 2001-05-15 Matsushita Electric Industrial Co., Ltd. Method for fabricating compound semiconductor device
FR3011119B1 (fr) * 2013-09-23 2017-09-29 Commissariat Energie Atomique Procede de realisation d'un transistor

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5921193B2 (ja) * 1977-06-03 1984-05-18 富士通株式会社 電界効果トランジスタの製造方法
JPH0237755B2 (ja) * 1982-07-27 1990-08-27 Daizen Sogyo Kk Fukakanshiseigyosochi
JPS59193069A (ja) * 1983-04-15 1984-11-01 Nec Corp 半導体装置の製造方法
JPS604268A (ja) * 1983-06-22 1985-01-10 Nec Corp 半導体装置
JPS60145669A (ja) * 1984-01-09 1985-08-01 Nec Corp ＧａＡｓ電界効果トランジスタ
JPS6155969A (ja) * 1984-08-27 1986-03-20 Nec Corp 半導体装置およびその製造方法
US4616400A (en) * 1984-12-21 1986-10-14 Texas Instruments Incorporated Process for fabricating a double recess channel field effect transistor
JPS61156887A (ja) * 1984-12-28 1986-07-16 Fujitsu Ltd 電界効果トランジスタの製造方法
US4656076A (en) * 1985-04-26 1987-04-07 Triquint Semiconductors, Inc. Self-aligned recessed gate process
JPS625667A (ja) * 1985-07-01 1987-01-12 Nec Corp 半導体装置の製造方法
JPS6215861A (ja) * 1985-07-12 1987-01-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS62186568A (ja) * 1986-02-12 1987-08-14 Fujitsu Ltd 半導体装置の製造方法
JPS62232971A (ja) * 1986-04-03 1987-10-13 Nec Corp 半導体トランジスタの製造方法
JPS62250674A (ja) * 1986-04-23 1987-10-31 Nec Corp 半導体装置の製造方法
JPS6321877A (ja) * 1986-07-16 1988-01-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPS63155671A (ja) * 1986-12-18 1988-06-28 Nec Corp 半導体装置の製造方法
JPS63208275A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 電界効果型トランジスタ
JPS63208278A (ja) * 1987-02-25 1988-08-29 Oki Electric Ind Co Ltd 電界効果トランジスタの製造方法
JPS63228761A (ja) * 1987-03-18 1988-09-22 Fujitsu Ltd 半導体装置の製造方法
JPS63305566A (ja) * 1987-06-05 1988-12-13 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2610435B2 (ja) * 1987-06-29 1997-05-14 ヤンマー農機株式会社 コンバイン
JPS647664A (en) * 1987-06-30 1989-01-11 Toshiba Corp Manufacture of field-effect transistor
KR920009718B1 (ko) * 1987-08-10 1992-10-22 스미도모덴기고오교오 가부시기가이샤 화합물반도체장치 및 그 제조방법
JPS6446985A (en) * 1987-08-17 1989-02-21 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH0218942A (ja) * 1988-07-07 1990-01-23 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびその製造方法
KR910005400B1 (ko) * 1988-09-05 1991-07-29 재단법인 한국전자통신연구소 다층레지스트를 이용한 자기정합형 갈륨비소 전계효과트랜지스터의 제조방법
JPH0279437A (ja) * 1988-09-14 1990-03-20 Mitsubishi Electric Corp 半導体装置の製造方法
JPH02140942A (ja) * 1988-11-22 1990-05-30 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0355852A (ja) * 1989-07-25 1991-03-11 Sony Corp 半導体装置の製造方法
US4963501A (en) * 1989-09-25 1990-10-16 Rockwell International Corporation Method of fabricating semiconductor devices with sub-micron linewidths
JPH03248439A (ja) * 1990-02-26 1991-11-06 Rohm Co Ltd 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
EP0447840A2 (de) 1991-09-25
DE69132301D1 (de) 2000-08-17
EP0447840B1 (de) 2000-07-12
US5110751A (en) 1992-05-05
JPH03248439A (ja) 1991-11-06
US5296728A (en) 1994-03-22
EP0447840A3 (en) 1995-08-16

Similar Documents

Publication Publication Date Title
DE102008052595B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements als High-Electron-Mobility-Transistorhalbleiterbauelement (HEMT) mit feldabschwächender Platte und Halbleiterbauelement
DE69524777T2 (de) Selbstausgerichteter feldeffekttransistor für hochfrequenzanwendungen
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE69326262T2 (de) Verbindungshalbleiterbauelemente
DE69321184T2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE69835204T2 (de) ENTWURF UND HERSTELLUNG VON ELEKTRONISCHEN ANORDNUNGEN MIT InAlAsSb/AlSb BARRIERE
DE3939319A1 (de) Asymmetrischer feldeffekttransistor und verfahren zu seiner herstellung
DE2703877A1 (de) Mis-feldeffekttransistor mit kurzer kanallaenge
EP0057254B1 (de) Verfahren zur Erzeugung von extremen Feinstrukturen
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE4138842A1 (de) Gateelektrode einer halbleitervorrichtung und verfahren zu deren herstellung
DE4015067C2 (de) Transistor mit permeabler Basis
DE69524516T2 (de) Verfahren zur Herstellung eines Bipolatransistors
DE69930135T2 (de) Pseudomorphe transistoren mit hoher elektronenbeweglichkeit
DE69129930T2 (de) Verfahren zur Herstellung der Elektrodenmetallisierung von einem Transistor
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE69132301T2 (de) Verfahren zur Herstellung eines Verbindungshalbleiterbauelements und damit hergestelltes Verbindungshalbleiterbauelement
DE3930621C2 (de) Mikrostreifenleiter-Halbleiter-Anordnung
DE69322000T2 (de) Verfahren zur Herstellung eines bipolaren Heteroübergangstransistors und so erhaltener Transistor
DE69202634T2 (de) Feldemissionsvorrichtung und Verfahren zur Herstellung.
DE69109345T2 (de) Verfahren zum Herstellen einer eine Mesa aufweisenden Halbleiteranordnung.
DE69511958T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit mindestens zwei feldeffekttransitoren verschiedener Abschnürspannung
DE2252868A1 (de) Feldeffekttransistor mit zwei steuerelektroden fuer betrieb bei sehr hohen frequenzen
DE68923574T2 (de) Bipolartransistor und Verfahren zu seiner Herstellung.
DE3538855C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee