DE112016002344T5 - Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür - Google Patents

Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür Download PDF

Info

Publication number
DE112016002344T5
DE112016002344T5 DE112016002344.8T DE112016002344T DE112016002344T5 DE 112016002344 T5 DE112016002344 T5 DE 112016002344T5 DE 112016002344 T DE112016002344 T DE 112016002344T DE 112016002344 T5 DE112016002344 T5 DE 112016002344T5
Authority
DE
Germany
Prior art keywords
trench
auxiliary
primary
gate layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016002344.8T
Other languages
English (en)
Inventor
Guoyou Liu
Rongzhen Qin
Jianwei Huang
Haihui Luo
Xiaoping Dai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Electric Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Publication of DE112016002344T5 publication Critical patent/DE112016002344T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/6634—Vertical insulated gate bipolar transistors with a recess formed by etching in the source/emitter contact region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Offenbart werden ein Bipolartransistor mit isoliertem Gate und ein Herstellungsverfahren dafür. Ein Hilfsnut-Gate, nämlich eine Struktur aus einer Hilfsnut (303), einer Hilfs-Gate-Schicht (303a) und der entsprechenden Gate-Oxidschicht (304), ist unter einer Emitter-Metallelektrode (401) zwischen einer ersten gemeinsamen Nut (301) und einer zweiten gemeinsamen Nut (302) so angeordnet, dass ein Trägerpfad bereitgestellt wird, wenn der Bipolartransistor mit isoliertem Gate abgeschaltet ist, so dass nicht nur die Abschaltgeschwindigkeit des Bipolartransistors mit isoliertem Gate erhöht wird, sondern auch die in Sperrrichtung gepolte Sicherheitsbetriebsbereich-Charakteristik des Bipolartransistors mit isoliertem Gate verbessert wird, wodurch die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate verbessert wird.

Description

  • Diese Anmeldung beansprucht die Priorität der chinesischen Patentanmeldung Nr. 201 510760338.1 mit dem Titel ”BIPOLARTRANSISTOR MIT ISOLIERTEM GATE UND HERSTELLUNGSVERFAHREN DAFÜR”, die am 10. November 2015 beim Staatlichen Art für geistiges Eigentum der Volksrepublik China eingereicht wurde und hierin durch Bezugnahme vollumfänglich aufgenommen ist.
  • GEBIET
  • Die vorliegende Offenbarung betrifft das technische Gebiet eines Bipolartransistors mit isoliertem Gate (IGBT) und insbesondere einen Bipolartransistor mit isoliertem Gate und ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate.
  • HINTERGRUND
  • Ein Bipolartransistor mit isoliertem Gate hat die Vorteile eines niedrigen Durchlassspannungsabfalls, einer großen Strombelastbarkeit, einer hohen Eingangsimpedanz, einer schnellen Ansprechgeschwindigkeit und einer einfachen Steuerung. Daher wird der Bipolartransistor mit isoliertem Gate weitgehend in den Bereichen Industrie, Informationstechnologie, neue Energien, medizinische Wissenschaft, Transport usw. eingesetzt.
  • Es sei auf 1 Bezug genommen, die ein schematisches Strukturdiagramm eines IGBT-Chips vom Graben-Gate-Typ gemäß der herkömmlichen Technologie zeigt. Eine Zelle eines bestehenden IGBT-Chips vom Graben-Gate-Typ umfasst zwei primäre Graben-Gates 1. Ein Source-Bereich 2 und eine Emitter-Metallelektrode 3 sind gegenüberliegend zwischen den beiden primären Graben-Gates angeordnet und die Emitter-Metallelektrode 3 erstreckt sich zu einem P-Basisbereich. Der bestehende IGBT Chip vom Graben-Gate-Typ hat eine niedrige Abschaltgeschwindigkeit, womit die Leistung des IGBT-Chips beeinträchtigt wird.
  • DARSTELLUNG
  • Vor diesem Hintergrund wird ein Bipolartransistor mit isoliertem Gate gemäß der vorliegenden Offenbarung bereitgestellt. Durch Anordnen eines Hilfs-Graben-Gates unter einer Emitter-Metallelektrode, die sich zwischen einem ersten primären Graben und einem zweiten primären Graben befindet, wird ein Trägerpfad bereitgestellt, wenn der Bipolartransistor mit isoliertem Gate abgeschaltet ist. Auf diese Weise wird nicht nur die Abschaltgeschwindigkeit des Bipolartransistors mit isoliertem Gate erhöht, sondern auch die in Sperrrichtung gepolte Sicherheitsbetriebsbereich-Charakteristik des Bipolartransistors mit isoliertem Gate wird verbessert, wodurch die Leistung des Bipolartransistors mit isoliertem Gate verbessert wird.
  • Um das obige Ziel zu erreichen, werden die folgenden technischen Lösungen gemäß der vorliegenden Offenbarung bereitgestellt.
  • Es wird ein Bipolartransistor mit isoliertem Gate mit zumindest einer Zelle bereitgestellt, wobei die Zelle aufweist:
    einen Drift-Bereich;
    einen Basis-Bereich, der an einer Oberfläche des Drift-Bereichs angeordnet ist;
    einen ersten primären Graben, einen zweiten primären Graben und einen Hilfsgraben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, wobei der Hilfsgraben zwischen dem ersten primären Graben und dem zweiten primären Graben angeordnet ist, der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben sich alle zum Drift-Bereich erstrecken, eine erste primäre Gate-Schicht in dem ersten primären Graben angeordnet ist, eine zweite primäre Gate-Schicht in dem zweiten primären Graben angeordnet ist, eine Hilfs-Gate-Schicht in dem Hilfsgraben angeordnet ist, und eine erste Gate-Oxidschicht zwischen einer Innenwand des ersten primären Grabens und der ersten primären Gate-Schicht, zwischen einer Innenwand des zweiten primären Grabens und der zweiten primären Gate-Schicht und zwischen einer Innenwand des Hilfsgrabens und der Hilfs-Gate-Schicht angeordnet ist;
    eine Emitter-Metallelektrode und eine Hilfs-Gate-Schicht-Extraktionselektrode, die zwischen dem ersten primären Graben und dem zweiten primären Graben und auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend angeordnet ist, wobei die Emitter-Metallelektrode sich zum Basis-Bereich erstreckt, und eine Hilfs-Gate-Oxidschicht zwischen der Emitter-Metallelektrode und der Hilfs-Gate-Schicht angeordnet ist; und
    einen ersten Source-Bereich, der zwischen dem ersten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, und einen zweiten Source-Bereich, der zwischen dem zweiten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, wobei weder der erste Source-Bereich noch der zweite Source-Bereich mit dem Hilfsgraben in Kontakt ist.
  • Vorzugsweise weist der Bipolartransistor mit isoliertem Gate ferner auf:
    zumindest einen ersten virtuellen Graben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend und auf einer Seite des ersten primären Grabens vom Hilfsgraben entfernt liegend angeordnet ist;
    eine erste virtuelle Gate-Schicht, die in dem ersten virtuellen Graben angeordnet ist; und
    eine zweite Gate-Oxidschicht, die zwischen einer Innenwand des ersten virtuellen Grabens und der ersten virtuellen Gate-Schicht angeordnet ist.
  • Vorzugsweise weist der Bipolartransistor mit isoliertem Gate ferner auf:
    zumindest einen zweiten virtuellen Graben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend und auf einer Seite des zweiten primären Grabens vom Hilfsgraben entfernt liegend angeordnet ist;
    eine zweite virtuelle Gate-Schicht, die in dem zweiten virtuellen Graben angeordnet ist;
    und
    eine dritte Gate-Oxidschicht, die zwischen einer Innenwand des zweiten virtuellen Grabens und der zweiten virtuellen Gate-Schicht angeordnet ist.
  • Vorzugsweise weist der Bipolartransistor mit isoliertem Gate ferner auf: einen Muldenbereich, der zwischen dem Basis-Bereich und dem Drift-Bereich liegt.
  • Vorzugsweise ist ein Abstand zwischen dem ersten primären Graben und dem Hilfsgraben der gleiche wie ein Abstand zwischen dem zweiten primären Graben und dem Hilfsgraben.
  • Vorzugsweise sind eine Tiefe des ersten primären Grabens, der sich zum Drift-Bereich erstreckt, eine Tiefe des zweiten primären Grabens, der sich zum Drift-Bereich erstreckt, und eine Tiefe des Hilfsgraben, der sich zum Drift-Bereich erstreckt, gleich.
  • Vorzugsweise sind eine Breite des ersten primären Grabens, eine Breite des zweiten primären Grabens und eine Breite des Hilfsgrabens gleich.
  • Vorzugsweise sind die erste primäre Gate-Schicht, die zweite primäre Gate-Schicht und die Hilfs-Gate-Schicht alle Polysilicium-Gate-Schichten.
  • Ferner wird ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate gemäß der vorliegenden Offenbarung bereitgestellt. Das Verfahren umfasst folgende Schritte:
    Bereitstellen eines Substrats, wobei das Substrat einen Drift-Bereich und einen Basis-Bereich umfasst, der an einer Oberfläche des Drift-Bereichs angeordnet ist;
    Ausbilden eines ersten primären Grabens, eines zweiten primären Grabens und eines Hilfsgrabens auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend, Ausbilden einer ersten Gate-Oxidschicht an Innenwänden des ersten primären Grabens, des zweiten primären Grabens und des Hilfsgrabens, Füllen des ersten primären Grabens mit einer ersten primären Gate-Schicht, Füllen des zweiten primären Grabens mit einer zweiten primären Gate-Schicht, und Füllen des Hilfsgrabens mit einer Hilfs-Gate-Schicht, wobei der Hilfsgraben zwischen dem ersten primären Graben und dem zweiten primären Graben liegt und der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben sich alle zum Drift-Bereich erstrecken;
    Ausbilden eines ersten Source-Bereichs zwischen dem ersten primären Graben und dem Hilfsgraben, und Ausbilden eines zweiten Source-Bereichs zwischen dem zweiten primären Graben und dem Hilfsgraben;
    Ausbilden eines Fensters für die Emitter-Metallelektrode zwischen dem ersten Source-Bereich und dem zweiten Source-Bereich, Ausbilden einer Hilfs-Gate-Oxidschicht auf einer Oberfläche auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend, die am Fenster für die Emitter-Metallelektrode angeordnet ist, wobei zwei Kanten des Fensters für die Emitter-Metallelektrode mit dem ersten Source-Bereich bzw. dem zweiten Source-Bereich in Kontakt sind und sich zum Basis-Bereich erstrecken;
    Ausbilden einer Emitter-Metallelektrode innerhalb des Fensters für die Emitter-Metallelektrode, und Ausbilden einer Hilfs-Gate-Schicht-Extraktionselektrode auf einer Oberfläche auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend, die außerhalb des Fensters für die Emitter-Metallelektrode liegt.
  • Vorzugsweise umfasst beim Ausbilden des Fensters für die Emitter-Metallelektrode zwischen dem ersten Source-Bereich und dem zweiten Source-Bereich das Verfahren ferner: Ausbilden eines Fensters für die Hilfs-Gate-Schicht-Extraktionselektrode auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt, die außerhalb des Fensters für die Emitter-Metallelektrode liegt, wobei das Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode den Hilfsgraben überdeckt und die Hilfs-Gate-Schicht-Extraktionselektrode am Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode ausgebildet ist.
  • Im Vergleich zu der herkömmlichen Technologie weisen technische Lösungen, die mit der vorliegenden Offenbarung bereitgestellt werden, zumindest nachfolgende Vorteile auf.
  • Gemäß der vorliegenden Offenbarung werden ein Bipolartransistor mit isoliertem Gate und ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate bereitgestellt. Der Transistor weist zumindest eine Zelle auf. Die Zelle weist auf: einen Drift-Bereich; einen Basis-Bereich, der an einer Oberfläche des Drift-Bereichs angeordnet ist; einen ersten primären Graben, einen zweiten primären Graben und einen Hilfsgraben, der auf einer Seite des Basis-Bereich vom Drift-Bereich entfernt liegend angeordnet ist, wobei der Hilfsgraben zwischen dem ersten primären Graben und dem zweiten primären Graben angeordnet ist, der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben sich alle zum Drift-Bereich erstrecken, eine erste primäre Gate-Schicht in dem ersten primären Graben angeordnet ist, eine zweite primäre Gate-Schicht in dem zweiten primären Graben angeordnet ist, eine Hilfs-Gate-Schicht in dem Hilfsgraben angeordnet ist, und eine erste Gate-Oxidschicht zwischen einer Innenwand des ersten primären Grabens und der ersten primären Gate-Schicht, zwischen einer Innenwand des zweiten primären Grabens und der zweiten primären Gate-Schicht, und zwischen einer Innenwand des Hilfsgrabens und der Hilfs-Gate-Schicht angeordnet ist; eine Emitter-Metallelektrode und eine Hilfs-Gate-Schicht-Extraktionselektrode, die zwischen dem ersten primären Graben und dem zweiten primären Graben und auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend angeordnet ist, wobei die Emitter-Metallelektrode sich zum Basis-Bereich erstreckt, und eine Hilfs-Gate-Oxidschicht zwischen der Emitter-Metallelektrode und der Hilfs-Gate-Schicht angeordnet ist; und einen ersten Source-Bereich, der zwischen dem ersten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, und einen zweiten Source-Bereich, der zwischen dem zweiten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, wobei weder der erste Source-Bereich noch der zweite Source-Bereich mit dem Hilfsgraben in Kontakt ist.
  • Daraus ergibt sich, dass gemäß den durch die vorliegende Offenbarung bereitgestellten Lösungen ein Hilfsgraben-Gate (d. h. eine Struktur, die einen Hilfsgraben, eine Hilfs-Gate-Schicht und eine entsprechende Gate-Oxidschicht umfasst) unterhalb einer Emitter-Metallelektrode liegt, die zwischen dem ersten primären Graben und dem zweiten primären Graben angeordnet ist, um einen Trägerpfad bereitzustellen, wenn der Bipolartransistor mit isoliertem Gate abgeschaltet ist. Daher wird nicht nur die Abschaltgeschwindigkeit des Bipolartransistors mit isoliertem Gate erhöht, sondern auch die in Sperrrichtung gepolte Sicherheitsbetriebsbereich-Charakteristik des Bipolartransistors mit isoliertem Gate wird verbessert, wodurch die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate verbessert wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen, die zur Beschreibung von Ausführungsformen der vorliegenden Offenbarung oder der herkömmlichen Technologie Anwendung finden, werden kurz wie folgt beschrieben, so dass technische Lösungen gemäß den Ausführungsformen der vorliegenden Offenbarung deutlicher werden. Wie ersichtlich ist, veranschaulichen die Zeichnungen in der folgenden Beschreibung nur einige Ausführungsformen der vorliegenden Offenbarung. Für den Fachmann auf diesem Gebiet können andere Zeichnungen basierend auf diesen Zeichnungen ohne jegliches schöpferische Zutun erhalten werden.
  • 1 ist ein schematisches Strukturdiagramm eines IGBT-Chip vom Typ mit Graben-Gate gemäß der herkömmlichen Technologie;
  • 2 ist eine Draufsicht auf einen Bipolartransistor mit isoliertem Gate gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 3a ist eine Schnittansicht von 2 in Richtung A-A';
  • 3b ist eine Schnittansicht von 2 in Richtung B-B';
  • 3c ist eine weitere Schnittansicht von 2 in Richtung B-B';
  • 3d ist eine weitere Schnittansicht von 2 in Richtung A-A';
  • 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines IGBT Chips gemäß einer Ausführungsform der vorliegenden Erfindung; und
  • 5a bis 5d sind strukturelle Flussdiagramme, die einem Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate gemäß einer Ausführungsform der vorliegenden Erfindung entsprechen.
  • NÄHERE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Die technischen Lösungen gemäß den Ausführungsformen der vorliegenden Erfindung werden nachfolgend deutlich und vollständig anhand der beigefügten Zeichnungen der vorliegenden Erfindung beschrieben. Wie ersichtlich ist, sind die beschriebenen Ausführungsformen nur ein Teil und nicht alle Ausführungsformen gemäß der vorliegenden Erfindung. Alle weiteren Ausführungsformen, die der Fachmann auf Grundlage der Ausführungsformen in der vorliegenden Erfindung ohne schöpferisches Zutun erreicht, fallen in den Schutzbereich der vorliegenden Erfindung.
  • Wie im Zusammenhang mit dem Hintergrund beschrieben wurde, weist der vorhandene Bipolartransistor mit isoliertem Gate eine niedrige Abschaltgeschwindigkeit auf, wodurch die Leistung des Transistors beeinträchtigt wird.
  • Hiervon ausgehend werden ein Bipolartransistor mit isoliertem Gate und ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate gemäß Ausführungsformen der vorliegenden Erfindung bereitgestellt. Ein Hilfsgraben-Gate ist unterhalb einer Emitter-Metallelektrode angeordnet, die zwischen einem ersten primären Graben und einem zweiten primären Graben angeordnet ist, um einen Trägerpfad zu schaffen, wenn der Bipolartransistor mit isoliertem Gate abgeschaltet ist. Daher wird nicht nur die Abschaltgeschwindigkeit des Bipolartransistors mit isoliertem Gate erhöht, sondern auch die in Sperrrichtung gepolte Sicherheitsbetriebs-Charakteristik des Bipolartransistors mit isoliertem Gate wird verbessert, wodurch die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate verbessert wird. Um das Ziel zu erreichen, werden nachfolgend technische Lösungen beschrieben, die durch die Ausführungsformen der vorliegenden Erfindung bereitgestellt werden. Die technischen Lösungen gemäß den Ausführungsformen der vorliegenden Erfindung werden nachfolgend näher anhand von 2 bis 5d beschrieben.
  • Es sei angemerkt, dass der Bipolartransistor mit isoliertem Gate beschrieben wird, indem ein N-Typ-Basismaterial als ein Beispiel in den nachfolgenden Ausführungsformen der vorliegenden Erfindung genommen wird. Das heißt, der Drift-Bereich ist ein N–Drift-Bereich, der Basis-Bereich ist ein P-Basis-Bereich und der Source-Bereich ist ein N+Source-Bereich.
  • Insbesondere wird auf 2, 3a und 3b Bezug genommen, in welchen 2 eine Draufsicht auf einen Bipolartransistor mit isoliertem Gate gemäß einer Ausführungsform der vorliegenden Erfindung ist, 3a eine Schnittansicht der 2 in Richtung A-A' ist, und 3b eine Schnittansicht von 2 in Richtung B-B' ist. Der Bipolartransistor mit isoliertem Gate umfasst zumindest eine Zelle, und die Zelle umfasst:
    einen Drift-Bereich 100;
    einen Basis-Bereich 200, der auf einer Oberfläche des Drift-Bereichs 100 angeordnet ist;
    einen ersten primären Graben 301, einen zweiten primären Graben 302 und einen Hilfsgraben 303, der auf einer Seite des Basis-Bereichs 200 vom Drift-Bereich 100 entfernt liegend angeordnet ist, wobei der Hilfsgraben 303 zwischen dem ersten primären Graben 301 und dem zweiten primären Graben 302 angeordnet ist, wobei der erste primäre Graben 301, der zweite primäre Graben 302 und der Hilfsgraben 303 sich alle zum Drift-Bereich 200 erstrecken, eine erste primäre Gate-Schicht 301a in dem ersten primären Graben 301 angeordnet ist, eine zweite primäre Gate-Schicht 302a in dem zweiten primären Graben 302 angeordnet ist, eine Hilfs-Gate-Schicht 303a in dem Hilfsgraben 303 angeordnet ist, und eine erste Gate-Oxidschicht 304 zwischen einer Innenwand des ersten primären Grabens 301 und der ersten primären Gate-Schicht 301a, zwischen einer Innenwand des zweiten primären Grabens 302 und der zweiten primären Gate-Schicht 302a und zwischen einer Innenwand des Hilfsgraben 303 und der Hilfs-Gate-Schicht 303a angeordnet ist;
    eine Emitter-Metallelektrode 401 und eine Hilfs-Gate-Schicht-Extraktionselektrode 402, die zwischen dem ersten primären Graben 301 und dem zweiten primären Graben 302 und auf einer Seite der Hilfs-Gate-Schicht 303a vom Drift-Bereich 200 entfernt liegend angeordnet ist, wobei die Emitter-Metallelektrode 401 sich zum Basis-Bereich 200 erstreckt, und eine Hilfs-Gate-Oxidschicht 305 zwischen der Emitter-Metallelektrode 401 und der Hilfs-Gate-Schicht 303a angeordnet ist; und
    einen ersten Source-Bereich 501, der zwischen dem ersten primären Graben 301 und der Emitter-Metallelektrode 401 und auf einer Seite des Basis-Bereichs 200 vom Drift-Bereich 100 entfernt liegend angeordnet ist, und einen zweiten Source-Bereich 502, der zwischen dem zweiten primären Graben 302 und der Emitter-Metallelektrode 401 und auf einer Seite des Basis-Bereich 200 vom Drift-Bereich 100 entfernt liegend angeordnet ist, wobei weder der erste Source-Bereich 501 noch der zweite Source-Bereich 502 mit dem Hilfsgraben 303 in Kontakt ist.
  • Anzumerken ist, dass der Bipolartransistor mit isoliertem Gate, der mit der Ausführungsform der vorliegenden Erfindung bereitgestellt wird, ferner einen Kollektor-Bereich, eine Kollektor-Metallelektrode und weitere Strukturen umfasst, die gleiche Komponenten wie bei der herkömmlichen Technologie sind und nicht näher beschrieben werden.
  • Gemäß dem Bipolartransistor mit isoliertem Gate, der mit der obigen Ausführungsform der vorliegenden Erfindung bereitgestellt wird, ist die Hilfs-Gate-Schicht-Extraktionselektrode in Kontakt mit der Hilfs-Gate-Schicht, die wie eine Anschlusselektrode der Hilfs-Gate-Schicht betrieben wird. Die Hilfs-Gate-Oxidschicht ist an einer Schnittstelle zwischen der Hilfs-Gate-Schicht und der Emitter-Metallelektrode angeordnet, um einen Kontakt zwischen der Hilfs-Gate-Schicht und der Emitter-Metallelektrode zu vermeiden. Die Hilfs-Gate-Oxidschicht deckt die Schnittstelle zwischen Emitter-Metallelektrode und Hilfs-Gate-Schicht vollständig ab. Alternativ deckt die Hilfs-Gate-Oxidschicht nicht vollständig die Schnittstelle zwischen Emitter-Metallelektrode und Hilfs-Gate-Schicht ab, sondern erstreckt sich auch so, dass sie Kanten der Hilfs-Gate-Schicht-Extraktionselektrode überdeckt. Zusätzlich sind die Abmessungen von Emitter-Metallelektrode, Source-Bereich und Hilfs-Gate-Schicht-Extraktionselektrode und die Erstreckungslänge von der Hilfs-Gate-Oxidschicht nicht durch die Ausführungsformen der vorliegenden Erfindung eingeschränkt und insbesondere entsprechend der jeweils vorliegenden Situationen ausgelegt.
  • Um insbesondere eine Volumenerhöhung des Bipolartransistors mit isoliertem Gate aufgrund der Anordnung der Hilfs-Gate-Schicht-Extraktionselektrode zu vermeiden, kann ein Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode durch Ätzen in einem Bereich über dem Hilfsgraben ausgebildet werden und dann eine Hilfs-Gate-Schicht-Extraktionselektrode im Fenster ausgebildet werden. Wie in 3b gezeigt ist, ist die Hilfs-Gate-Schicht-Extraktionselektrode 402 in dem Basis-Bereich 200 angeordnet. Alternativ kann, wie in 3c gezeigt, die Hilfs-Gate-Schicht-Extraktionselektrode 402 auch außerhalb einer Seite des Basis-Bereichs 200 vom Drift-Bereich 100 entfernt liegend angeordnet sein, wodurch nicht die Ausführungsformen der vorliegenden Erfindung eingeschränkt sind.
  • Um zudem die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate zu verbessern, umfasst der Bipolartransistor mit isoliertem Gate gemäß der Ausführungsform der vorliegenden Erfindung mehrfache virtuelle Gate-Strukturen. Wie in 2 bis 3b gezeigt ist, umfasst der Bipolartransistor mit isoliertem Gate ferner:
    zumindest einen ersten virtuellen Graben 601, der auf einer Seite des Basis-Bereichs 200 vom Drift-Bereich 100 entfernt liegend angeordnet ist und auf einer Seite des ersten primären Grabens 301 vom Hilfsgraben 303 entfernt liegend vorgesehen ist;
    eine erste virtuelle Gate-Schicht 601a, die in dem ersten virtuellen Graben 601 vorgesehen ist; und
    eine zweite Gate-Oxidschicht 601b, die zwischen einer Innenwand des ersten virtuellen Grabens 601 und der ersten virtuellen Gate-Schicht 601a vorgesehen ist.
  • Wie in 2 bis 3b gezeigt ist, enthält der Bipolartransistor mit isoliertem Gate ferner:
    zumindest einen zweiten virtuellen Graben 602, der auf einer Seite des Basis-Bereichs 200 vom Drift-Bereich 100 entfernt liegend angeordnet ist und auf einer Seite des zweiten primären Grabens 302 vom Hilfsgraben 303 entfernt liegend vorgesehen ist;
    eine zweite virtuelle Gate-Schicht 602a, die in dem zweiten virtuellen Graben 602 vorgesehen ist; und
    eine dritte Gate-Oxidschicht 602b, die zwischen einer Innenwand des zweiten virtuellen Grabens 602 und der zweiten virtuellen Gate-Schicht 602a vorgesehen ist.
  • Anzumerken ist, dass die Anzahl an ersten virtuellen Graben-Gates (d. h. Strukturen, die einen ersten virtuellen Graben, die erste virtuelle Gate-Schicht und die zweite Gate-Oxidschicht umfassen) und die Anzahl an zweiten virtuellen Graben-Gates (d. h. Strukturen, die den zweitem virtuellen Graben, die zweite virtuelle Gate-Schicht und die dritte Gate-Oxidschicht umfassen) nicht durch die Ausführungsformen der vorliegenden Erfindung beschränkt sind, die insbesondere entsprechend der vorliegenden Situation ausgelegt sein können.
  • Weiterhin wird auf 3d Bezug genommen, die eine weitere Schnittansicht von 2 in Richtung A-A' ist. Um die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate weiter zu verbessern, umfasst der Bipolartransistor mit isoliertem Gate ferner:
    einen Muldenbereich 700, der zwischen Basis-Bereich 200 und Drift-Bereich 100 angeordnet ist. Die primären Gräben, die virtuellen Gräben und der Hilfsgraben erstrecken sich alle durch den Muldenbereich und zum Drift-Bereich. Daher ist der Drift-Bereich der N-Drift-Bereich und der Muldenbereich ist ein N-Muldenbereich.
  • Ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate gemäß Ausführungsformen der vorliegenden Erfindung ist nachfolgend im Zusammenhang mit 4 bis 5d beschrieben. Es sei auf 4 Bezug genommen, die ein Flussdiagramm eines Verfahrens zum Herstellen eines Bipolartransistors mit isoliertem Gate gemäß einer Ausführungsform der vorliegenden Erfindung ist. Das Verfahren zum Herstellen des Bipolartransistors mit isoliertem Gate umfasst die folgenden Schritte S1 bis S4.
  • In Schritt S1 wird ein Substrat bereitgestellt.
  • Das Substrat wird bereitgestellt und das Substrat umfasst einen Drift-Bereich und einen Basis-Bereich, der auf einer Oberfläche des Drift-Bereichs angeordnet ist.
  • Wie in 5a gezeigt ist, umfasst das Substrat einen N-Drift-Bereich 100 und einen P-Basis-Bereich 200. Weiterhin kann das Substrat einen Muldenbereich (nicht in 5a gezeigt) umfassen, der zwischen Basis-Bereich und Drift-Bereich angeordnet ist.
  • In Schritt S2 werden Graben-Gates ausgebildet.
  • Ein erster primärer Graben, ein zweiter primärer Graben und ein Hilfsgraben werden auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet. Der erste primäre Graben wird mit einer ersten primären Gate-Schicht gefüllt, der zweite primäre Graben wird mit einer zweiten primären Gate-Schicht gefüllt, und der Hilfsgraben wird mit einer Hilfs-Gate-Schicht gefüllt, nachdem eine erste Gate-Oxidschicht an den Innenwänden des ersten primären Grabens, des zweiten primären Grabens und des Hilfsgraben ausgebildet wurde. Der Hilfsgraben ist zwischen dem ersten primären Graben und dem zweiten primären Graben angeordnet. Der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben erstrecken sich alle zum Drift-Bereich.
  • Wie in 5b gezeigt ist, werden die Graben-Gates in dem P-Basis-Bereich 200 durch die Prozesse Ätzen, Füllen usw. ausgebildet. Die Graben-Gates umfassen ein erstes primäres Graben-Gate (d. h. den ersten primären Graben 301, die erste primäre Gate-Schicht 301a und die entsprechende erste Gate-Oxidschicht 304), ein zweites primäres Graben-Gate (d. h. den zweiten primären Graben 302, die zweite primäre Gate-Schicht 302a und die entsprechende erste Gate-Oxidschicht 304) und ein Hilfsgraben-Gate (d. h. den Hilfsgraben 303, die Hilfs-Gate-Schicht 303a und die entsprechende erste Gate-Oxidschicht 304).
  • Um zudem die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate zu verbessern, können ferner ein erstes virtuelles Graben-Gate (d. h. der erste virtuelle Graben 601, die erste virtuelle Gate-Schicht 601a und die zweite Gate-Oxidschicht 601b) und ein zweites virtuelles Graben-Gate (d. h. der zweite virtuelle Graben 602, die zweite virtuelle Gate-Schicht 602a und die dritte Gate-Oxidschicht 602b) ausgebildet werden.
  • In Schritt S3 werden ein erster Source-Bereich und ein zweiter Source-Bereich ausgebildet.
  • Der erste Source-Bereich wird zwischen dem ersten primären Graben und dem Hilfsgraben ausgebildet. Der zweite Source-Bereich wird zwischen dem zweiten primären Graben und dem Hilfsgraben ausgebildet.
  • Wie in 5c gezeigt ist, werden der erste Source-Bereich 501 und der zweite Source-Bereich 502 in Positionen im P-Basis-Bereich ausgebildet, der zwischen dem ersten primären Graben-Gate und dem zweiten primären Graben-Gate angeordnet ist, indem die Prozesse Dotierung, Eintreiben unter hoher Temperatur usw. erfolgen. Der erste Source-Bereich ist dem zweiten Source-Bereich gegenüberliegend angeordnet. Der erste Source-Bereich ist in einem Bereich zwischen dem ersten primären Graben und dem Hilfsgraben angeordnet. Der zweite Source-Bereich ist in einem Bereich zwischen dem zweiten primären Graben und dem Hilfsgraben angeordnet.
  • Es sei angemerkt, dass der erste Source-Bereich und der zweite Source-Bereich, die in Schritt S3 ausgebildet werden, nicht die letzten beiden Source-Bereiche in dem Bipolartransistor mit isoliertem Gate sind und dass der abschließende Prozess des Teilätzens an dem ersten Source-Bereich und dem zweiten Source-Bereich durchgeführt wird, um einen abschließenden ersten Source-Bereich und einen abschließenden zweiten Source-Bereich auszubilden.
  • In Schritt S4 werden eine Hilfs-Gate-Oxidschicht, eine Emitter-Metallelektrode und eine Hilfs-Gate-Schicht-Extraktionselektrode ausgebildet.
  • Ein Fenster für die Emitter-Metallelektrode wird zwischen dem ersten Source-Bereich und dem zweiten Source-Bereich ausgebildet. Die Hilfs-Gate-Oxidschicht wird an einer Oberfläche einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend angeordnet, die an dem Fenster für die Emitter-Metallelektroden vorgesehen ist. Die Emitter-Metallelektrode wird in dem Fenster für die Emitter-Metallelektrode ausgebildet. Die Hilfs-Gate-Schicht-Extraktionselektrode wird an einer Oberfläche einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend angeordnet, die außerhalb des Fensters für die Emitter-Metallelektrode liegt. Zwei Seitenkanten des Fensters für die Emitter-Metallelektrode sind mit dem ersten Source-Bereich bzw. dem zweiten Source-Bereich verbunden und erstrecken sich zum Basis-Bereich.
  • Wie in 5d gezeigt ist, erfolgt der Prozess des Ätzens usw. an einem Teil des Bereichs über dem Hilfsgraben-Gate, um das Fenster für die Emitter-Metallelektrode bereitzustellen. In der Folge wird die Hilfs-Gate-Oxidschicht 305 in einer Position in der Hilfs-Gate-Schicht 303a ausgebildet, die dem Fenster für die Emitter-Metallelektrode entspricht. Die Hilfs-Gate-Oxidschicht 305 kann sich zu den Kanten der Hilfs-Gate-Schicht-Extraktionselektrode 402 erstrecken. Nachdem die Hilfs-Gate-Oxidschicht 305 ausgebildet ist, wird die Emitter-Metallelektrode 401 am Fenster für die Emitter-Metallelektrode ausgebildet und die Hilfs-Gate-Schicht-Extraktionselektrode 402 wird an einer Oberfläche einer Seite der Hilfs-Gate-Schicht 303a vom Drift-Bereich entfernt liegend ausgebildet, die außerhalb des Fensters für die Emitter-Metallelektrode angeordnet ist. Die Emitter-Metallelektrode 401 und die Hilfs-Gate-Schicht-Extraktionselektrode 402 werden gegeneinander isoliert.
  • Gemäß dem mit den Ausführungsformen der vorliegenden Erfindung bereitgestellten Verfahren wird nicht nur die Hilfs-Gate-Schicht-Extraktionselektrode an der Oberfläche der Hilfs-Gate-Schicht direkt ausgebildet, sondern auch ein Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode durch Ätzen in dem Bereich, um die Hilfs-Gate-Schicht-Extraktionselektrode auszubilden. Das heißt, wenn das Fenster für die Emitter-Metallelektrode zwischen dem ersten Source-Bereich und dem zweiten Source-Bereich ausgebildet wird, umfasst das Verfahren ferner:
    Ausbilden eines Fensters für die Hilfs-Gate-Schicht-Extraktionselektrode auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend, die außerhalb des Fensters für die Emitter-Metallelektrode liegt, wobei das Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode den Hilfsgraben überdeckt, und die Hilfs-Gate-Schicht-Extraktionselektrode an dem Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode ausgebildet wird.
  • Optional ist eine Breite der Emitter-Metallelektrode größer als die zweifache Breite des Hilfsgrabens.
  • Bei all den obigen Ausführungsformen ist ein Abstand zwischen dem ersten primären Graben und dem Hilfsgraben der gleiche wie ein Abstand zwischen dem zweiten primären Graben und dem Hilfsgraben. Wenn der Bipolartransistor mit isoliertem Gate ferner virtuelle Graben-Gates aufweist, sind ein Abstand zwischen dem virtuellen Graben und dem primären Graben, ein Abstand zwischen dem primären Graben und dem Hilfsgraben und ein Abstand zwischen den virtuellen Gräben auf der gleichen Seite gleich. Weiterhin ist ein Abstand zwischen aneinandergrenzenden Gräben der kleinste Abstand, der mit speziellen Fertigungseinrichtungen hergestellt werden kann.
  • Zudem sind eine Tiefe des ersten primären Grabens, der sich zum Drift-Bereich erstreckt, eine Tiefe des zweiten primären Grabens, der sich zum Drift-Bereich erstreckt, und eine Tiefe des Hilfsgrabens, der sich zum Drift-Bereich erstreckt, gleich.
  • Zudem sind eine Breite des ersten primären Grabens, eine Breite des zweiten primären Grabens und eine Breite des Hilfsgrabens gleich.
  • Die erste primäre Gate-Schicht, die zweite primäre Gate-Schicht und die Hilfs-Gate-Schicht, die in den Ausführungsformen der vorliegenden Erfindung vorgesehen sind, sind alle Polysilicium-Gate-Schichten. Die erste virtuelle Gate-Schicht und die zweite virtuelle Gate-Schicht können auch Polysilicium-Gate-Schichten sein oder aus anderen Materialien hergestellt sein, wodurch die vorliegende Offenbarung nicht eingeschränkt ist. Die Hilfs-Gate-Oxidschicht, die erste Gate-Oxidschicht, die zweite Gate-Oxidschicht und die dritte Gate-Oxidschicht sind aus dem gleichen Material hergestellt und können alle Siliciumdioxid-Schichten sein.
  • Ein Bipolartransistor mit isoliertem Gate und ein Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate werden gemäß den Ausführungsformen der vorliegenden Erfindung bereitgestellt. Der Transistor umfasst zumindest eine Zelle. Die Zelle umfasst: einen Drift-Bereich; einen Basis-Bereich, der auf einer Oberfläche des Drift-Bereichs liegt; einen ersten primären Graben, einen zweiten primären Graben und einen Hilfsgraben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, wobei der Hilfsgraben zwischen dem ersten primären Graben und dem zweiten primären Graben liegt, der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben sich alle zum Drift-Bereich erstrecken, wobei eine erste primäre Gate-Schicht in dem ersten primären Graben vorgesehen ist, eine zweite primäre Gate-Schicht in dem zweiten primären Graben vorgesehen ist, eine Hilfs-Gate-Schicht in dem Hilfsgraben vorgesehen ist und eine erste Gate-Oxidschicht zwischen einer Innenwand des ersten primären Grabens und der ersten primären Gate-Schicht, zwischen einer Innenwand des zweiten primären Grabens und der zweiten primären Gate-Schicht, und zwischen einer Innenwand des Hilfsgrabens und der Hilfs-Gate-Schicht vorgesehen ist; eine Emitter-Metallelektrode und eine Hilfs-Gate-Schicht-Extraktionselektrode, die zwischen dem ersten primären Graben und dem zweiten primären Graben und auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend vorgesehen ist, wobei die Emitter-Metallelektrode den Hilfsgraben überdeckt und sich zum Basis-Bereich erstreckt, und eine Hilfs-Gate-Oxidschicht zwischen der Emitter-Metallelektrode und der Hilfs-Gate-Schicht vorgesehen ist; und einen ersten Source-Bereich, der zwischen dem ersten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend vorgesehen ist, und einen zweiten Source-Bereich, der zwischen dem zweiten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereich vom Drift-Bereich entfernt liegend vorgesehen ist, wobei weder der erste Source-Bereich noch der zweite Source-Bereich mit dem Hilfsgraben in Kontakt ist.
  • Daraus ergibt sich, dass nach den technischen Lösungen, welche die Ausführungsformen der vorliegenden Erfindung vorsehen, ein Hilfsgraben-Gate (d. h. eine Struktur mit Hilfsgraben, Hilfs-Gate-Schicht und entsprechender Gate-Oxidschicht) unter der Emitter-Metallelektrode vorgesehen ist, die zwischen dem ersten primären Graben und dem zweiten primären Graben angeordnet ist, um einen Trägerpfad bereitzustellen, wenn der Bipolartransistor mit isoliertem Gate abgeschaltet ist. Daher wird nicht nur die Abschaltgeschwindigkeit des Bipolartransistors mit isoliertem Gate erhöht, sondern es wird auch die in Sperrrichtung gepolte Sicherheitsbetriebsbereich-Charakteristik des Bipolartransistor mit isoliertem Gate verbessert, wodurch die Leistungsfähigkeit des Bipolartransistors mit isoliertem Gate verbessert wird.
  • Die obige Beschreibung der hier offenbarten Ausführungsformen ermöglicht dem Fachmann, die vorliegende Erfindung auszuführen bzw. anzuwenden. Für den Fachmann sind zahlreiche Abwandlungen der Ausführungsformen denkbar, und die hier definierten allgemeinen Grundsätze können in anderen Ausführungsformen umgesetzt werden, ohne vom Geist oder Umfang der vorliegenden Erfindung abzuweichen. Daher ist die vorliegende Erfindung nicht auf die hier offenbarten Ausführungsformen beschränkt, sondern entspricht dem weitesten Umfang, der mit den hier offenbarten Grundsätzen und neuartigen Merkmalen übereinstimmt.

Claims (10)

  1. Bipolartransistor mit isoliertem Gate, aufweisend zumindest eine Zelle, wobei die Zelle aufweist: einen Drift-Bereich; einen Basis-Bereich, der auf einer Oberfläche des Drift-Bereichs angeordnet ist; einen ersten primären Graben, einen zweiten primären Graben und einen Hilfsgraben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegt, wobei der Hilfsgraben zwischen dem ersten primären Graben und dem zweiten primären Graben angeordnet ist, der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben sich alle zum Drift-Bereich hin erstrecken, eine erste primäre Gate-Schicht in dem ersten primären Graben angeordnet ist, eine zweite primäre Gate-Schicht in dem zweiten primären Graben angeordnet ist, eine Hilfs-Gate-Schicht in dem Hilfsgraben angeordnet ist und eine erste Gate-Oxidschicht zwischen einer Innenwand des ersten primären Grabens und der ersten primären Gate-Schicht, zwischen einer Innenwand des zweiten primären Grabens und der zweiten primären Gate-Schicht und zwischen einer Innenwand des Hilfsgraben und der Hilfs-Gate-Schicht angeordnet ist; eine Emitter-Metallelektrode und eine Hilfs-Gate-Schicht-Extraktionselektrode, die zwischen dem ersten primären Graben und dem zweiten primären Graben und auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt liegend angeordnet ist, wobei die Emitter-Metallelektrode sich zum Basis-Bereich erstreckt, und eine Hilfs-Gate-Oxidschicht zwischen der Emitter-Metallelektrode und der Hilfs-Gate-Schicht angeordnet ist; und einen ersten Source-Bereich, der zwischen dem ersten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, und einen zweiten Source-Bereich, der zwischen dem zweiten primären Graben und der Emitter-Metallelektrode und auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend angeordnet ist, wobei weder der erste Source-Bereich noch der zweite Source-Bereich in Kontakt mit dem Hilfsgraben ist.
  2. Bipolartransistor mit isoliertem Gate nach Anspruch 1, ferner aufweisend: zumindest einen ersten virtuellen Graben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend und auf einer Seite des ersten primären Grabens vom Hilfsgraben entfernt liegend angeordnet ist; eine erste virtuelle Gate-Schicht, die in dem ersten virtuellen Graben angeordnet ist; und eine zweite Gate-Oxidschicht, die zwischen einer Innenwand des ersten virtuellen Grabens und der ersten virtuellen Gate-Schicht angeordnet ist.
  3. Bipolartransistor mit isoliertem Gate nach Anspruch 1, ferner aufweisend: zumindest einen zweiten virtuellen Graben, der auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend und auf einer Seite des zweiten primären Grabens vom Hilfsgraben entfernt liegend angeordnet ist; eine zweite virtuelle Gate-Schicht, die in dem zweiten virtuellen Graben angeordnet ist; und eine dritte Gate-Oxidschicht, die zwischen einer Innenwand des zweiten virtuellen Grabens und der zweiten virtuellen Gate-Schicht angeordnet ist.
  4. Bipolartransistor mit isoliertem Gate nach Anspruch 1, ferner aufweisend: einen Muldenbereich, der zwischen dem Basis-Bereich und dem Drift-Bereich angeordnet ist.
  5. Bipolartransistor mit isoliertem Gate nach Anspruch 1, wobei ein Abstand zwischen dem ersten primären Graben und dem Hilfsgraben der gleiche wie ein Abstand zwischen dem zweiten primären Graben und dem Hilfsgraben ist.
  6. Bipolartransistor mit isoliertem Gate nach Anspruch 1, wobei eine Tiefe des ersten primären Grabens, der sich zum Drift-Bereich erstreckt, eine Tiefe des zweiten primären Grabens, der sich zum Drift-Bereich erstreckt, und eine Tiefe des Hilfsgrabens, der sich zum Drift-Bereich erstreckt, gleich sind.
  7. Bipolartransistor mit isoliertem Gate nach Anspruch 1, wobei eine Breite des ersten primären Grabens, eine Breite des zweiten primären Grabens und eine Breite des Hilfsgrabens gleich sind.
  8. Bipolartransistor mit isoliertem Gate nach Anspruch 1, wobei die erste primäre Gate-Schicht, die zweite primäre Gate-Schicht und die Hilfs-Gate-Schicht alle Polysilicium-Gate-Schichten sind.
  9. Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate, umfassend: Bereitstellen eines Substrats, wobei das Substrat einen Drift-Bereich und einen Basis-Bereich aufweist, der auf einer Oberfläche des Drift-Bereichs angeordnet ist; Ausbilden eines ersten primären Grabens, eines zweiten primären Grabens und eines Hilfsgrabens auf einer Seite des Basis-Bereichs vom Drift-Bereich entfernt liegend, Ausbilden einer ersten Gate-Oxidschicht an Innenwänden des ersten primären Grabens, des zweiten primären Grabens und des Hilfsgrabens, Füllen des ersten primären Grabens mit einer ersten primären Gate-Schicht, Füllen des zweiten primären Grabens mit einer zweiten primären Gate-Schicht, und Füllen des Hilfsgrabens mit einer Hilfs-Gate-Schicht, wobei der Hilfsgraben zwischen dem ersten primären Graben und dem zweiten primären Graben liegt, und der erste primäre Graben, der zweite primäre Graben und der Hilfsgraben sich alle zum Drift-Bereich erstrecken; Ausbilden eines ersten Source-Bereichs zwischen dem ersten primären Graben und dem Hilfsgraben, und Ausbilden eines zweiten Source-Bereichs zwischen dem zweiten primären Graben und dem Hilfsgraben; Ausbilden eines Fensters für die Emitter-Metallelektrode zwischen dem ersten Source-Bereich und dem zweiten Source-Bereich, Ausbilden einer Hilfs-Gate-Oxidschicht auf einer Oberfläche auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt, die am Fenster für die Emitter-Metallelektrode angeordnet ist, Ausbilden einer Emitter-Metallelektrode innerhalb des Fensters für die Emitter-Metallelektrode, und Ausbilden einer Hilfs-Gate-Schicht-Extraktionselektrode auf einer Oberfläche einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt, die außerhalb des Fensters für die Emitter-Metallelektrode liegt, wobei zwei Kanten des Fensters für die Emitter-Metallelektrode mit dem ersten Source-Bereich bzw. dem zweiten Source-Bereich in Kontakt sind und sich zum Basis-Bereich erstrecken.
  10. Verfahren zum Herstellen eines Bipolartransistors mit isoliertem Gate nach Anspruch 9, wobei beim Ausbilden des Fensters für die Emitter-Metallelektrode zwischen dem ersten Source-Bereich und dem zweiten Source-Bereich das Verfahren ferner umfasst: Ausbilden eines Fensters für die Hilfs-Gate-Schicht-Extraktionselektrode auf einer Seite der Hilfs-Gate-Schicht vom Drift-Bereich entfernt, die außerhalb des Fensters für die Emitter-Metallelektrode liegt, wobei das Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode den Hilfsgraben überdeckt und die Hilfs-Gate-Schicht-Extraktionselektrode am Fenster für die Hilfs-Gate-Schicht-Extraktionselektrode ausgebildet ist.
DE112016002344.8T 2015-11-10 2016-06-22 Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür Pending DE112016002344T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201510760338.1 2015-11-10
CN201510760338.1A CN105226090B (zh) 2015-11-10 2015-11-10 一种绝缘栅双极晶体管及其制作方法
PCT/CN2016/086751 WO2017080213A1 (zh) 2015-11-10 2016-06-22 一种绝缘栅双极晶体管及其制作方法

Publications (1)

Publication Number Publication Date
DE112016002344T5 true DE112016002344T5 (de) 2018-02-15

Family

ID=54994932

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016002344.8T Pending DE112016002344T5 (de) 2015-11-10 2016-06-22 Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür

Country Status (5)

Country Link
US (1) US10418469B2 (de)
JP (1) JP6608461B2 (de)
CN (1) CN105226090B (de)
DE (1) DE112016002344T5 (de)
WO (1) WO2017080213A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020121771A1 (de) 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09331063A (ja) 1996-04-11 1997-12-22 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
DE19651108C2 (de) 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
US6037628A (en) * 1997-06-30 2000-03-14 Intersil Corporation Semiconductor structures with trench contacts
US6608350B2 (en) * 2000-12-07 2003-08-19 International Rectifier Corporation High voltage vertical conduction superjunction semiconductor device
EP2463912B1 (de) * 2001-01-19 2015-07-08 Mitsubishi Denki Kabushiki Kaisha Halbleiterbauelement
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
JP4090747B2 (ja) * 2002-01-31 2008-05-28 三菱電機株式会社 絶縁ゲート型半導体装置
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
JP3927111B2 (ja) 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE112006000832B4 (de) * 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE102005019178A1 (de) * 2005-04-25 2006-11-02 Infineon Technologies Ag Halbleiterbauelement, insbesondere rückwärts leitender IGBT
JP5034461B2 (ja) * 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
TWI336948B (en) * 2006-01-24 2011-02-01 Nanya Technology Corp Method for fabricating a recessed-gate mos transistor device
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
US7449762B1 (en) * 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor
US7595241B2 (en) * 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP2008227251A (ja) * 2007-03-14 2008-09-25 Mitsubishi Electric Corp 絶縁ゲート型トランジスタ
DE102007020657B4 (de) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
JP5223235B2 (ja) * 2007-05-14 2013-06-26 株式会社デンソー 半導体装置
JP5587535B2 (ja) * 2007-11-14 2014-09-10 ローム株式会社 半導体装置
US7691711B2 (en) * 2008-01-31 2010-04-06 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP5423018B2 (ja) 2009-02-02 2014-02-19 三菱電機株式会社 半導体装置
US20100193835A1 (en) * 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
WO2011111500A1 (ja) * 2010-03-09 2011-09-15 富士電機システムズ株式会社 半導体装置
JP5639926B2 (ja) * 2011-02-28 2014-12-10 株式会社日立製作所 炭化珪素半導体装置及びその製造方法
JP5634318B2 (ja) 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
GB2506314B (en) * 2011-07-14 2015-09-09 Abb Technology Ag Insulated gate bipolar transistor
US8872278B2 (en) * 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
JP5891023B2 (ja) * 2011-12-07 2016-03-22 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
US9245985B2 (en) * 2012-03-28 2016-01-26 Infineon Technologies Americas Corp. IGBT with buried emitter electrode
JP6064371B2 (ja) * 2012-05-30 2017-01-25 株式会社デンソー 半導体装置
JP6072445B2 (ja) * 2012-06-28 2017-02-01 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置
US9018701B2 (en) * 2012-08-14 2015-04-28 Force Mos Technology Co., Ltd. Avalanche capability improvement in power semiconductor devices using three masks process
JP6190206B2 (ja) * 2012-08-21 2017-08-30 ローム株式会社 半導体装置
KR20140084913A (ko) * 2012-12-27 2014-07-07 에스케이하이닉스 주식회사 리세스게이트를 구비한 반도체장치 및 그 제조 방법
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9123559B2 (en) * 2013-05-31 2015-09-01 Infineon Technologies Ag Method for producing a semiconductor component
JP6177154B2 (ja) 2013-07-16 2017-08-09 株式会社東芝 半導体装置
WO2015022989A1 (ja) * 2013-08-15 2015-02-19 富士電機株式会社 半導体装置
JP6440989B2 (ja) * 2013-08-28 2018-12-19 ローム株式会社 半導体装置
JP2015177010A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
US10608104B2 (en) * 2014-03-28 2020-03-31 Infineon Technologies Ag Trench transistor device
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
JP6510310B2 (ja) * 2014-05-12 2019-05-08 ローム株式会社 半導体装置
US9231091B2 (en) * 2014-05-12 2016-01-05 Infineon Technologies Ag Semiconductor device and reverse conducting insulated gate bipolar transistor with isolated source zones
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6385755B2 (ja) * 2014-08-08 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102014113189B4 (de) * 2014-09-12 2023-04-20 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Feldelektrodenstrukturen, Gatestrukturen und Hilfsdiodenstrukturen
CN104183634B (zh) 2014-09-16 2017-07-21 株洲南车时代电气股份有限公司 一种沟槽栅igbt芯片
DE102014119395B4 (de) * 2014-12-22 2022-10-06 Infineon Technologies Ag Transistorbauelement mit Feldelektrode
DE102014119543B4 (de) * 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
JP6524666B2 (ja) * 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
JP6448434B2 (ja) * 2015-03-25 2019-01-09 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107112358B (zh) * 2015-07-16 2020-10-20 富士电机株式会社 半导体装置及半导体装置的制造方法
JP2017038015A (ja) * 2015-08-12 2017-02-16 株式会社東芝 半導体装置
CN107924940B (zh) * 2015-08-19 2021-02-05 三菱电机株式会社 半导体装置
KR102066310B1 (ko) * 2015-09-08 2020-01-15 매그나칩 반도체 유한회사 전력용 반도체 소자
JP6665457B2 (ja) 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
DE102015117469A1 (de) * 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
CN105226090B (zh) 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6676947B2 (ja) * 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
CN108463888B (zh) * 2016-01-19 2021-03-26 三菱电机株式会社 半导体装置
US10164078B2 (en) * 2016-03-18 2018-12-25 Infineon Technologies Americas Corp. Bipolar semiconductor device with multi-trench enhancement regions
US20170345905A1 (en) * 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
US20180358449A1 (en) * 2017-06-12 2018-12-13 Maxpower Semiconductor Inc. Fabrication of Trench-Gated Wide-Bandgap Devices
DE102016117511B4 (de) * 2016-09-16 2021-02-11 Infineon Technologies Austria Ag Halbleiterbauteil und Herstellungsverfahren dafür
DE102016125879B3 (de) * 2016-12-29 2018-06-21 Infineon Technologies Ag Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
JP6930858B2 (ja) * 2017-05-24 2021-09-01 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020121771A1 (de) 2020-08-19 2022-02-24 Infineon Technologies Ag Erste gate-elektrode und zweite gate-elektrode enthaltendehalbleitervorrichtung
US11728417B2 (en) 2020-08-19 2023-08-15 Infineon Technologies Ag Semiconductor device including first gate electrode and second gate electrode

Also Published As

Publication number Publication date
CN105226090B (zh) 2018-07-13
CN105226090A (zh) 2016-01-06
US20180190805A1 (en) 2018-07-05
WO2017080213A1 (zh) 2017-05-18
JP2018526813A (ja) 2018-09-13
US10418469B2 (en) 2019-09-17
JP6608461B2 (ja) 2019-11-20

Similar Documents

Publication Publication Date Title
DE112009003514B4 (de) Grabenbasierte leistungshalbleitervorrichtungen mit eigenschaften einer erhöhten durchbruchspannung
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE112016002344T5 (de) Bipolartransistor mit isoliertem gate und herstellungsverfahren dafür
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102009042391B4 (de) Halbleitervorrichtung
DE102012111503B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102015121516A1 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE102018203693A1 (de) Halbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102015121514A1 (de) Umgekehrt leitender bipolarer Transistor mit isoliertem Gate
DE112013006666T5 (de) Halbleitereinrichtung
DE102017121555A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE112012007207T5 (de) Halbleitervorrichtung
DE102017121460A1 (de) Halbleiter-Vorrichtung und Verfahren zum Herstellen derselben
DE102014218007A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015209570A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE1964979C3 (de) Halbleiterbauelement mit wenigstens einem lateralen Transistor und Verfahren zu seiner Herstellung
DE102020128891A1 (de) Halbleitervorrichtung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE102017217234B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102014013947A1 (de) Halbleiterbauelement
DE2833068C2 (de)
DE102014107721B4 (de) Leistungshalbleiter und zugehöriges Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication