DE102011080545A1

DE102011080545A1 - Halbleitersubstrat eines elektronischen Bauelementes

Info

Publication number: DE102011080545A1
Application number: DE201110080545
Authority: DE
Inventors: Richard Spitz
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2011-08-05
Filing date: 2011-08-05
Publication date: 2013-02-07

Abstract

Erfindungsgemäß wird ein Halbleitersubstrat eines elektronischen Bauelements derart ausgebildet, dass ein elektronisches Bauelement, enthaltend das Halbleitersubstrat, temperaturwechselfest im Betrieb, insbesondere innerhalb einer Schaltungsanordnung eines Kraftfahrzeuges, eingesetzt werden kann. Hierzu sieht die Erfindung vor, dass in einer ersten und/oder zweiten Großfläche des Halbleitersubstrats zumindest eine Dehnungsfuge in Form einer Vertiefung zum Abbau von mechanischen Spannungen im Halbleitersubstrat aufgrund von Wärmedehnung oder Wärmeschrumpfung eingebracht ist.

Description

Die Erfindung betrifft ein Halbleitersubstrat eines elektronischen Bauelements, ein elektronisches Bauelement dieses enthaltend, ferner eine Schaltungsanordnung umfassend das elektronische Bauelement sowie ein Verfahren zur Herstellung desselben gemäß dem Oberbegriff der unabhängigen Ansprüche.
Stand der Technik
In vielen Bereichen der Technik werden elektronische Bauelemente, wie z.B. integrierte Schaltkreise (IC), Transistoren oder Dioden, innerhalb elektrischer Schaltungsanordnungen eingesetzt. Hierbei werden verschiedenste elektronische Bauelemente auf einem Basisteil, z.B. Substrat oder Ähnlichem, fixiert. Das Fixieren der elektrischen Bauelemente erfolgt beispielsweise durch eine Verbindungsschicht, wie z.B. eine Klebe-, Lot- oder Sinterschicht. Durch den Unterschied zwischen Raum-, Füge- und Betriebstemperatur, der Steifigkeit der Verbindungsschicht und der stark unterschiedlichen Ausdehnungskoeffizienten von zum Beispiel IC und Substrat, können jedoch sehr hohe mechanische bzw. thermomechanische Spannungen in den elektronischen Bauelementen entstehen. Dadurch kann es insbesondere bei thermischen Belastungen zu einem sogenannten "Muschelbruch" am elektronischen Bauteil kommen, bei dem Teilbereiche der Oberfläche des elektronischen Bauelements herausgebrochen werden. Dies kann zu sehr kurzer Lebensdauer derartiger elektronischer Baugruppen führen.
Um die Entstehung von mechanischen Spannungen innerhalb des elektronischen Bauelements zu reduzieren, ist es bekannt, um den Bereich des fixierten elektronischen Bauelements runde Vertiefungen, sogenannte Dimpels, in die Substratoberfläche einzubringen. Durch die runden Vertiefungen wird das Substrat in diesem Bereich elastischer, so dass sich mechanische Spannungen infolge unterschiedlicher Ausdehnungskoeffizienten des Substrats, der Verbindungsschicht und des elektronischen Bauelements bereits in dem von den runden Vertiefungen umschlossenen Bereich des Substrates abbauen können.
Mechanische und/oder thermomechanische Spannungen im Inneren des elektronischen Bauteils, die durch unterschiedliche Ausdehnungskoeffizienten der das elektronische Bauteil bildenden Anordnung entstehen, können nicht verhindert werden.
Offenbarung der Erfindung
Vorteile
Der Erfindung liegt die Aufgabe zu Grunde, ein Halbleitersubstrat eines elektronischen Bauelements derart auszubilden, dass ein elektronisches Bauelement, enthaltend das Halbleitersubstrat, temperaturwechselfest im Betrieb, insbesondere innerhalb einer Schaltungsanordnung eines Kraftfahrzeuges, eingesetzt werden kann.
Ferner ist es Aufgabe, ein Verfahren zur Ausbildung eines elektronischen Bauelements, enthaltend ein derartiges Halbleitersubstrat, anzugeben.
Diese Aufgaben werden durch ein Halbleitersubstrat eines elektronischen Bauelements, ein elektronisches Bauelement dieses enthaltend, ferner eine Schaltungsanordnung umfassend das elektronische Bauelement sowie ein Verfahren zur Herstellung desselben gemäß den kennzeichnenden Merkmalen der unabhängigen Ansprüche gelöst.
Eine erste und/oder zweite Großfläche des Halbleitersubstrats weist jeweils mindestens eine Anschlussfläche zum elektrischen und/oder mechanischen Kontaktieren des Halbleitersubstrats mit zumindest einem Fügepartner auf. Innerhalb eines elektronischen Bauelements ist das Halbleitersubstrat in einer möglichen Ausführung ausschließlich über jeweils eine Anschlussfläche auf der ersten und/oder zweiten Großfläche, beispielsweise mittels einer Verbindungsschicht, an einen Fügepartner, zum Beispiel einen Substratträger oder einem Gehäuseelement des elektronischen Bauelements, angebunden. Bevorzugt überdeckt die ausschließlich eine Anschlussfläche die erste und/oder zweite Großfläche des Halbleitersubstrats vollständig.
In einer weiteren möglichen Ausführung ist das Halbleitersubstrat innerhalb eines elektronischen Bauelements über mehr als eine Anschlussfläche, beispielsweise jeweils zwei, drei, vier oder mehr Anschlussflächen auf der ersten und/oder zweiten Großfläche, an einen Fügepartner angebunden. Je nach Anordnung der mehr als einen Anschlussfläche ergibt sich ein jeweils auf der ersten und/oder zweiten Großfläche ausgebildetes Anschlussschema des Halbleitersubstrates. Das Anschlussschema bestimmt den Bereich des Halbleitersubstrats, welcher mechanischen und/oder thermomechanischen Spannungen, beispielsweise infolge von Wärmedehnung oder Wärmeschrumpfung, ausgesetzt ist. Allgemein ist das Halbleitersubstrat im Bereich der Anschlussflächen sowie in dem zwischen den Anschlussflächen befindlichen Bereich derartigen Spannungen ausgesetzt. Ein Flächenbereich des Halbleitersubstrats, welcher durch mindestens zwei Anschlussflächen sowie zwischen diesen Anschlussflächen gedachten geradlinigen Verbindungslinien umrandet ist, umfasst zumindest einen Teilbereich des Halbleitersubstrats, welcher den genannten Spannungen ausgesetzt ist.
Der für die Erfindung relevante Bereich des Halbleitersubstrates, welcher größtenteils den von mechanischen bzw. thermomechanischen Spannungen beanspruchten Bereich umfasst, kann angegeben werden als der maximale Flächenbereich auf der ersten und/oder zweiten Großfläche, welcher zwischen den Anschlussflächen des Anschlussschemas ausgebildet werden kann und welcher von mindestens zwei der Anschlussflächen zusammen mit gedachten geradlinigen Verbindungslinien zwischen den zumindest zwei Anschlussflächen umrandet ist.
Kennzeichnend für das erfindungsgemäße Halbleitersubstrat ist, dass in der ersten und/oder zweiten Großfläche des Halbleitersubstrats zumindest eine Dehnungsfuge in Form einer Vertiefung zum Abbau von mechanischen Spannungen im Halbleitersubstrat aufgrund von Wärmedehnung oder Wärmeschrumpfung eingebracht ist. Ferner ist die zumindest eine Dehnungsfuge zumindest teilweise innerhalb der zumindest einen Anschlussfläche und/oder innerhalb des maximalen Flächenbereichs angeordnet. Durch diese Maßnahme weist der von mechanischen und/oder thermomechanischen Spannungen beanspruchte Bereich des Halbleitersubstrats zumindest teilweise einen – verglichen mit dem Grundquerschnitt des Halbleitersubstrates – geringeren Querschnitt auf. In vorteilhafter Weise zeigt der verringerte Querschnitt des Halbleitersubstrates in diesem Bereich einen geringeren Widerstand gegenüber mechanischer Beanspruchung. Auf diese Weise werden mechanische und/oder thermomechanische Spannungen innerhalb des Halbleitersubstrates infolge einer derart erzielten Elastizitätserhöhung des Halbleitersubstrates wirkungsvoll reduziert.
Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des erfindungsgemäßen Halbleitersubstrates möglich.
In einer vorteilhaften Ausführungsform ist die Dehnungsfuge als Ausnehmung ausgebildet. Ausnehmung bedeutet im Sinne der Erfindung, dass zwischen der ersten und der zweiten Großfläche im Bereich der Ausnehmung eine durchgehende Öffnung im Halbleitersubstrat gebildet ist. Bevorzugt sind Ausnehmungen mit einem kreisrunden Querschnitt, da diese sich technisch einfach herstellten lassen, z.B. mittels eines Lasers. Ebenso bevorzugt sind längliche und zugleich schmale Ausnehmungen. Auf diese Weise kann eine hohe Elastizität des Halbleitersubstrates erreicht werden, ohne dass Bauraum für die auf den Großflächen vorgesehene elektronische Schaltungsanordnung verloren geht.
In Weiterbildung des erfindungsgemäßen Halbleitersubstrats ist mit Vorteil vorgesehen, dass die zumindest eine Dehnungsfuge zumindest teilweise umlaufend, bevorzugt geschlossen umlaufend, zur Außenkontur des maximalen Flächenbereichs ausgebildet ist. Da sich das Halbleitersubstrat bei einer Temperaturveränderung in der Regel in alle Raumrichtungen ausdehnt bzw. schrumpft, wie in 1b dargestellt, werden durch eine beispielsweise vollständig umlaufende Dehnungsfuge mögliche thermomechanische Spannungen in allen Ausdehnungsrichtungen wirkungsvoll reduziert.
In einer bevorzugten Ausführungsform weist das Halbleitersubstrat im Bereich der Dehnungsfuge und der der Dehnungsfuge abgewandeten Großfläche eine Sicherheitsdicke von mindestens 80 µm, bevorzugt von mindestens 100 µm, auf.
Dadurch ist sichergestellt, dass das Halbleitersubstrat neben einer hohen Elastizität auch eine ausreichende Festigkeit aufweist, insbesondere zur Handhabung zum Beispiel bei der Fertigung zu einem elektronischen Bauelement.
Besonders bevorzugt ist das Halbleitersubstrat aus Silizium. Vorteilhaft sind ferner Halbleitersubstrate aus Siliziumcarbid, Galliumarsenid oder Indiumphosphid. Aus der Halbleiterfertigung werden sogenannte Wafer aus diesen Materialien bereitgestellt. Auf diese Weise kann eine kostengünstige Fertigung von erfindungsgemäßen Halbleitersubstraten erreicht werden.
Die Erfindung betrifft des Weiteren ein elektronisches Bauelement. Das erfindungsgemäße elektronische Bauelement umfasst zumindest ein zuvor beschriebenes erfindungsgemäßes Halbleitersubstrat. In vorteilhafter Weise können derartige elektronische Bauelemente im Betrieb auftetende Temperaturänderungen unbeschadet überstehen.
In einer bevorzugten Ausführung ist das elektronische Bauelement eine Diode, ein Transistor oder ein integrierter Schaltkreis. Da derartige elektronische Bauelemente in hoher Anzahl in elektronischen Schaltungsanordnungen eingesetzt sind, kann deren Betriebszuverlässigkeit bei Einsatz von erfindungsgemäßen elektronischen Bauelementen gesteigert werden.
Ferner betrifft die Erfindung eine Schaltungsanordnung, welche mindestens ein zuvor beschriebenes erfindungsgemäßes elektronisches Bauelement umfasst. Derartige Schaltungsanordnungen weisen in vorteilhafter Weise insgesamt eine geringe Ausfallwahrscheinlichkeit auf, insbesondere wenn die Schaltungsanordnung betriebsbedingt hohen Temperaturschwankungen, wie z.B. beim Einsatz im Kraftfahrzeugbereich, ausgesetzt ist.
Des Weiteren umfasst die Erfindung ein Verfahren zur Herstellung eines elektronischen Bauelements enthaltend ein Halbleitersubstrats, insbesondere zumindest ein zuvor beschriebenes erfindungsgemäßes Halbleitersubstrat. Erfindungsgemäß wird in einem ersten Verfahrensschritt ein ein- oder polykristalliner Halbleiter-Rohling aus Silizium, Siliziumcarbid, Galliumarsenid oder Indiumphosphid bereitgestellt. Derartige Halbleiter-Rohlinge werden aus sogenannten Ingots allgemein für die Halbleiterfertigung hergestellt. In einem weiteren Bearbeitungsschritt wird der Halbleiter-Rohling zu einem Halbleitersubstrat mit einer oberen und einer unteren Großfläche bearbeitet, wobei auf der ersten und/oder zweiten Großfläche jeweils mindestens eine Anschlussfläche zum elektrischen und/oder mechanischen Kontaktieren des Halbleitersubstrats mit zumindest einem Fügepartner vorgesehen wird. Bei mehr als einer Anschlussfläche wird zwischen den Anschlussflächen geometrisch ein maximaler Flächenbereich ausgebildet, welcher von mindestens zwei der Anschlussflächen 11 zusammen mit (gedachten) geradlinigen Verbindungslinien zwischen den zumindestens zwei Anschlussflächen 11 umrandet wird. Durch den maximalen Flächenbereich wird der Bereich des Halbleitersubstrates definiert, welcher im Betrieb innerhalb eines elektronischen Bauelements durch Wärmedehnung oder Wärmeschrumpfung mechanischen und/oder thermomechanischen Spannungen ausgesetzt ist. Des Weiteren wird innerhalb des Verfahrensschrittes eine auf der oberen und/oder unteren Großfläche angeordnete elektronische Schaltung ausgebildet. Ferner wird in die obere und/oder untere Großfläche zumindest eine Dehnungsfuge in Form einer Vertiefung zum Abbau von mechanischen Spannungen im Halbleitersubstrat aufgrund von Wärmedehnung oder Wärmeschrumpfung eingebracht, wobei die zumindest eine Dehnungsfuge zumindest teilweise innerhalb der mindestens einen Anschlussfläche und/oder innerhalb des maximalen Flächenbereichs angeordnet wird.
In einer bevorzugten Verfahrensausführung wird die zumindest eine Dehnungsfuge vor der Ausbildung der elektronischen Schaltung eingebracht.
In einer vorteilhaften Ausführung des erfindungsgemäßen Verfahrens wird der ein- oder polykristalline Halbleiter-Rohling in Form eines Wafers bereitgestellt. Dadurch kann eine kostengünstige Fertigung gewährleistet werden, insbesondere dadurch, dass auf dem Wafer parallel mehrere Halbleitersubstrate ausgebildet werden können.
In Weiterbildung des Verfahrens wird besonders bevorzugt zumindest ein Halbleitersubstrat aus dem Wafer herausgetrennt.
Kurze Beschreibung der Zeichnungen
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung. Diese zeigt in:
1: einen Ausschnitt des Inneren eines elektronischen Bauelements enthaltend ein Halbleitersubstrat,
2a: schematisch die Entstehung thermomechanischer Spannungen in einem Halbleitersubstrat,
2b–2f: beispielhafte Halbleitersubstrate eines elektronischen Bauelements, bei welchen die erste und/oder zweite Großfläche mehr als eine Anschussfläche aufweist,
3a: eine erste Ausführung eines erfindungsgemäßen Halbleitersubstrates in einer Draufsicht,
3b: eine weitere Ausführung eines erfindungsgemäßen Halbleitersubstrates in einer Draufsicht,
3c: eine Ausführung eines erfindungsgemäßen Halbleitersubstrates in einer Seitenansicht,
4a: schematisch einen Wafer,
4b: einen Wafer mit mehreren ausgebildeten Halbleitersubstraten mit eingebrachten Dehnungsfugen.
In den Figuren sind funktional gleiche Bauteile jeweils mit gleichen Bezugszeichen gekennzeichnet.
1 zeigt einen Ausschnitt des Inneren eines elektronischen Bauelements 100, insbesondere enthaltend ein Halbleitersubstrat 10, beispielsweise eines integrierten Schaltkreises. Das Halbleitersubstrat 10 weist eine erste und eine zweite Großfläche 15, 16 auf. Die Großflächen 15, 16 sind jeweils über eine Verbindungsschicht 20, beispielsweise eine Sinterverbindung, an einen Fügepartner 30, beispielsweise ein Kupfergehäuse, angebunden. Auf dem Halbleitersubstrat 10 ist eine elektronische Schaltung angeordnet (nicht dargestellt), welche beispielsweise eine Vielzahl von Transistoren und Dioden aufweist. Das Halbleitersubstrat 10, beispielsweise aus Silizium, die Sinterverbindung 20 und das Kupfergehäuse 30 weisen unterschiedliche thermische Ausdehnungskoeffizienten auf. Die unterschiedlichen thermischen Ausdehnungskoeffizienten führen dazu, dass beim Fügen des Halbleitersubstrats 10 mit dem Kupfergehäuse 30 mittels der Sinterschicht 20 bei einer Fügetemperatur mechanische bzw. thermomechanische Spannungen in dem Halbleitersubstrat 10 entstehen. Ebenso treten mechanische bzw. thermomechanische Spannungen im Halbleitersubstrat 10 auf, wenn das elektronische Bauelement 100 im Betrieb Temperaturschwankungen ausgesetzt ist.
2a zeigt schematisch die Entstehung thermomechanischer Spannungen im Halbleitersubstrat 10. Das Halbleitersubstrat 10 ist in einer Draufsicht auf die Großfläche 15 oder 16 gezeigt, wobei die Verbindungsschicht 20 und das Kupfergehäuse 30 nicht dargestellt sind. Im Unterschied zur 1 ist nur ein mittlerer Flächenbereich der ersten oder zweiten Großfläche 15, 16 als eine Anschlussfläche 11 ausgebildet, über welche das Halbleitersubstrat 10 mittels der Verbindungsschicht 20 beispielsweise an das Kupfergehäuse 30 elektrisch und/oder mechanisch angebunden wird. Bei beispielsweise einer Temperaturerhöhung kommt es zu einer allseitigen Ausdehnung des Halbleitersubstrates 10, der Sinterverbindung 20 und des Kupfergehäuses 30, insbesondere in Pfeilrichtung in der dargestellten x-y-Ebene. Da sich das Kupfergehäuse 30 und/oder die Verbindungsschicht 20 auf Grund der Temperatureinwirkung beispielsweise stärker ausdehnen als das Halbleitersubstrat 10, treten innerhalb des Halbleitersubstrates 10 Zugspannungen auf (bzw. Druckspannungen bei Wärmeschrumpfung infolge einer Temperatursenkung). Die mechanischen Spannungen im Halbleitersubstrat 10 entstehen nur in dem Bereich der Anschlussfläche 11. Der die Anschlussfläche 11 umgebende Restbereich 12a des Halbleitersubstrates 10 wird in seiner Ausdehnung nicht behindert und ist somit frei von mechanischen Spannungen. Grundsätzlich ist das Halbleitersubstrat 10 gegenüber mechanischen bzw. thermomechanischen Spannungen sehr empfindlich und kann infolge dieser brechen.
2b–2f zeigen weitere beispielhafte Halbleitersubstrate 10 eines elektronischen Bauelements 100, bei welchen die erste und/oder zweite Großfläche 15, 16 jeweils mehr als eine Anschussfläche 11 aufweist. Die Anordnung der mehr als einen Anschlussfläche 11 definiert ein Anschlussschema, über welches das Halbleitersubstrats 10 mittels einer Verbindungsschicht 20 mit einem Fügepartner 30 mechanisch und/oder elektrisch kontaktiert wird. Das Anschlussschema bestimmt den Bereich des Halbleitersubstrats 10, welcher mechanischen und/oder thermomechanischen Spannungen, beispielsweise infolge von Wärmedehnung oder Wärmeschrumpfung, ausgesetzt ist. Dieser Bereich entspricht einem maximalen Flächenbereich 12 auf der ersten und/oder zweiten Großfläche, welcher zwischen den Anschlussflächen 11 des Anschlussschemas ausgebildet werden kann. Dabei ist der maximale Flächenbereich für das Verständnis der Erfindung definiert als die von mindestens zwei der Anschlussflächen 11 zusammen mit geradlinigen Verbindungslinien 10a zwischen den mindestens zwei Anschlussflächen 11 umrandete Fläche.
Die Halbleitersubstrate 10 gemäß den 2b–2d weisen beispielsweise 4, 5 bzw. 6 Anschlussflächen 11 auf der ersten und/oder zweiten Großfläche 15, 16 auf. Dabei ist in den vier Ecken der rechteckförmigen Halbleitersubstrate 10 jeweils eines der Anschlussflächen 11 angeordnet. Trotz unterschiedlichem Anschlussschema der Halbleitersubstrate 10 gemäß den 2b–d umranden diese vier am weitesten außen liegenden Anschlussflächen 11 zusammen mit zwischen diesen angeordneten geradlinigen Verbindungslinien 10a jeweils einen gleichen maximalen Flächenbereich 12 zwischen den Anschlussflächen 11, der infolge von Wärmedehnung oder Wärmeschrumpfung thermomechanischen Spannungen ausgesetzt ist. Der maximale Flächenbereich ist in diesem Beispiel rechteckförmig und entspricht der ersten und/oder zweiten Großfläche 15, 16.
Im Unterschied hierzu zeigen 2e und 2f mögliche Ausführungen von Anschlussschemas von Halbleitersubstraten 10, welche einen dreieckförmigen bzw. rauteförmigen maximalen Flächenbereich 12 zwischen den Anschlussflächen 11 ausbilden. Daneben verbleibt jeweils ein Restbereich 12a des Halbleitersubstrates 10, welcher in seiner Ausdehnung nicht behindert wird und somit frei von mechanischen Spannungen ist.
Die Erfindung geht aus von Halbleitsubstraten eines elektronischen Bauelements und von elektronischen Bauelementen entsprechend den Ausführungen gemäß 1 und 2a–2f. Des Weiteren fallen unter die Erfindung Ausführungen von Halbleitersubstraten, welche im Querschnitt die Form eines Quadrates, eines Rechteckes, eines Dreieckes, eines Kreises, einer Raute, eines Trapezes, eines Ovals oder eines Vielecks aufweisen. Neben Anschlussschemas des Halbleitersubstrats, wie in den 2b–2f gezeigt, finden erfindungsgemäß auch andere Ausführungen von Anschlussschemas Anwendung. Bevorzugt sind Anschlussschemas, bei welchen zwischen den Anschlussflächen ein maximaler Flächenbereich ausgebildet werden kann, welcher von mindestens zwei der Anschlussflächen (11) zusammen mit geradlinigen Verbindungslinien zwischen den mindestens zwei Anschlussflächen (11) umrandet ist und dessen Querschnitt, zumindest weitestgehend, die Form eines Quadrates, eines Rechteckes, eines Dreieckes, eines Kreises, einer Raute, eines Trapezes, eines Ovals oder eines Vielecks aufweist.
3a zeigt eine erste Ausführung eines erfindungsgemäßen Halbleitersubstrats 10, beispielsweise aus Silizium. Dem Halbleitersubstrat 10 liegt in diesem Ausführungsbeispiel ein Anschlussschema zu Grunde, durch welches ein rechteckförmiger maximaler Flächenbereich 12 gebildet ist, der innerhalb eines elektronischen Bauelements mechanischen und/oder thermomechanischen Spannungen ausgesetzt ist. Innerhalb des maximalen Flächenbereichs 12 sind insgesamt vier jeweils senkrecht zueinander angeordnete Dehnungsfugen 50 in die erste und/oder zweite Großfläche 15, 16 eingebracht. Die Dehnungsfugen 50 sind geradlinig ausbildet und verlaufen, zumindest im Wesentlichen, parallel zu jeweils einer Seitenkante 10a des maximalen Flächenbereichs 12. Ferner reichen die Enden einer Dehnungsfuge 50, zumindest bevorzugt, jeweils bis an die Seitenkanten 10a heran.
3b zeigt eine weitere Ausführung eines erfindungsgemäßen Halbleitersubstrats 10. Im Unterschied zur Ausführung gemäß 3a ist innerhalb des maximalen Flächenbereichs 12 eine zu den Seitenkanten 10a geschlossen umlaufende Dehnungsfuge 50’ eingebracht. Die Dehnungsfuge 50’ entspricht dem Verlauf nach den durch ihre Schnittpunkte begrenzten Dehnungsfugen 50 in 3a. Zusätzlich können die Eckpunkte 51 gemäß 3b abgerundet sein.
Es ist allgemein vorteilhaft zumindest eine Dehnungsfuge 50, 50’ in einem Randbereich 13 des maximalen Flächenbereichs 12 anzuordnen, da hier im Allgemeinen die größten mechanischen und/oder thermomechanischen Spannungen innerhalb des Halbleitersubstrats 10 auftreten. Der Randbereich 13 ist gebildet durch die Seitenkanten 10a und durch parallel zu den Seitenkanten 10a versetzte Innenkanten 10b innerhalb des maximalen Flächenbereichs 12. Der Versatz der Innenkante 10b zur Seitenkante 10a ist im Bereich von 0–20% des Längenmaßes der Seitenkante 10a vorgesehen, insbesondere für den Fall, dass der maximale Flächenbereich 12 von gleich langen Seitenkanten 10a umrandet ist, wie das z.B. bei einem Quadrat, einer Raute oder einem gleichseitigem Vieleck gegeben ist. Des Weiteren gilt ein derartiger Versatz bei einem maximalen Flächenbereichen 12, welcher durch unterschiedlich lange Seitenkanten 10 umrandet ist, wobei die längste Seitenkante 10a bis zu einem Faktor 1,5 länger ist als die kürzeste Seitenkante 10a. Dies kann beispielsweise bei einem rechteckigen Flächenbereich gegeben sein. In diesem Falle bezieht sich der Bereich von 0–20% auf das Längenmaß der längsten Seitenkante 10a. Bei einem maximalen Flächenbereich 12, welcher durch einen runden Querschnitt gebildet ist, ist ein Versatz im Bereich von 0–20% bezogen auf den Radius dieser Kreisfläche vorgesehen.
Weitere vorteilhafte Anordnungen der zumindest einen Dehnungsfuge 50, 50’ innerhalb des maximalen Flächenbereichs 12 lassen sich auch durch Simulationen mittels Berechnungsprogrammen bestimmen. So sind auch Anordnungen von Dehnungsfugen 50, 50’ denkbar, die ein, insbesondere regelmäßiges Muster innerhalb des maximalen Flächenbereichs 12 ausbilden. Beispielsweise können mehrere offene oder umlaufend geschlossene Dehnungsfugen 50, 50’ versetzt zueinander angeordnet sein. Ebenso können offene und geschlossene Dehnungsfugen 50, 50’ vorgesehen sein, welche sich beispielsweise auch mindestens in einem gemeinsamen Punkt überschneiden.
Eine alternative Ausführungsform sieht Dehnungsfugen 50, 50’ als Ausnehmungen vor. Besonders vorteilhaft sind runde Ausnehmungen. Dabei können mehrere Ausnehmung derart versetzt zueinander angeordnet werden, dass zwischen den Ausnehmungen Material des Halbleitersubstrats bestehen bleibt. Eine gedachte Verbindung der derartig versetzten Ausnehmungen weist bevorzugt einen Verlauf der oben beschriebenen Ausführungen der Dehnungsfugen 50, 50’ auf. Des Weiteren kann zumindest eine Ausnehmung zusätzlich zu den oben beschriebenen Ausführungen der Dehnungsfugen 50, 50’ vorgesehen sein.
3c zeigt eine Ausführung eines erfindungsgemäßen Halbleitersubstrates 10 in einer Seitenansicht. In der zweiten Großfläche 16 sind die dort eingebrachten Dehnungsfugen 50, 50’ als Vertiefung dargestellt. Bei Halbleitersubstraten 10 mit einer Dicke bis zu 200 µm weist die Dehnungsfuge 50, 50’ bevorzugt eine Tiefe t von 10–100 µm, besonders bevorzugt von 50–100 µm, auf. Ferner ist die Fugenbreite b vorteilhaft innerhalb von 50–200 µm vorgesehen. Um eine ausreichende Festigkeit des Halbleitersubstrates 10 insbesondere bei dessen Handhabung zu gewährleisten, weist das Halbleitersubstrat 10 im Bereich der Dehnungsfuge 50, 50’ und der der Dehnungsfuge 50, 50’ abgewandten Großfläche eine Sicherheitsdicke s von mindestens 80 µm, bevorzugt von mindesten 100 µm, auf. Das Halbleitersubstrat weist idealer Weise eine Dicke d von mindestens 100 µm auf.
3d zeigt eine Detailansicht der Dehnungsfuge 50, 50’ aus 3c. Dargestellt sind mögliche Querschnittsformen der Dehnungsfuge 50, 50’, insbesondere in Form eines U oder V. Bevorzugt sind ausgebildete Ecken innerhalb der Querschnittsform abgerundet.
Alternativ können gemäß 3c auch in der ersten Großfläche 15 symmetrisch oder asymmetrisch zu zweiten Großfläche 16 angeordnete Dehnungsfugen 50, 50` vorgesehen sein (gestrichelt dargestellt). Des Weiteren ist denkbar, dass in der ersten Großfläche 15 in ihrem Verlauf und in ihrer Querschnittsform andere Dehnungsfugen 50, 50’ vorgesehen sind als in der zweiten Großfläche 16.
4a und 4b zeigen beispielhaft die Herstellung eines elektronischen Bauelements enthaltend ein Halbleitersubstrat, insbesondere ein zuvor beschriebenes erfindungsgemäßes Halbleitersubstrat 10. Bevorzugt sind Halbleitersubstrate 10 mit Großflächen 15, 16 von 10–200 mm².
In einem ersten Verfahrensschritt wird ein ein- oder polykristallinen Halbleiter-Rohling 200 bereitgestellt, beispielsweise ein Silizium-Wafer 200. Anschließend werden auf dem Silizium-Wafer 200 bevorzugt mehrere Halbleitersubstrate 10 entsprechend der 4b ausgebildet. Dabei wird auf den jeweiligen Großflächen 15, 16 der Halbleitersubstrate 10 nach Verfahren der Halbleitertechnik eine elektronische Schaltung (nicht dargestellt) vorgesehen. Ferner wird auf der ersten und/oder zweiten Großfläche zumindest eine Anschlussfläche vorgesehen, welche das Halbleitersubstrat 10 innerhalb eines elektronischen Bauelements mittels beispielsweise einer Verbindungsschicht mit einem Fügepartner, beispielsweise einem Gehäuseteil des elektronischen Bauelements, verbindet. Es können auch mehr als eine Anschlussfläche vorgesehen werden. Dabei wird bei mehr als einer Anschlussfläche zwischen den Anschlussflächen geometrisch ein maximaler Flächenbereich ausgebildet, welcher von mindestens zwei der Anschlussflächen zusammen mit geradlinigen Verbindungslinien zwischen den zumindestens zwei Anschlussflächen umrandet wird. Durch den maximalen Flächenbereich wird der Bereich des Halbleitersubstrates definiert, welcher im Betriebseinsatz innerhalb eines elektronischen Bauelements durch Wärmedehnung oder Wärmeschrumpfung mechanischen und/oder thermomechanischen Spannungen ausgesetzt wird.
Ferner wird in die Halbleitersubstrate 10 in die jeweilige obere und/oder untere Großfläche 15, 16 zumindest eine Dehnungsfuge 50, 50’, insbesondere entsprechend den Ausführungen zu den 3a–3d, in Form einer Vertiefung zum Abbau von mechanischen Spannungen im Halbleitersubstrat aufgrund von Wärmedehnung oder Wärmeschrumpfung eingebracht. Das Einbringen der Dehnungsfugen 50, 50’ erfolgt beispielsweise mittels Laser oder durch Sägen. Dabei wird beim Einbringen der Dehnungsfugen 50, 50’ derart vorgegangen, dass die die zumindest eine Dehnungsfuge 50, 50’ zumindest teilweise innerhalb der zumindest einen Anschlussfläche und/oder innerhalb des maximalen Flächenbereichs eines Halbleitersubstrates 10 angeordnet wird. Bevorzugt sind die Halbleitersubstrate 10 symmetrisch auf dem Silizium-Wafer 200 ausgebildet, so das die Dehnungsfugen 50, 50’ in Form einer Matrixstruktur über mehrere auf dem Wafer 200 ausgebildeten Halbleitersubstraten 10 hinweg eingebracht werden können. Das Einbringen der Dehnungsfugen 50, 50’ kann sowohl vor als auch nach der Ausbildung der elektronischen Schaltung auf der ersten und/oder zweiten Großfläche 15, 16 des jeweiligen Halbleitersubstrats 10 eingebracht werden.
Abschließend können die einzelnen Halbleitersubstrate 10 durch beispielsweise Lasern oder Sägen aus dem Silizium Wafer 200 mittels Trennschnitten 210 herausgetrennt bzw. vereinzelt werden.
Zur Fertigstellung des elektronischen Bauelements, beispielsweise zu einem Transistor, einer Diode oder einem integrierten Schaltkreis, wird anwendungsspezifisch eine weitere Aufbau- und Verbindungstechnik sowie ggf. eine Umhausung vorgesehen.

Claims

Halbleitersubstrat (10) eines elektronischen Bauelements (100) mit einer ersten und zweiten Großfläche (15, 16), wobei die erste und/oder zweite Großfläche (15, 16) jeweils mindestens eine Anschlussfläche (11) zum elektrischen und/oder mechanischen Kontaktieren des Halbleitersubstrats (10) mit zumindest einem Fügepartner (30) aufweist, wobei bei mehr als einer Anschlussfläche (11) pro Großfläche (15, 16) zwischen den Anschlussflächen (11) ein maximaler Flächenbereich (12) ausgebildet ist, welcher von mindestens zwei der Anschlussflächen (11) zusammen mit geradlinigen Verbindungslinien zwischen den mindestens zwei Anschlussflächen (11) umrandet ist, dadurch gekennzeichnet, dass in der ersten und/oder zweiten Großfläche (15, 16) des Halbleitersubstrats (10) zumindest eine Dehnungsfuge (50, 50’) in Form einer Vertiefung zum Abbau von mechanischen Spannungen im Halbleitersubstrat (10) aufgrund von Wärmedehnung oder Wärmeschrumpfung eingebracht ist, wobei die zumindest eine Dehnungsfuge (50, 50’) zumindest teilweise innerhalb der mindestens einen Anschlussfläche (11) und/oder innerhalb des maximalen Flächenbereichs (12) angeordnet ist.
Halbleitersubstrat nach Anspruch 1, dadurch gekennzeichnet, dass die Dehnungsfuge (50, 50’) als Ausnehmung ausgebildet ist.
Halbleitersubstrat nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Dehnungsfuge (50, 50’) zumindest teilweise umlaufend, bevorzugt geschlossen umlaufend, insbesondere parallel versetzt zur Außenkontur (10a) des maximalen Flächenbereichs (12) ausgebildet ist.
Halbleitersubstrat nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dehnungsfuge (50, 50’) geradlinig ausgebildet ist.
Halbleitersubstrat nach einem der Ansprüche 1, 3 oder 4, dadurch gekennzeichnet, dass die Dehnungsfuge (50, 50’) zumindest mit beiden Enden bis an den äußeren Randbereich des maximalen Flächenbereichs (12) reicht.
Halbleitersubstrat nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Dehnungsfuge (50, 50’) eine Breite (b) zwischen 50–200 µm aufweist.
Halbleitersubstrat nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Dehnungsfuge (50, 50’) eine Tiefe (t) von 10–100 µm aufweist.
Halbleitersubstrat nach einem der Ansprüche 1 oder 3 bis 7, dadurch gekennzeichnet, dass das Halbleitersubstrat (10) im Bereich der Dehnungsfuge (50, 50’) und der der Dehnungsfuge (50, 50’) abgewandten Großfläche (15, 16) eine Sicherheitsdicke (s) von mindestens 100 µm aufweist.
Halbleitersubstrat nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Halbleitersubstrat (10) aus Silizium, Siliziumcarbid, Galliumarsenid oder Indiumphosphid ist.
Elektronisches Bauelement, dadurch gekennzeichnet, dass es ein Halbleitersubstrat (10) nach einem der Ansprüche 1 bis 9 umfasst.
Elektronisches Bauelement nach Anspruch 10, dadurch gekennzeichnet, dass das elektronische Bauelement (100) eine Diode, ein Transistor oder ein integrierter Schaltkreis ist.
Schaltungsanordnung, dadurch gekennzeichnet, dass sie mindestens ein elektronisches Bauelement (100) nach einem der Ansprüche 10 oder 11 umfasst.
Verfahren zur Herstellung eines elektronischen Bauelements (100) enthaltend ein Halbleitersubstrat (10), insbesondere nach einem der Ansprüche 1 bis 9, mit den Verfahrensschritten: a) Bereitstellen eines ein- oder polykristallinen Halbleiter-Rohlings (200) aus Silizium, Siliziumcarbid, Galliumarsenid oder Indiumphosphid b) Bearbeiten des Halbleiter-Rohlings (200) zu einem Halbleitersubstrat (10) mit einer oberen und einer unteren Großfläche (15, 16), wobei auf der ersten und/oder zweiten Großfläche (15, 16) jeweils mindestens eine Anschlussfläche (11) zum elektrischen und/oder mechanischen Kontaktieren des Halbleitersubstrats mit zumindest einem Fügepartner (30) vorgesehen wird und wobei bei mehr als einer Anschlussfläche (11) zwischen den Anschlussflächen (11) ein maximaler Flächenbereich (12) ausgebildet wird, welcher von mindestens zwei der Anschlussflächen (11) zusammen mit geradlinigen Verbindungslinien zwischen den mindestens zwei Anschlussflächen (11) umrandet wird, und einer auf der oberen und/oder unteren Großfläche (15, 16) angeordneten elektronischen Schaltung, wobei in die obere und/oder untere Großfläche (15, 16) zumindest eine Dehnungsfuge (50, 50’) in Form einer Vertiefung zum Abbau von mechanischen Spannungen im Halbleitersubstrat (10) aufgrund von Wärmedehnung oder Wärmeschrumpfung eingebracht wird und die zumindest eine Dehnungsfuge (50, 50’) zumindest teilweise innerhalb der mindestens einen Anschlussfläche (11) und/oder innerhalb des maximalen Flächenbereichs (12) angeordnet wird.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die zumindest eine Dehnungsfuge (50, 50’) vor der Ausbildung der elektronischen Schaltung in das Halbleitersubstrat (10) eingebracht wird.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass der ein- oder polykristalline Halbleiter-Rohling (200) in Form eines Wafers bereitgestellt wird und nach dem Verfahrensschritt b) zumindest ein Halbleitersubstrat (10) aus dem Wafer (200) herausgetrennt wird.