WO2015029116A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2015029116A1
WO2015029116A1 PCT/JP2013/072751 JP2013072751W WO2015029116A1 WO 2015029116 A1 WO2015029116 A1 WO 2015029116A1 JP 2013072751 W JP2013072751 W JP 2013072751W WO 2015029116 A1 WO2015029116 A1 WO 2015029116A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
electrode
pillar
barrier
diode
Prior art date
Application number
PCT/JP2013/072751
Other languages
English (en)
French (fr)
Inventor
順 斎藤
悟 町田
侑佑 山下
Original Assignee
トヨタ自動車株式会社
株式会社豊田中央研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トヨタ自動車株式会社, 株式会社豊田中央研究所 filed Critical トヨタ自動車株式会社
Priority to CN201380079133.6A priority Critical patent/CN105556668B/zh
Priority to DE112013007363.3T priority patent/DE112013007363B4/de
Priority to US14/901,579 priority patent/US9508710B2/en
Priority to JP2015533804A priority patent/JP5981659B2/ja
Priority to PCT/JP2013/072751 priority patent/WO2015029116A1/ja
Publication of WO2015029116A1 publication Critical patent/WO2015029116A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes

Definitions

  • the technology disclosed in this specification relates to a semiconductor device including a diode region and an IGBT region on the same semiconductor substrate.
  • Japanese Unexamined Patent Publication No. 2012-043890 discloses an example of a semiconductor device provided with a diode region and an IGBT region on the same semiconductor substrate.
  • a parasitic diode composed of a body region of the IGBT region, a drift region, and a cathode region of the diode region is formed. May turn on.
  • the parasitic diode is turned on, holes are also injected into the drift region from the body region of the IGBT region, and the forward voltage of the diode region is lowered due to the conductivity modulation phenomenon.
  • the amount of holes injected from the body region into the drift region varies depending on whether an on potential is applied to the gate electrode in the IGBT region.
  • the amount of holes injected into the drift region is small when an on potential is applied to the gate electrode, and the amount of holes injected into the drift region is large when no on potential is applied to the gate electrode.
  • the forward voltage of the diode region is determined by the amount of holes injected into the drift region, when the amount of holes injected from the body region of the IGBT region into the drift region varies, the forward voltage of the diode region also varies. Will be.
  • the parasitic diode when the parasitic diode is turned on, the amount of holes injected from the body region of the IGBT region into the drift region is smaller than the amount of holes injected from the anode region of the diode region into the drift region. And had a relatively large proportion.
  • the forward voltage of the diode region varies greatly depending on whether or not the ON potential is applied to the gate electrode.
  • the present specification aims to provide a technique capable of suppressing the fluctuation of the forward voltage in the diode region described above.
  • the semiconductor device disclosed in this specification includes a diode region and an IGBT region on the same semiconductor substrate.
  • the diode region includes a cathode electrode, a cathode region made of a first conductivity type semiconductor, a first drift region made of a low concentration first conductivity type semiconductor, and a lower anode region made of a second conductivity type semiconductor.
  • the first pillar region and the anode electrode are in Schottky junction.
  • the IGBT region includes a collector electrode, a collector region made of a second conductivity type semiconductor, a second drift region made of a low-concentration first conductivity type semiconductor that is continuous from the first drift region, and A lower body region made of a second conductivity type semiconductor, an upper body region made of a second conductivity type semiconductor, an emitter region made of a first conductivity type semiconductor, an emitter electrode made of metal, and the emitter region A gate electrode opposed to the upper body region and the lower body region between the second drift regions with an insulating film interposed therebetween, and the second drift formed between the lower body region and the upper body region A second barrier region made of a first conductivity type semiconductor having a concentration higher than that of the region; and the second barrier region and the emitter electrode connected to each other.
  • a second pillar region concentration is a high of a first conductivity type semiconductor than the rear region.
  • the second pillar region and the emitter electrode are in Schottky junction.
  • the resistance value of the second pillar region between the emitter electrode and the second barrier region is the first pillar between the anode electrode and the first barrier region. Less than the region resistance.
  • the resistance value of the second pillar region between the emitter electrode and the second barrier region is the resistance value at the Schottky junction between the emitter electrode and the second pillar region, and the path from the emitter electrode to the second barrier region.
  • the value includes the resistance value of the second pillar region.
  • the resistance value of the first pillar region between the anode electrode and the first barrier region is the resistance value in the Schottky junction between the anode electrode and the first pillar region, and reaches from the anode electrode to the first barrier region.
  • the value includes the resistance value of the first pillar region in the path.
  • the semiconductor device when the semiconductor device operates as a diode, the amount of holes flowing from the upper body region of the IGBT region toward the cathode region of the diode region can be suppressed. That is, in the above semiconductor device, the second pillar region that is in Schottky junction with the emitter electrode is connected to the second barrier region, and the first pillar region that is in Schottky junction with the anode electrode is connected to the first barrier region.
  • the semiconductor device operates as a diode (that is, when a forward voltage is applied to the Schottky junction)
  • the resistance value of the second pillar region between the emitter electrode and the second barrier region is It is smaller than the resistance value of the first pillar region between the anode electrode and the first barrier region.
  • the amount of holes injected from the upper body region into the drift region through the second barrier region is smaller than the amount of holes injected from the upper anode region into the drift region through the first barrier region. . Therefore, the amount of holes injected from the body region of the IGBT region into the drift region is relatively small with respect to the total amount of holes injected into the drift region. As a result, when the semiconductor device operates as a diode, a change in the forward voltage of the diode region due to the presence or absence of application of an on potential to the gate electrode of the IGBT region can be suppressed.
  • the area of the junction surface between the second pillar region and the emitter electrode may be larger than the area of the junction surface between the first pillar region and the anode electrode.
  • the impurity concentration of the second pillar region may be higher than the impurity concentration of the first pillar region.
  • the amount of holes between the emitter electrode and the second barrier region in a state where no voltage is applied between the cathode electrode and the anode electrode and between the collector electrode and the emitter electrode may be less than the amount of holes between the anode electrode and the first barrier region.
  • another semiconductor device disclosed in this specification includes a diode region and an IGBT region on the same semiconductor substrate.
  • the diode region includes a cathode electrode, a cathode region made of a first conductivity type semiconductor, a first drift region made of a low concentration first conductivity type semiconductor, and a lower anode region made of a second conductivity type semiconductor.
  • An upper anode region made of a second conductivity type semiconductor, an anode electrode made of metal, and a first conductivity type formed between the lower anode region and the upper anode region and having a higher concentration than the drift region.
  • the first pillar region and the anode electrode are in Schottky junction.
  • the IGBT region includes a collector electrode, a collector region made of a second conductivity type semiconductor, a second drift region made of a low-concentration first conductivity type semiconductor that is continuous from the first drift region, and A lower body region made of a second conductivity type semiconductor, an upper body region made of a second conductivity type semiconductor, an emitter region made of a first conductivity type semiconductor, an emitter electrode made of metal, and the emitter region A gate electrode opposed to the upper body region and the lower body region between the second drift regions with an insulating film interposed therebetween, and the second drift formed between the lower body region and the upper body region A second barrier region made of a first conductivity type semiconductor having a concentration higher than that of the region; and the second barrier region and the emitter electrode connected to each other.
  • a second pillar region concentration is a high of a first conductivity type semiconductor than the rear region.
  • the second pillar region and the emitter electrode are in Schottky junction.
  • the amount of holes between the emitter electrode and the second barrier region in a state where no voltage is applied between the cathode electrode and the anode electrode and between the collector electrode and the emitter electrode. Is less than the amount of holes between the anode electrode and the first barrier region.
  • FIG. 1 is a perspective view schematically showing a configuration of a semiconductor device. It is sectional drawing which shows the structure of a semiconductor device typically. 1 is a perspective view schematically showing a configuration of a semiconductor device.
  • Example 1 As shown in FIGS. 1 and 2, the semiconductor device 102 of Example 1 is formed using a silicon semiconductor substrate 104.
  • the semiconductor device 102 includes a diode region 108 and an IGBT region 106.
  • the collector / cathode electrode 146 and the emitter / anode electrode 148 are not shown in order to clarify the arrangement of each component.
  • the semiconductor substrate 104 includes an n + cathode region 120 that is a high-concentration n-type semiconductor region, an n buffer region 112 that is an n-type semiconductor region, and a first n ⁇ drift that is a low-concentration n-type semiconductor region.
  • a region 114, a lower anode region 168 that is a p-type semiconductor region, an n barrier region 122 that is an n-type semiconductor region, and an upper anode region 124 that is a p-type semiconductor region are sequentially stacked.
  • the impurity concentration of the n + cathode region 120 is about 1 ⁇ 10 17 to 5 ⁇ 10 20 [cm ⁇ 3 ]
  • the impurity concentration of the n buffer region 112 is 1 ⁇ 10 16 to 1 ⁇ 10 19 [ cm ⁇ 3 ]
  • the impurity concentration of the first n ⁇ drift region 114 is about 1 ⁇ 10 12 to 1 ⁇ 10 15 [cm ⁇ 3 ]
  • the impurity concentration of the lower anode region 168 is 1 ⁇ 10 15 to 1 ⁇ a 10 19 [cm -3] or so
  • the impurity concentration of the n barrier region 122 is about 1 ⁇ 10 15 ⁇ 1 ⁇ 10 18 [cm -3]
  • the impurity concentration of 1 ⁇ 10 16 of the upper anode region 124 It is about ⁇ 1
  • the semiconductor substrate 104 is continuous from the p + collector region 110, which is a high concentration p-type semiconductor region, the n buffer region 112, which is an n-type semiconductor region, and the first n ⁇ drift region 114.
  • a second n ⁇ drift region 115 which is a low concentration n-type semiconductor region, a lower body region 166 which is a p-type semiconductor region, an n barrier region 116 which is an n-type semiconductor region, and an upper body region 118 which is a p-type semiconductor region. are sequentially stacked.
  • the impurity concentration of the p + collector region 110 is about 1 ⁇ 10 17 to 5 ⁇ 10 20 [cm ⁇ 3 ]
  • the impurity concentration of the n buffer region 112 is 1 ⁇ 10 16 to 1 ⁇ 10 19 [ cm ⁇ 3 ]
  • the impurity concentration of the second n ⁇ drift region 115 is approximately 1 ⁇ 10 12 to 1 ⁇ 10 15 [cm ⁇ 3 ]
  • the impurity concentration of the lower body region 166 is 1 ⁇ 10 15 to 1 ⁇ a 10 19 [cm -3] or so
  • the impurity concentration of the n barrier region 116 is about 1 ⁇ 10 15 ⁇ 1 ⁇ 10 18 [cm -3]
  • the impurity concentration of 1 ⁇ 10 16 of the upper body regions 118 It is about ⁇ 1 ⁇ 10 19 [cm
  • a plurality of trenches 126 are formed at predetermined intervals on the upper side of the semiconductor substrate 104.
  • the trench 126 extends from the upper surface of the upper anode region 124 through the n barrier region 122 and the lower anode region 168 to reach the inside of the first n ⁇ drift region 114.
  • the trench 126 is filled with a gate electrode 140 covered with an insulating film 138.
  • a plurality of n pillar regions 142 that are n-type semiconductor regions are formed on the upper surface of the upper anode region 124 at a predetermined interval.
  • the impurity concentration of the n pillar region 142 is about 1 ⁇ 10 16 to 1 ⁇ 10 19 [cm ⁇ 3 ].
  • the n pillar region 142 is formed so as to penetrate the upper anode region 124 and reach the upper surface of the n barrier region 122.
  • a plurality of p + contact regions 144 that are high-concentration p-type semiconductor regions are formed on the upper surface of the upper anode region 124 at a predetermined interval.
  • the impurity concentration of the p + contact region 144 is about 1 ⁇ 10 17 to 1 ⁇ 10 20 [cm ⁇ 3 ].
  • trench 126 extends from the upper surface of upper body region 118 through n barrier region 116 and lower body region 166 to the inside of second n ⁇ drift region 115.
  • the trench 126 is filled with a gate electrode 130 covered with an insulating film 128.
  • n + emitter region 132 which is a high-concentration n-type semiconductor region, is formed at a location adjacent to trench 126.
  • the impurity concentration of the n + emitter region 132 is about 1 ⁇ 10 17 to 5 ⁇ 10 20 [cm ⁇ 3 ].
  • An insulating film 129 is disposed on the gate electrode 130.
  • the gate electrode 130 is opposed to the upper body region 118 and the lower body region 166 between the n + emitter region 132 and the second n ⁇ drift region 115 with the insulating film 128 interposed therebetween.
  • a plurality of n-pillar regions 134 that are n-type semiconductor regions are formed on the upper surface of the upper body region 118 at a predetermined interval.
  • the impurity concentration of the n pillar region 134 is about 1 ⁇ 10 16 to 1 ⁇ 10 19 [cm ⁇ 3 ].
  • the n pillar region 134 is formed to penetrate the upper body region 118 and reach the upper surface of the n barrier region 116.
  • a plurality of p + contact regions 136 which are high-concentration p-type semiconductor regions, are formed at a predetermined interval.
  • the impurity concentration of the p + contact region 136 is about 1 ⁇ 10 17 to 1 ⁇ 10 20 [cm ⁇ 3 ].
  • a metal collector / cathode electrode 146 is formed on the lower surface of the semiconductor substrate 104.
  • the collector / cathode electrode 146 is joined to the p + collector region 110 and the n + cathode region 120 through an ohmic junction.
  • the collector / cathode electrode 146 functions as a collector electrode in the IGBT region 106 and functions as a cathode electrode in the diode region 108.
  • a metal emitter / anode electrode 148 is formed on the upper surface of the semiconductor substrate 104.
  • the emitter / anode electrode 148 has a Schottky junction with the n-pillar region 134 via the Schottky interface 150, and has a Schottky junction with the n-pillar region 142 via the Schottky interface 152.
  • the emitter / anode electrode 148 and each pillar region 134, 142 can be Schottky joined.
  • the barrier heights of the Schottky interface 150 and the Schottky interface 152 are both about 0.2 to 1.0 [eV].
  • the emitter / anode electrode 148 is joined to the n + emitter region 132 and the p + contact region 136 of the IGBT region 106 and the p + contact region 144 of the diode region 108 by ohmic junction.
  • the emitter / anode electrode 148 functions as an emitter electrode in the IGBT region 106 and functions as an anode electrode in the diode region 108.
  • the area of the junction surface between the n pillar region 134 and the emitter / anode electrode 148 in the IGBT region 106 is larger than the area of the junction surface between the n pillar region 142 and the emitter / anode electrode 148 in the diode region 108. That is, the area of the Schottky junction is larger in the IGBT region 106 n pillar region 134 than in the n pillar region 142 of the diode region 108.
  • the resistance value of the n pillar region 134 between the emitter / anode electrode 148 and the n barrier region 116 when the semiconductor device 102 operates as a diode is reduced between the emitter / anode electrode 148 and the n barrier region 122. It becomes smaller than the resistance value of the n pillar region 142.
  • the gate electrode 130 of the IGBT region 106 is electrically connected to a first gate electrode terminal (not shown).
  • the gate electrode 140 of the diode region 108 is electrically connected to a second gate electrode terminal (not shown).
  • the semiconductor device 102 has a structure in which the IGBT region 106 that functions as a trench type IGBT and the diode region 108 that functions as a freewheeling diode are connected in antiparallel.
  • the semiconductor device 102 When the potential applied to the emitter / anode electrode 148 is higher than the potential applied to the collector / cathode electrode 146 by a predetermined potential, the semiconductor device 102 is turned on as a diode. That is, the diode region 108 is turned on, and the parasitic diode formed by the body regions 118 and 166, the drift regions 114 and 115, the n buffer region 112, and the cathode region 120 of the IGBT region 106 is turned on. As a result, current flows from the emitter / anode electrode 148 to the collector / cathode electrode 146.
  • the semiconductor device 102 When the semiconductor device 102 is turned on as a diode, an inversion layer is formed around the gate electrode 130 when an on-voltage is applied to the gate electrode 130 in the IGBT region 106. As a result, in the IGBT region 106, the n + emitter region 132, the n barrier region 116, and the second n ⁇ drift region 115 are short-circuited, and the positive contact from the p + contact region 136 and the upper body region 118 to the second n ⁇ drift region 115. Hole injection is suppressed.
  • the on-voltage is not applied to the gate electrode 130, no inversion layer is formed around the gate electrode 130, and the n + emitter region 132 and the second n ⁇ drift region 115 are not short-circuited.
  • the Schottky junction between the emitter / anode electrode 148 and the n pillar region 134 is turned on, and the emitter / anode electrode 148 and the n pillar region 134 are short-circuited.
  • the Schottky junction between the emitter / anode electrode 148 and the n pillar region 142 is turned on, and the emitter / anode electrode 148 and the n pillar region 142 are short-circuited.
  • the potential difference between the n barrier region 122 and the emitter / anode electrode 148 becomes substantially equal to the voltage drop at the Schottky interface 152. . Since the voltage drop at the Schottky interface 152 is sufficiently smaller than the built-in voltage of the pn junction between the upper anode region 124 and the n barrier region 122, the first n ⁇ drift region from the p + contact region 144 and the upper anode region 124. The injection of holes into 114 is suppressed.
  • the potential difference between the n barrier region 116 and the emitter / anode electrode 148 becomes substantially equal to the voltage drop at the Schottky interface 150.
  • the voltage drop at the Schottky interface 150 is sufficiently smaller than the built-in voltage of the pn junction between the upper body region 118 and the n barrier region 116, the second n ⁇ drift region from the p + contact region 136 and the upper body region 118. The injection of holes into 115 is suppressed.
  • the area of the Schottky interface 152 in the diode region 108 is smaller than the area of the Schottky interface 134 in the IGBT region 106. That is, when the semiconductor device 102 operates as a diode, the resistance value of the n pillar region 134 between the emitter / anode electrode 148 and the n barrier region 116 is determined as n between the emitter / anode electrode 148 and the n barrier region 122. It becomes smaller than the resistance value of the pillar region 142.
  • the resistance value can be adjusted by adjusting the area of the Schottky junction, no additional manufacturing process is required to adjust the resistance value, and the processing cost does not increase. In addition, since only the area of the mask is adjusted during manufacturing, the manufacturing process does not increase.
  • the impurity concentration of the n pillar region 134 in the IGBT region 106 is higher than the impurity concentration of the n pillar region 142 in the diode region 108.
  • the impurity concentration of the n pillar region 134 in the IGBT region 106 of Example 2 is about 1 ⁇ 10 16 to 1 ⁇ 10 19 [cm ⁇ 3 ]
  • the impurity concentration of the n pillar region 142 in the diode region 108 is 1 ⁇ It is about 10 16 to 1 ⁇ 10 19 [cm ⁇ 3 ]
  • the impurity concentration of the n pillar region 134 in the IGBT region 106 is set higher than the impurity concentration of the n pillar region 142 in the diode region 108.
  • the difference in impurity concentration can be compared by the average concentration in each of the n pillar regions 134 and 142.
  • the resistance value of the n pillar region 142 between the emitter / anode electrode 148 and the n barrier region 122 becomes smaller. Thereby, voltage fluctuation in the diode region 108 due to turning on / off the gate electrode 130 of the IGBT region 106 can be suppressed.
  • the resistance value can be adjusted by adjusting the impurity concentration without changing the size of the semiconductor device, the semiconductor device is not increased in size.
  • Example 3 In the semiconductor device 102 of Example 3, the cross-sectional area of the n-pillar region 134 in the IGBT region 106 is larger than the cross-sectional area of the n-pillar region 142 in the diode region 108. The cross-sectional area is measured in the xz cross section of FIG.
  • the resistance value of the n pillar region 142 between the emitter / anode electrode 148 and the n barrier region 122 becomes smaller. Thereby, voltage fluctuation in the diode region 108 due to turning on / off the gate electrode 130 of the IGBT region 106 can be suppressed.
  • the impurity concentration of the n barrier region 116 in the IGBT region 106 is higher than that of the n barrier region 122 in the diode region 108.
  • the impurity concentration of the n barrier region 116 in the IGBT region 106 of Example 2 is about 1 ⁇ 10 15 to 1 ⁇ 10 18 [cm ⁇ 3 ]
  • the impurity concentration of the n barrier region 122 in the diode region 108 is 1 ⁇ 10 ⁇ .
  • 10 is 15 ⁇ 1 ⁇ 10 18 [cm -3] or so
  • the impurity concentration of the n barrier region 116 of the IGBT region 106 is set higher than n barrier region 122 of the diode region 108.
  • the difference in impurity concentration can be compared by the average concentration in each of the n barrier regions 116 and 122.
  • Example 5 In the semiconductor device 102 of Example 5, the length of the n barrier region 116 extending in the lateral direction from the end of the n pillar region 134 in the IGBT region 106 is equal to the end of the n pillar region 142 in the diode region 108. Longer than the length of the n-barrier region 122 extending in the horizontal direction.
  • the length of the n barrier region 116 in the IGBT region 106 corresponds to the distance L1 between the end of the n pillar region 134 and the end of the trench 126 in the x direction in FIG.
  • the length of the n barrier region 122 in the diode region 108 corresponds to the distance L2 between the end of the n pillar region 142 and the end of the trench 126 in the x direction in FIG.
  • the resistance value between the emitter / anode electrode 148 and the n barrier region 116 when the semiconductor device 102 operates as a diode becomes the emitter / anode electrode 148.
  • the resistance value between the n barrier region 122 becomes smaller.
  • Example 6 In the semiconductor device 102 of Example 6, the interval between adjacent n-pillar regions 134 in the IGBT region 106 is narrower than the interval between adjacent n-pillar regions 142 in the diode region 108.
  • the interval between the n pillar regions 134 of the IGBT region 106 corresponds to the distance W1 between the ends of the adjacent n pillar regions 134 in the y direction (longitudinal direction of the trench 126) in FIG.
  • the interval between the n pillar regions 142 in the diode region 108 corresponds to the distance W2 between the ends of the adjacent n pillar regions 142 in the y direction (longitudinal direction of the trench 126) in FIG.
  • the resistance value of the n-pillar region 134 between the emitter / anode electrode 148 and the n-barrier region 116 when the semiconductor device 102 operates as a diode depends on the difference between the n-pillar regions 134 and 142. / The resistance value of the n pillar region 142 between the anode electrode 148 and the n barrier region 122 becomes smaller. Thereby, voltage fluctuation in the diode region 108 due to turning on / off the gate electrode 130 of the IGBT region 106 can be suppressed.
  • the impurity concentration of the upper body region 118 in the IGBT region 106 is lower than the impurity concentration of the upper anode region 124 in the diode region 108.
  • the impurity concentration of the upper body region 118 in the IGBT region 106 of Example 7 is about 1 ⁇ 10 16 to 1 ⁇ 10 19 [cm ⁇ 3 ]
  • the impurity concentration of the upper anode region 124 in the diode region 108 is 1 ⁇ It is about 10 16 to 1 ⁇ 10 19 [cm ⁇ 3 ]
  • the impurity concentration of the upper body region 118 of the IGBT region 106 is set lower than the impurity concentration of the upper anode region 124 of the diode region 108.
  • the difference in impurity concentration can be compared by the average concentration in the upper body region 118 and the upper anode region 124.
  • the collector / cathode electrode 146 and the emitter / anode electrode 148 that is, between the cathode electrode and the anode electrode and between the collector electrode and the emitter electrode.
  • the amount of holes between the emitter / anode electrode 148 and the barrier in the diode region 108 is reduced.
  • the amount of holes between the region 122 and the region 122 is smaller. Therefore, in the IGBT region 106, the injection of holes from the upper body region 118 to the second n ⁇ drift region 115 is further suppressed as compared with the diode region 108. Thereby, the influence of the parasitic diode on the diode current is reduced, and voltage fluctuation in the diode region 108 due to turning on / off the gate electrode 130 of the IGBT region 106 can be suppressed.
  • the impurity concentration of the p + contact region 136 in the IGBT region 106 is lower than the impurity concentration of the p + contact region 144 in the diode region 108.
  • the impurity concentration of p + contact region 136 in the IGBT region 106 of Example 8 is about 1 ⁇ 10 17 ⁇ 1 ⁇ 10 20 [cm -3]
  • the impurity concentration of p + contact region 144 in the diode region 108 It is about 1 ⁇ 10 17 to 1 ⁇ 10 20 [cm ⁇ 3 ]
  • the impurity concentration of the p + contact region 136 in the IGBT region 106 is set lower than the impurity concentration of the p + contact region 144 in the diode region 108.
  • the difference in impurity concentration can be compared by the average concentration in each of the p + contact regions 136 and 144.
  • Example 8 due to the difference in impurity concentration of each of the p + contact regions 136 and 144, between the collector / cathode electrode 146 and the emitter / anode electrode 148 (that is, between the cathode electrode and the anode electrode, and between the collector electrode and the emitter electrode).
  • the amount of holes between the emitter / anode electrode 148 and the barrier region in the diode region 108 is This is less than the amount of holes in between.
  • the injection of holes from the p + contact region 136 to the second n ⁇ drift region 115 is further suppressed as compared with the diode region 108.
  • the influence of the parasitic diode on the diode current is reduced, and voltage fluctuation in the diode region 108 due to turning on / off the gate electrode 130 of the IGBT region 106 can be suppressed.
  • Example 9 In the semiconductor device 102 of Example 9, the cross-sectional area of the p + contact region 136 in the IGBT region 106 is smaller than the cross-sectional area of the p + contact region 144 in the diode region 108.
  • the cross-sectional area is measured in the xz cross section of FIG.
  • the amount of holes between the emitter / anode electrode 148 and the barrier region in the diode region 108 is This is less than the amount of holes in between. Therefore, in the IGBT region 106, the injection of holes from the p + contact region 136 to the second n ⁇ drift region 115 is further suppressed as compared with the diode region 108. Thereby, the influence of the parasitic diode on the diode current is reduced, and voltage fluctuation in the diode region 108 due to turning on / off the gate electrode 130 of the IGBT region 106 can be suppressed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　ダイオード領域における電圧変動を抑制することができる技術を提供する。半導体装置１０２は、ダイオードとして作動するときのエミッタ電極１４８と下部ボディ領域１６６との間の抵抗値が、アノード電極１４８と下部アノード領域１６８との間の抵抗値より小さい。また、エミッタ電極１４８と第２バリア領域１１６との間における正孔の量が、アノード電極１４８と第１バリア領域１２２との間における正孔の量より少ない。

Description

半導体装置
　本明細書に開示の技術は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備える半導体装置に関する。
　日本国特開２０１２－０４３８９０号公報は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備える半導体装置の一例を開示している。
　同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備える半導体装置では、半導体装置がダイオードとして作動したときに、ＩＧＢＴ領域のボディ領域と、ドリフト領域と、ダイオード領域のカソード領域とで構成される寄生ダイオードがオンすることがある。寄生ダイオードがオンすると、ＩＧＢＴ領域のボディ領域からもドリフト領域に正孔が注入され、伝導度変調現象によってダイオード領域の順方向電圧が低下する。ボディ領域からドリフト領域に注入される正孔の量は、ＩＧＢＴ領域のゲート電極へオン電位を印加しているか否かで変化する。すなわち、ゲート電極にオン電位を印加した状態ではドリフト領域に注入される正孔の量は少なくなり、ゲート電極にオン電位を印加していない状態ではドリフト領域に注入される正孔の量は多くなる。ダイオード領域の順方向電圧は、ドリフト領域に注入される正孔の量によって決まるため、ＩＧＢＴ領域のボディ領域からドリフト領域に注入される正孔の量が変動すると、ダイオード領域の順方向電圧も変動することとなる。従来の半導体装置では、寄生ダイオードがオンしたときに、ＩＧＢＴ領域のボディ領域からドリフト領域に注入される正孔の量が、ダイオード領域のアノード領域からドリフト領域に注入される正孔の量に対して、比較的に大きな割合を有していた。その結果、ゲート電極へのオン電位の印加の有無でダイオード領域の順方向電圧が大きく変動するという問題があった。
　そこで本明細書は、上述したダイオード領域における順方向電圧の変動を抑制することができる技術を提供することを目的とする。
　本明細書に開示する半導体装置は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備えている。前記ダイオード領域は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなる第１ドリフト領域と、第２導電型の半導体からなる下部アノード領域と、第２導電型の半導体からなる上部アノード領域と、金属からなるアノード電極と、前記下部アノード領域と前記上部アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなる第１バリア領域と、前記第１バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第１導電型の半導体からなる第１ピラー領域と、を備えている。また、前記第１ピラー領域と前記アノード電極がショットキー接合している。また、前記ＩＧＢＴ領域が、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記第１ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなる下部ボディ領域と、第２導電型の半導体からなる上部ボディ領域と、第１導電型の半導体からなるエミッタ領域と、金属からなるエミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記上部ボディ領域及び下部ボディ領域に対して絶縁膜を挟んで対向するゲート電極と、前記下部ボディ領域と前記上部ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記第２バリア領域と前記エミッタ電極を接続するように形成された、前記第２バリア領域よりも濃度が高い第１導電型の半導体からなる第２ピラー領域と、を備えている。前記第２ピラー領域と前記エミッタ電極がショットキー接合している。また、前記半導体装置がダイオードとして作動するときの前記エミッタ電極と前記第２バリア領域との間の第２ピラー領域の抵抗値が、前記アノード電極と前記第１バリア領域との間の第１ピラー領域の抵抗値より小さい。
　上記のエミッタ電極と第２バリア領域との間の第２ピラー領域の抵抗値は、エミッタ電極と第２ピラー領域のショットキー接合における抵抗値、および、エミッタ電極から第２バリア領域に至る経路における第２ピラー領域の抵抗値を含む値である。また、上記のアノード電極と第１バリア領域との間の第１ピラー領域の抵抗値は、アノード電極と第１ピラー領域のショットキー接合における抵抗値、および、アノード電極から第１バリア領域に至る経路における第１ピラー領域の抵抗値を含む値である。
　このような構成によれば、半導体装置がダイオードとして作動するときに、ＩＧＢＴ領域の上部ボディ領域からダイオード領域のカソード領域に向かって流れる正孔の量を抑制することができる。すなわち、上記の半導体装置では、エミッタ電極とショットキー接合する第２ピラー領域が第２バリア領域に接続され、アノード電極とショットキー接合する第１ピラー領域が第１バリア領域に接続されている。そして、半導体装置がダイオードとして作動するとき（すなわち、上記のショットキー接合に順方向の電圧が印加されるとき）、エミッタ電極と第２バリア領域との間の第２ピラー領域の抵抗値が、アノード電極と第１バリア領域との間の第１ピラー領域の抵抗値より小さい。このため、上部ボディ領域から第２バリア領域を介してドリフト領域に注入される正孔の量が、上部アノード領域から第１バリア領域を介してドリフト領域に注入される正孔の量より少なくなる。したがって、ドリフト領域に注入される正孔の総量に対して、ＩＧＢＴ領域のボディ領域からドリフト領域に注入される正孔の量が相対的に小さくなる。その結果、半導体装置がダイオードとして作動するときに、ＩＧＢＴ領域のゲート電極へのオン電位の印加の有無によるダイオード領域の順方向電圧の変化を抑制することができる。
　また、上記の半導体装置において、前記第２ピラー領域と前記エミッタ電極との接合面の面積が、前記第１ピラー領域と前記アノード電極との接合面の面積より大きくてもよい。
　また、前記第２ピラー領域の不純物濃度が、前記第１ピラー領域の不純物濃度より高くてもよい。
　また、前記カソード電極と前記アノード電極の間、及び、前記コレクタ電極と前記エミッタ電極の間に電圧が印加されていない状態において、前記エミッタ電極と前記第２バリア領域との間における正孔の量が、前記アノード電極と前記第１バリア領域との間における正孔の量より少なくてもよい。　また、本明細書に開示する他の半導体装置は、同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備えている。前記ダイオード領域は、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなる第１ドリフト領域と、第２導電型の半導体からなる下部アノード領域と、第２導電型の半導体からなる上部アノード領域と、金属からなるアノード電極と、前記下部アノード領域と前記上部アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなる第１バリア領域と、前記第１バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第１導電型の半導体からなる第１ピラー領域と、を備えている。また、前記第１ピラー領域と前記アノード電極がショットキー接合している。また、前記ＩＧＢＴ領域が、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記第１ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなる下部ボディ領域と、第２導電型の半導体からなる上部ボディ領域と、第１導電型の半導体からなるエミッタ領域と、金属からなるエミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記上部ボディ領域及び下部ボディ領域に対して絶縁膜を挟んで対向するゲート電極と、前記下部ボディ領域と前記上部ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記第２バリア領域と前記エミッタ電極を接続するように形成された、前記第２バリア領域よりも濃度が高い第１導電型の半導体からなる第２ピラー領域と、を備えている。前記第２ピラー領域と前記エミッタ電極がショットキー接合している。また、前記カソード電極と前記アノード電極の間、及び、前記コレクタ電極と前記エミッタ電極の間に電圧が印加されていない状態において、前記エミッタ電極と前記第２バリア領域との間における正孔の量が、前記アノード電極と前記第１バリア領域との間における正孔の量より少ない。
半導体装置の構成を模式的に示す断面図である。 半導体装置の構成を模式的に示す斜視図である。 半導体装置の構成を模式的に示す断面図である。 半導体装置の構成を模式的に示す斜視図である。
　（実施例１）　図１及び図２に示すように、実施例１の半導体装置１０２は、シリコンの半導体基板１０４を用いて形成されている。半導体装置１０２は、ダイオード領域１０８およびＩＧＢＴ領域１０６を備えている。なお、図２では、各構成要素の配置を明瞭にするために、コレクタ／カソード電極１４６およびエミッタ／アノード電極１４８を図示していない。
　ダイオード領域１０８において、半導体基板１０４には、高濃度ｎ型半導体領域であるｎ＋カソード領域１２０と、ｎ型半導体領域であるｎバッファ領域１１２と、低濃度ｎ型半導体領域である第１ｎ－ドリフト領域１１４と、ｐ型半導体領域である下部アノード領域１６８と、ｎ型半導体領域であるｎバリア領域１２２と、ｐ型半導体領域である上部アノード領域１２４が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｎ＋カソード領域１２０の不純物濃度は１×１０17～５×１０20［ｃｍ-3］程度であり、ｎバッファ領域１１２の不純物濃度は１×１０16～１×１０19［ｃｍ-3］程度であり、第１ｎ－ドリフト領域１１４の不純物濃度は１×１０12～１×１０15［ｃｍ-3］程度であり、下部アノード領域１６８の不純物濃度は１×１０15～１×１０19［ｃｍ-3］程度であり、ｎバリア領域１２２の不純物濃度は１×１０15～１×１０18［ｃｍ-3］程度であり、上部アノード領域１２４の不純物濃度は１×１０16～１×１０19［ｃｍ-3］程度である。また、ｎバリア領域１２２の厚みは０．５～３．０［μｍ］程度であり、下部ボディ領域１６６の厚みは０．５～３．０［μｍ］程度である。
　ＩＧＢＴ領域１０６において、半導体基板１０４には、高濃度ｐ型半導体領域であるｐ＋コレクタ領域１１０と、ｎ型半導体領域であるｎバッファ領域１１２と、第１ｎ－ドリフト領域１１４から連続しており、低濃度ｎ型半導体領域である第２ｎ－ドリフト領域１１５と、ｐ型半導体領域である下部ボディ領域１６６と、ｎ型半導体領域であるｎバリア領域１１６と、ｐ型半導体領域である上部ボディ領域１１８が順に積層されている。本実施例では、ｎ型半導体領域には不純物として例えばリンが添加されており、ｐ型半導体領域には不純物として例えばボロンが添加されている。本実施例では、ｐ＋コレクタ領域１１０の不純物濃度は１×１０17～５×１０20［ｃｍ-3］程度であり、ｎバッファ領域１１２の不純物濃度は１×１０16～１×１０19［ｃｍ-3］程度であり、第２ｎ－ドリフト領域１１５の不純物濃度は１×１０12～１×１０15［ｃｍ-3］程度であり、下部ボディ領域１６６の不純物濃度は１×１０15～１×１０19［ｃｍ-3］程度であり、ｎバリア領域１１６の不純物濃度は１×１０15～１×１０18［ｃｍ-3］程度であり、上部ボディ領域１１８の不純物濃度は１×１０16～１×１０19［ｃｍ-3］程度である。また、ｎバリア領域１１６の厚みは０．５～３．０［μｍ］程度であり、下部アノード領域１６８の厚みは０．５～３．０［μｍ］程度である。
　また、半導体基板１０４の上側には、複数のトレンチ１２６が所定の間隔で形成されている。
　ダイオード領域１０８において、トレンチ１２６は、上部アノード領域１２４の上側表面からｎバリア領域１２２および下部アノード領域１６８を貫通して、第１ｎ－ドリフト領域１１４の内部まで達している。トレンチ１２６の内部には、絶縁膜１３８で被覆されたゲート電極１４０が充填されている。上部アノード領域１２４の上側表面には、ｎ型半導体領域であるｎピラー領域１４２が所定の間隔を隔てて複数形成されている。ｎピラー領域１４２の不純物濃度は１×１０16～１×１０19［ｃｍ-3］程度である。ｎピラー領域１４２は、上部アノード領域１２４を貫通して、ｎバリア領域１２２の上側表面まで達するように形成されている。また、上部アノード領域１２４の上側表面には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１４４が所定の間隔を隔てて複数形成されている。ｐ＋コンタクト領域１４４の不純物濃度は１×１０17～１×１０20［ｃｍ-3］程度である。
　ＩＧＢＴ領域１０６において、トレンチ１２６は、上部ボディ領域１１８の上側表面からｎバリア領域１１６および下部ボディ領域１６６を貫通して、第２ｎ－ドリフト領域１１５の内部まで達している。トレンチ１２６の内部には、絶縁膜１２８で被覆されたゲート電極１３０が充填されている。上部ボディ領域１１８の上側表面において、トレンチ１２６に隣接する箇所には、高濃度ｎ型半導体領域であるｎ＋エミッタ領域１３２が形成されている。ｎ＋エミッタ領域１３２の不純物濃度は１×１０17～５×１０20［ｃｍ-3］程度である。また、ゲート電極１３０の上部には絶縁膜１２９が配置されている。ゲート電極１３０は、ｎ＋エミッタ領域１３２と第２ｎ－ドリフト領域１１５との間の上部ボディ領域１１８及び下部ボディ領域１６６に対して絶縁膜１２８を挟んで対向する。また、上部ボディ領域１１８の上側表面には、ｎ型半導体領域であるｎピラー領域１３４が所定の間隔を隔てて複数形成されている。ｎピラー領域１３４の不純物濃度は１×１０16～１×１０19［ｃｍ-3］程度である。ｎピラー領域１３４は、上部ボディ領域１１８を貫通して、ｎバリア領域１１６の上側表面まで達するように形成されている。さらに、上部ボディ領域１１８の上側表面には、高濃度ｐ型半導体領域であるｐ＋コンタクト領域１３６が所定の間隔を隔てて複数形成されている。ｐ＋コンタクト領域１３６の不純物濃度は１×１０17～１×１０20［ｃｍ-3］程度である。
　半導体基板１０４の下側表面には、金属製のコレクタ／カソード電極１４６が形成されている。コレクタ／カソード電極１４６は、ｐ＋コレクタ領域１１０およびｎ＋カソード領域１２０とオーミック接合によって接合している。コレクタ／カソード電極１４６は、ＩＧＢＴ領域１０６においてはコレクタ電極として機能し、ダイオード領域１０８においてはカソード電極として機能する。
　半導体基板１０４の上側表面には、金属製のエミッタ／アノード電極１４８が形成されている。エミッタ／アノード電極１４８は、ショットキー界面１５０を介してｎピラー領域１３４とショットキー接合しており、ショットキー界面１５２を介してｎピラー領域１４２とショットキー接合している。ｎピラー領域１３４およびｎピラー領域１４２の不純物濃度を調整することにより、エミッタ／アノード電極１４８と各ピラー領域１３４，１４２をショットキー接合することができる。本実施例では、ショットキー界面１５０およびショットキー界面１５２のバリア高さは、何れも０．２～１．０［ｅＶ］程度である。また、エミッタ／アノード電極１４８は、ＩＧＢＴ領域１０６のｎ＋エミッタ領域１３２およびｐ＋コンタクト領域１３６、およびダイオード領域１０８のｐ＋コンタクト領域１４４とオーミック接合によって接合している。エミッタ／アノード電極１４８は、ＩＧＢＴ領域１０６においてはエミッタ電極として機能し、ダイオード領域１０８においてはアノード電極として機能する。
　また、ＩＧＢＴ領域１０６におけるｎピラー領域１３４とエミッタ／アノード電極１４８との接合面の面積は、ダイオード領域１０８におけるｎピラー領域１４２とエミッタ／アノード電極１４８との接合面の面積より大きい。すなわち、ダイオード領域１０８のｎピラー領域１４２よりＩＧＢＴ領域１０６ｎピラー領域１３４の方が、ショットキー接合の面積が大きい。これにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。
　ＩＧＢＴ領域１０６のゲート電極１３０は図示しない第１ゲート電極端子に導通している。ダイオード領域１０８のゲート電極１４０は、図示しない第２ゲート電極端子に導通している。
　以上のように、半導体装置１０２は、トレンチ型のＩＧＢＴとして機能するＩＧＢＴ領域１０６とフリーホイーリングダイオードとして機能するダイオード領域１０８が逆並列に接続された構造を有している。
　半導体装置１０２の動作について説明する。エミッタ／アノード電極１４８に印加される電位がコレクタ／カソード電極１４６に印加される電位より所定の電位だけ高くなると、半導体装置１０２がダイオードとしてオンする。すなわち、ダイオード領域１０８がオンすると共に、ＩＧＢＴ領域１０６のボディ領域１１８，１６６と、ドリフト領域１１４，１１５と、ｎバッファ領域１１２と、カソード領域１２０によって形成される寄生ダイオードがオンする。その結果、エミッタ／アノード電極１４８からコレクタ／カソード電極１４６に電流が流れる。
　半導体装置１０２がダイオードとしてオンする際、ＩＧＢＴ領域１０６のゲート電極１３０にオン電圧が印加されると、ゲート電極１３０の周囲に反転層が形成される。これにより、ＩＧＢＴ領域１０６においては、ｎ＋エミッタ領域１３２とｎバリア領域１１６と第２ｎ－ドリフト領域１１５が短絡し、ｐ＋コンタクト領域１３６や上部ボディ領域１１８から第２ｎ－ドリフト領域１１５への正孔の注入が抑制される。ＩＧＢＴ領域１０６のボディ領域１１８，１６６からドリフト領域１１４，１１５への正孔の注入が抑制されるため、寄生ダイオードによる半導体装置１０２の特性（すなわち、ダイオード領域１０８の順方向電圧）への影響も抑えられる。
　一方、ゲート電極１３０にオン電圧が印加されていない場合には、ゲート電極１３０の周囲に反転層は形成されず、ｎ＋エミッタ領域１３２と第２ｎ－ドリフト領域１１５が短絡することはない。ただし、ＩＧＢＴ領域１０６においては、エミッタ／アノード電極１４８とｎピラー領域１３４のショットキー接合がオンし、エミッタ／アノード電極１４８とｎピラー領域１３４が短絡する。同様に、ダイオード領域１０８においても、エミッタ／アノード電極１４８とｎピラー領域１４２のショットキー接合がオンし、エミッタ／アノード電極１４８とｎピラー領域１４２が短絡する。
　ダイオード領域１０８においては、ｎピラー領域１４２とｎバリア領域１２２はほぼ同電位であるため、ｎバリア領域１２２とエミッタ／アノード電極１４８の間の電位差はショットキー界面１５２での電圧降下とほぼ等しくなる。ショットキー界面１５２での電圧降下は、上部アノード領域１２４とｎバリア領域１２２の間のｐｎ接合のビルトイン電圧よりも十分に小さいので、ｐ＋コンタクト領域１４４や上部アノード領域１２４から第１ｎ－ドリフト領域１１４への正孔の注入が抑制される。一方、ＩＧＢＴ領域１０６においても、ｎピラー領域１３４とｎバリア領域１１６はほぼ同電位であるため、ｎバリア領域１１６とエミッタ／アノード電極１４８の電位差はショットキー界面１５０での電圧降下とほぼ等しくなる。ショットキー界面１５０での電圧降下は、上部ボディ領域１１８とｎバリア領域１１６の間のｐｎ接合のビルトイン電圧よりも十分に小さいので、ｐ＋コンタクト領域１３６や上部ボディ領域１１８から第２ｎ－ドリフト領域１１５への正孔の注入が抑制される。
　ここで、実施例１の半導体装置１０２では、ダイオード領域１０８におけるショットキー界面１５２の面積がＩＧＢＴ領域１０６におけるショットキー界面１３４の面積より小さい。すなわち、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。その結果、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、ｐ＋コンタクト領域１３６や上部ボディ領域１１８から第２ｎ－ドリフト領域１１５への正孔の注入がより抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　また、ショットキー接合の面積を調整することにより抵抗値を調整できるので、抵抗値を調整するために追加の製造工程が不要であり、加工費が増加しない。また、製造時にマスクの面積を調整するだけなので、製造工程が増加することがない。
　以上、一実施例について説明したが、具体的な態様は上記実施例に限定されるものではない。以下に他の実施例について説明する。なお、他の実施例の構成において、上記実施例１の構成と同じものは同一の符号を付して説明を省略する。
　（実施例２）　実施例２の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎピラー領域１３４の不純物濃度が、ダイオード領域１０８におけるｎピラー領域１４２の不純物濃度より高い。例えば、実施例２のＩＧＢＴ領域１０６におけるｎピラー領域１３４の不純物濃度は１×１０１６～１×１０１９［ｃｍ-3］程度であり、ダイオード領域１０８におけるｎピラー領域１４２の不純物濃度は１×１０１６～１×１０１９［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６のｎピラー領域１３４の不純物濃度がダイオード領域１０８のｎピラー領域１４２の不純物濃度より高く設定される。不純物濃度の違いは各ｎピラー領域１３４、１４２における平均濃度により比較できる。
　実施例２では、ｎピラー領域１３４、１４２の不純物濃度の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。また、半導体装置の大きさを変えずに不純物濃度を調整することにより抵抗値を調整できるので、半導体装置が大型化することがない。
　（実施例３）　実施例３の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎピラー領域１３４の断面積が、ダイオード領域１０８におけるｎピラー領域１４２の断面積よりも大きい。断面積は、図１のｘ－ｚ断面において計測する。
　実施例３では、ｎピラー領域１３４、１４２の断面積の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　（実施例４）　実施例４の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎバリア領域１１６の不純物濃度が、ダイオード領域１０８におけるｎバリア領域１２２より高い。例えば、実施例２のＩＧＢＴ領域１０６におけるｎバリア領域１１６の不純物濃度は１×１０１５～１×１０１８［ｃｍ-3］程度であり、ダイオード領域１０８におけるｎバリア領域１２２の不純物濃度は１×１０１５～１×１０１８［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６のｎバリア領域１１６の不純物濃度が、ダイオード領域１０８のｎバリア領域１２２より高く設定される。不純物濃度の違いは各ｎバリア領域１１６、１２２における平均濃度により比較できる。
　実施例４ではｎバリア領域１１６、１２２の不純物濃度の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　（実施例５）　実施例５の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｎピラー領域１３４の端部から横方向に延びるｎバリア領域１１６の長さが、ダイオード領域１０８におけるｎピラー領域１４２の端部から横方向に延びるｎバリア領域１２２の長さより長い。ＩＧＢＴ領域１０６におけるｎバリア領域１１６の長さは、図３のｘ方向におけるｎピラー領域１３４の端部とトレンチ１２６の端部との距離Ｌ１に相当する。また、ダイオード領域１０８におけるｎバリア領域１２２の長さは、図３のｘ方向におけるｎピラー領域１４２の端部とトレンチ１２６の端部との距離Ｌ２に相当する。
　実施例５ではｎバリア領域１１６、１２２の長さの違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　（実施例６）　実施例６の半導体装置１０２では、ＩＧＢＴ領域１０６における隣接するｎピラー領域１３４同士の間隔が、ダイオード領域１０８における隣接するｎピラー領域１４２同士の間隔より狭い。ＩＧＢＴ領域１０６のｎピラー領域１３４同士の間隔は、図４のｙ方向（トレンチ１２６の長手方向）における隣接するｎピラー領域１３４の端部間の距離Ｗ１に相当する。また、ダイオード領域１０８のｎピラー領域１４２同士の間隔は、図４のｙ方向（トレンチ１２６の長手方向）における隣接するｎピラー領域１４２の端部間の距離Ｗ２に相当する。
　実施例６ではｎピラー領域１３４，１４２の間隔の違いにより、半導体装置１０２がダイオードとして作動するときのエミッタ／アノード電極１４８とｎバリア領域１１６との間のｎピラー領域１３４の抵抗値が、エミッタ／アノード電極１４８とｎバリア領域１２２との間のｎピラー領域１４２の抵抗値より小さくなる。これにより、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　（実施例７）　実施例７の半導体装置１０２では、ＩＧＢＴ領域１０６における上部ボディ領域１１８の不純物濃度が、ダイオード領域１０８における上部アノード領域１２４の不純物濃度より低い。例えば、実施例７のＩＧＢＴ領域１０６における上部ボディ領域１１８の不純物濃度は１×１０１６～１×１０１９［ｃｍ-3］程度であり、ダイオード領域１０８における上部アノード領域１２４の不純物濃度は１×１０１６～１×１０１９［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６の上部ボディ領域１１８の不純物濃度が、ダイオード領域１０８の上部アノード領域１２４の不純物濃度より低く設定される。不純物濃度の違いは上部ボディ領域１１８および上部アノード領域１２４における平均濃度により比較できる。実施例７では上部ボディ領域１１８と上部アノード領域１２４の不純物濃度の違いにより、コレクタ／カソード電極１４６とエミッタ／アノード電極１４８の間（すなわち、カソード電極とアノード電極の間、及び、コレクタ電極とエミッタ電極の間）に電圧が印加されていない状態において、ＩＧＢＴ領域１０６におけるエミッタ／アノード電極１４８と第２バリア領域１１６との間における正孔の量が、ダイオード領域１０８におけるエミッタ／アノード電極１４８とバリア領域１２２との間における正孔の量より少なくなる。そのため、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、上部ボディ領域１１８から第２ｎ－ドリフト領域１１５への正孔の注入がより一層抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　（実施例８）　実施例８の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｐ＋コンタクト領域１３６の不純物濃度が、ダイオード領域１０８におけるｐ＋コンタクト領域１４４の不純物濃度より低い。例えば、実施例８のＩＧＢＴ領域１０６におけるｐ＋コンタクト領域１３６の不純物濃度は１×１０１７～１×１０２０［ｃｍ-3］程度であり、ダイオード領域１０８におけるｐ＋コンタクト領域１４４の不純物濃度は１×１０１７～１×１０２０［ｃｍ-3］程度であり、ＩＧＢＴ領域１０６のｐ＋コンタクト領域１３６の不純物濃度が、ダイオード領域１０８のｐ＋コンタクト領域１４４の不純物濃度より低く設定される。不純物濃度の違いは各ｐ＋コンタクト領域１３６，１４４における平均濃度により比較できる。実施例８では各ｐ＋コンタクト領域１３６，１４４の不純物濃度の違いにより、コレクタ／カソード電極１４６とエミッタ／アノード電極１４８の間（すなわち、カソード電極とアノード電極の間、及び、コレクタ電極とエミッタ電極の間）に電圧が印加されていない状態において、ＩＧＢＴ領域１０６におけるエミッタ／アノード電極１４８と第２バリア領域１１６との間における正孔の量が、ダイオード領域１０８におけるエミッタ／アノード電極１４８とバリア領域１２２との間における正孔の量より少なくなる。そのため、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、ｐ＋コンタクト領域１３６から第２ｎ－ドリフト領域１１５への正孔の注入がより一層抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　（実施例９）　実施例９の半導体装置１０２では、ＩＧＢＴ領域１０６におけるｐ＋コンタクト領域１３６の断面積が、ダイオード領域１０８におけるｐ＋コンタクト領域１４４の断面積より小さい。断面積は、図１のｘ－ｚ断面において計測する。実施例９では各ｐ＋コンタクト領域１３６，１４４の断面積の違いにより、コレクタ／カソード電極１４６とエミッタ／アノード電極１４８の間（すなわち、カソード電極とアノード電極の間、及び、コレクタ電極とエミッタ電極の間）に電圧が印加されていない状態において、ＩＧＢＴ領域１０６におけるエミッタ／アノード電極１４８と第２バリア領域１１６との間における正孔の量が、ダイオード領域１０８におけるエミッタ／アノード電極１４８とバリア領域１２２との間における正孔の量より少なくなる。そのため、ダイオード領域１０８と比較してＩＧＢＴ領域１０６では、ｐ＋コンタクト領域１３６から第２ｎ－ドリフト領域１１５への正孔の注入がより一層抑制される。これにより、寄生ダイオードによるダイオード電流への影響が低減され、ＩＧＢＴ領域１０６のゲート電極１３０をオン／オフすることによる、ダイオード領域１０８における電圧変動を抑制することができる。
　以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０２；　半導体装置；１０４　半導体基板；１０６　ＩＧＢＴ領域；１０８　ダイオード領域；１１０　ｐ＋コレクタ領域；１１２　ｎバッファ領域；１１４　第１ｎ－ドリフト領域；１１５　第２ｎ－ドリフト領域；１１６　ｎバリア領域；１１８　上部ボディ領域；１２０　ｎ＋カソード領域；１２２　ｎバリア領域；１２４　上部アノード領域；１２６　トレンチ；１２８　絶縁膜；１２９　絶縁膜；１３０　ゲート電極；１３２　ｎ＋エミッタ領域；１３４　ｎピラー領域；１３４ａ　ピラー電極；１３６　ｐ＋コンタクト領域；１３８　絶縁膜；１４０　ゲート電極；１４２　ｎピラー領域；１４２ａ　ピラー電極；１４４　ｐ＋コンタクト領域；１４６　コレクタ／カソード電極；１４８　エミッタ／アノード電極；１５０　ショットキー界面；１５２　ショットキー界面；１６６　下部ボディ領域；１６８　下部アノード領域
 

Claims (4)

  1. 　同一の半導体基板にダイオード領域およびＩＧＢＴ領域を備えている半導体装置であり、
    　前記ダイオード領域が、カソード電極と、第１導電型の半導体からなるカソード領域と、低濃度の第１導電型の半導体からなる第１ドリフト領域と、第２導電型の半導体からなる下部アノード領域と、第２導電型の半導体からなる上部アノード領域と、金属からなるアノード電極と、前記下部アノード領域と前記上部アノード領域の間に形成された、前記ドリフト領域よりも濃度が高い第１導電型の半導体からなる第１バリア領域と、前記第１バリア領域と前記アノード電極を接続するように形成された、前記バリア領域よりも濃度が高い第１導電型の半導体からなる第１ピラー領域と、を備えており、
    　前記第１ピラー領域と前記アノード電極がショットキー接合しており、
    　前記ＩＧＢＴ領域が、コレクタ電極と、第２導電型の半導体からなるコレクタ領域と、前記第１ドリフト領域から連続しており、低濃度の第１導電型の半導体からなる第２ドリフト領域と、第２導電型の半導体からなる下部ボディ領域と、第２導電型の半導体からなる上部ボディ領域と、第１導電型の半導体からなるエミッタ領域と、金属からなるエミッタ電極と、前記エミッタ領域と前記第２ドリフト領域の間の前記上部ボディ領域及び下部ボディ領域に対して絶縁膜を挟んで対向するゲート電極と、前記下部ボディ領域と前記上部ボディ領域の間に形成された、前記第２ドリフト領域よりも濃度が高い第１導電型の半導体からなる第２バリア領域と、前記第２バリア領域と前記エミッタ電極を接続するように形成された、前記第２バリア領域よりも濃度が高い第１導電型の半導体からなる第２ピラー領域と、を備えており、
    　前記第２ピラー領域と前記エミッタ電極がショットキー接合しており、
    　前記半導体装置がダイオードとして作動するときの前記エミッタ電極と前記第２バリア領域との間の第２ピラー領域の抵抗値が、前記アノード電極と前記第１バリア領域との間の第１ピラー領域の抵抗値より小さい、半導体装置。
  2. 　前記第２ピラー領域と前記エミッタ電極との接合面の面積が、前記第１ピラー領域と前記アノード電極との接合面の面積より大きい、請求項１に記載の半導体装置。
  3. 　前記第２ピラー領域の不純物濃度が、前記第１ピラー領域の不純物濃度より高い、請求項１又は２に記載の半導体装置。
  4. 　前記カソード電極と前記アノード電極の間、及び、前記コレクタ電極と前記エミッタ電極の間に電圧が印加されていない状態において、前記エミッタ電極と前記第２バリア領域との間における正孔の量が、前記アノード電極と前記第１バリア領域との間における正孔の量より少ない、請求項１から３のいずれかに記載の半導体装置。
PCT/JP2013/072751 2013-08-26 2013-08-26 半導体装置 WO2015029116A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201380079133.6A CN105556668B (zh) 2013-08-26 2013-08-26 半导体装置
DE112013007363.3T DE112013007363B4 (de) 2013-08-26 2013-08-26 Halbleitervorrichtung
US14/901,579 US9508710B2 (en) 2013-08-26 2013-08-26 Semiconductor device
JP2015533804A JP5981659B2 (ja) 2013-08-26 2013-08-26 半導体装置
PCT/JP2013/072751 WO2015029116A1 (ja) 2013-08-26 2013-08-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/072751 WO2015029116A1 (ja) 2013-08-26 2013-08-26 半導体装置

Publications (1)

Publication Number Publication Date
WO2015029116A1 true WO2015029116A1 (ja) 2015-03-05

Family

ID=52585736

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/072751 WO2015029116A1 (ja) 2013-08-26 2013-08-26 半導体装置

Country Status (5)

Country Link
US (1) US9508710B2 (ja)
JP (1) JP5981659B2 (ja)
CN (1) CN105556668B (ja)
DE (1) DE112013007363B4 (ja)
WO (1) WO2015029116A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966730A (zh) * 2015-05-14 2015-10-07 湖南大学 肖特基势垒高电流密度igbt器件
US9159721B2 (en) 2014-03-03 2015-10-13 Toyota Jidosha Kabushiki Kaisha Semiconductor device comprising an diode region and an IGBT region
CN106206573A (zh) * 2015-05-26 2016-12-07 丰田自动车株式会社 半导体装置
JP2016225345A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 逆導通ｉｇｂｔ
CN107039438A (zh) * 2015-09-17 2017-08-11 丰田自动车株式会社 半导体装置
JP2018182216A (ja) * 2017-04-20 2018-11-15 トヨタ自動車株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
JP6063915B2 (ja) 2014-12-12 2017-01-18 株式会社豊田中央研究所 逆導通ｉｇｂｔ
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
US10847617B2 (en) * 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
US10608122B2 (en) * 2018-03-13 2020-03-31 Semicondutor Components Industries, Llc Schottky device and method of manufacture
JP2022085307A (ja) * 2020-11-27 2022-06-08 三菱電機株式会社 半導体装置
CN116632053B (zh) * 2023-07-25 2024-01-30 深圳市美浦森半导体有限公司 一种rc-igbt器件的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2012049562A (ja) * 2011-11-04 2012-03-08 Renesas Electronics Corp 半導体装置
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013051346A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774434B2 (en) 2001-11-16 2004-08-10 Koninklijke Philips Electronics N.V. Field effect device having a drift region and field shaping region used as capacitor dielectric
US8716746B2 (en) * 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012043890A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013051345A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2013051346A (ja) * 2011-08-31 2013-03-14 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2012049562A (ja) * 2011-11-04 2012-03-08 Renesas Electronics Corp 半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9159721B2 (en) 2014-03-03 2015-10-13 Toyota Jidosha Kabushiki Kaisha Semiconductor device comprising an diode region and an IGBT region
CN104966730A (zh) * 2015-05-14 2015-10-07 湖南大学 肖特基势垒高电流密度igbt器件
CN106206573A (zh) * 2015-05-26 2016-12-07 丰田自动车株式会社 半导体装置
CN106206573B (zh) * 2015-05-26 2019-02-01 丰田自动车株式会社 半导体装置
JP2016225345A (ja) * 2015-05-27 2016-12-28 トヨタ自動車株式会社 逆導通ｉｇｂｔ
CN107039438A (zh) * 2015-09-17 2017-08-11 丰田自动车株式会社 半导体装置
JP2018182216A (ja) * 2017-04-20 2018-11-15 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
DE112013007363T5 (de) 2016-06-09
US20160268252A1 (en) 2016-09-15
CN105556668B (zh) 2017-09-01
JP5981659B2 (ja) 2016-08-31
DE112013007363B4 (de) 2017-02-02
CN105556668A (zh) 2016-05-04
US9508710B2 (en) 2016-11-29
JPWO2015029116A1 (ja) 2017-03-02

Similar Documents

Publication Publication Date Title
JP5981659B2 (ja) 半導体装置
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
JP5922886B2 (ja) ダイオードおよび半導体装置
JP6080023B2 (ja) 逆導通型ｉｇｂｔ
JP5918288B2 (ja) 半導体装置
KR101840967B1 (ko) 반도체 장치
JP5981859B2 (ja) ダイオード及びダイオードを内蔵する半導体装置
JP5919121B2 (ja) ダイオードおよび半導体装置
JP6135636B2 (ja) 半導体装置
WO2014188569A1 (ja) ダイオード内蔵ｉｇｂｔ
JP6164201B2 (ja) 半導体装置
JP6222702B2 (ja) 半導体装置
US9312372B2 (en) Semiconductor device
JP5753814B2 (ja) ダイオード、半導体装置およびｍｏｓｆｅｔ
JPWO2019116696A1 (ja) 半導体装置
US20170077089A1 (en) Semiconductor device
JP5941214B2 (ja) 半導体装置
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
JP2019075502A (ja) 半導体装置
JP6217700B2 (ja) ダイオード
JP6048003B2 (ja) Ｉｇｂｔとダイオードが同一半導体基板に形成されている半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201380079133.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13892307

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2015533804

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14901579

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 112013007363

Country of ref document: DE

Ref document number: 1120130073633

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13892307

Country of ref document: EP

Kind code of ref document: A1