CN115985943A - Igbt半导体器件及其制作方法 - Google Patents

Abstract

本发明提供了一种IGBT半导体器件及其制作方法。该IGBT半导体器件具有发射区、体接触区、体区、载流子存储层、沟槽栅区以及发射极沟槽结构。发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，发射极沟槽从器件顶面垂直向下穿越体接触区、体区和载流子存储层并延伸进漂移区。发射极沟槽的延伸深度大于栅区沟槽的延伸深度。本发明可有效改善空穴电流的流通路径，使得空穴电流从参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属，从而减少了发射区下方区域的空穴电流，抑制了PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。

Description

IGBT半导体器件及其制作方法

技术领域

本发明涉及功率半导体技术领域，具体涉及一种IGBT半导体器件及其制作方法。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,简称IGBT)是一种新型的功率半导体器件，其集MOSFET栅压控制特性和BJT低导通电阻特性于一身，改善了器件的击穿电压和导通电阻的折中关系，具有输入阻抗大、驱动功率小、导通压降小、开关损耗低和工作频率高等优点，在白色家电、工业控制、汽车电子和新能源等领域具有广阔的市场发展空间和应用前景。

IGBT内部寄生了一个PNPN晶闸管结构，由集电区、漂移区、体区以及发射区构成。当器件正向导通时，由集电区注入进漂移区的部分空穴电流会流经发射区下方的体区，当这个电流足够大的时候，会使得流通路径上体区电阻上的压降大于体区/发射区的PN结正向偏压，导致由漂移区、体区以及发射区构成的晶体管开启，进一步开启由集电区、漂移区、体区构成的晶体管。导致从集电区注入进体区下方的空穴电流越来越大，晶闸管被完全激活，从而导致栅极失去了对器件的控制开关作用，最后导致器件烧毁。上述行为就是IGBT的闩锁现象，器件的抗短路能力、抗闩锁能力以及大电流关断能力都与此息息相关。

在实际的应用中，需要针对IGBT的抗短路能力、抗闩锁能力以及大电流关断能力进行优化改善，从而提高器件的稳定性和可靠性。

发明内容

本发明的目的在于解决上述现有技术中存在的问题，提出了一种IGBT半导体器件及其制作方法。该IGBT半导体器件及其制作方法可有效改善空穴电流的流通路径，使得空穴电流从参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属，从而减少了发射区下方区域的空穴电流，抑制了PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。

根据本发明的一方面提出了一种IGBT半导体器件，包括：发射区，具有第一导电类型，形成于半导体基片顶部；体接触区，具有与第一导电类型不同的第二导电类型，形成于半导体基片顶部且毗邻发射区；体区，具有第二导电类型，形成于发射区和体接触区的下面；载流子存储层，具有第一导电类型，形成于体区下面；栅区，形成于半导体基片中的栅区沟槽内，所述栅区沟槽从器件顶面垂直向下延伸进器件的漂移区，栅区电介质将所述栅区和发射区、体区、载流子存储层以及漂移区隔开；以及发射极沟槽结构，形成于半导体基片中的发射极沟槽内，发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，所述发射极沟槽从器件顶面垂直向下延伸进漂移区，所述发射极电介质将所述发射极导电材料和体接触区、体区、载流子存储层以及漂移区隔开，其中，所述发射极沟槽的延伸深度大于栅区沟槽的延伸深度。

根据本发明的又一方面提出了一种IGBT半导体器件，包括：半导体基片，具有第一导电类型；发射区，具有第一导电类型，形成于半导体基片顶部；体区，具有第二导电类型，形成于发射区的下面；载流子存储层，具有第一导电类型，形成于体区的下面；漂移区，具有第一导电类型，位于载流子存储层的下面；栅区，从半导体基片顶面垂直向下延伸第一深度至漂移区；以及发射极沟槽结构，从半导体基片顶面垂直向下延伸第二深度至漂移区，体区、载流子存储层以及漂移区将所述发射极沟槽结构和所述栅区隔开，其中，第二深度大于第一深度。

根据本发明的又一方面提出了一种IGBT半导体器件的制作方法，包括：在半导体基板顶部形成载流子存储层；从半导体基板顶面向下穿越载流子存储层形成栅区沟槽；用导电材料填充栅区沟槽形成栅区；从半导体基板顶面向下穿越载流子存储层形成发射极沟槽，其中，发射极沟槽深度大于栅区沟槽的深度；在所述发射极沟槽的表面形成电介质层；以及用导电材料填充发射极沟槽形成发射极沟槽结构。

附图说明

图1所示为根据本发明一个实施例的功率IGBT器件100的剖视图；

图2所示为根据本发明又一个实施例的功率IGBT器件200的剖视图；

图3A-3I为根据本发明一个实施例的制作半导体器件的工艺方法流程示意图；

图4所示为根据本发明又一个实施例的功率IGBT器件400的剖视图。

如附图所示，在所有不同的视图中，相同的附图标记指代相同的部分。在此提供的附图都是为了说明实施例、原理、概念等的目的，并非按比例绘制。

上述附图中，附图标记含义如下：1为发射极金属；2为层间介质层；3为N型重掺杂发射区；4为P型重掺杂体接触区；5为P型体区；6为N型载流子存储层；7为栅区沟槽；71为栅区电介质；72为栅区；8为N型轻掺杂漂移区；9为N型场截止层；10为P型集电区；11为集电极金属；12为发射极沟槽；121为发射极沟槽电介质；122为发射极沟槽导电材料；13为浮空P型埋层；31栅区沟槽掩膜版；32发射极沟槽掩膜版。

具体实施方式

接下来将结合附图对本发明的具体实施例进行非限制性描述。本发明可以以许多不同形式体现，提供这些具体实施例是为了使本发明公开的更充分和全面，不应理解为本发明将局限于这些具体实施例中。附图是具体实施例具体结构和/或中间结构的理想示意图。应理解，例如制造技术和/或容差导致的图示形状的变化是可以预期的。因此，本发明的具体实施例不应解释为局限于这里所示区域的特定方式，还应该包括例如制造工艺导致的形状偏差。因此，图中显示的区域实质上是示意性的，它们的形状并不意图限定本发明的范围。还应理解，附图不是按比例画的，为了清晰，层和区域的尺寸可被放大。在本说明书中，用“+”和“-”来描述掺杂区的相对浓度，但是这并不限制掺杂区的浓度范围，也不对掺杂区进行其他方面的限制。例如，下面描述为N+或N-的掺杂区，亦可以称为N型掺杂区。此外，本文所称“耦接”的含义为直接连接，或通过其他导体，例如金属，间接连接。

在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例所描述的特定特征、结构或特点被包括在本发明的至少一个实施例中。因此，贯穿本说明书在各处出现的短语“在一个实施例中”或“在实施例中”并不一定都是指同一实施例。动词“包括”和“具有”在本文中用作开放限制，其既不排除也不要求还存在未叙述特征。除非另有明确说明，否则从属权利要求中记载的特征可以相互自由组合。更进一步地，所描述的特征、结构或特点可以在一个或多个实施例中以任何合适方式组合。

某些其他的实施例可能在构造、成分或者工艺流程方面与本技术披露的实施例有所不同，但是本领域的技术人员应该理解，在没有附图所示的实施例或者其他细节、方法、材料等的情况下，本技术的实施例也是可以实现的。

图1所示为根据本发明一个实施例的功率IGBT 100的剖视图。IGBT 100包括具有第一导电类型（例如N型）的半导体基片，在半导体基片的底部具有与第一导电类型相反的第二导电类型（例如P型）的集电区10。P型集电区10的上方形成N型场截止层9。N型轻掺杂漂移区8位于N型场截止层9上方。N型载流子存储层6和P型体区5位于所述N-漂移区8内。N型重掺杂发射区3和P型重掺杂体接触区4位于所述P型体区5内，并毗邻P型体区5表面形成。在下文中，将N型轻掺杂漂移区略写为“N-漂移区”；N型重掺杂发射区略写为“N+发射区”；P型重掺杂体接触区略写为“P+体接触区”。

栅区沟槽从器件的顶面向下贯穿N+发射区3、P型体区5以及N型载流子存储层6延伸进N-漂移区8。栅区72形成在栅区沟槽中，栅区72包括导电材料(比如，掺杂多晶硅)。栅区电介质71形成在栅区沟槽中，包括绝缘材料(比如，二氧化硅)。栅区电介质71将栅区72与N型发射区3、P型体区5、N型载流子存储层6以及N-漂移区8隔开。栅区72将通过栅极金属(未示出)电连接至外部。例如，在一个实施例中，栅区沟槽延伸的深度为3～6um，栅区沟槽内的栅区电介质71的厚度为50～150nm。

发射极沟槽从器件的顶面向下贯穿P+体接触区4、P型体区5以及N型载流子存储层6并延伸进N-漂移区8。发射极沟槽结构形成在发射极沟槽中，发射极沟槽结构包括发射极沟槽导电材料122（比如掺杂多晶硅）和发射极沟槽电介质121。发射极沟槽电介质121将发射极沟槽导电材料122与P+体接触区4、P型体区5、N型载流子存储层6以及N-漂移区8隔开。

在图1所示实施例中，发射极沟槽的宽度w1与栅区沟槽的宽度相同。在其他实施例中，发射极沟槽的宽度大于栅区沟槽的宽度。如图4所示功率IGBT器件400，发射极沟槽的宽度w2大于栅区沟槽的宽度。在一个实施例中，通过加宽发射极沟槽宽度并同步缩小栅区沟槽宽度使得发射极沟槽的宽度大于栅区沟槽的宽度。该实施例可以进一步降低器件的短路电流，优化器件的抗短路能力，栅区沟槽的缩小也可减小栅极与集电极之间的电容耦合，减少了米勒电容。在其他实施例中，也可通过加宽发射极沟槽宽度同时保持栅区沟槽宽度不变使得发射极沟槽的宽度大于栅区沟槽的宽度，在该实施例中，栅区沟槽与发射极沟槽之间距离可能减小，可降低器件的正向导通压降，减少导通损耗。

在图1所示实施例中，发射极沟槽延伸深度大于栅区沟槽的延伸深度。例如，在一个实施例中，发射极沟槽延伸的深度为4μm ～8μm，发射极沟槽的宽度设置为0.5μm ～2μm。在一个实施例中，发射极沟槽延伸的深度小于器件厚度的百分之二十。发射极沟槽电介质121包括一种或多种电介质材料，比如热生长和/或淀积的二氧化硅。在一个实施例中，发射极沟槽电介质121的介电常数大于栅区电介质71的介电常数。发射极沟槽电介质121的厚度可根据设计需求调整。

发射极金属1电连接N+发射区3、P+体接触区4以及发射极沟槽导电材料122。层间介质层2(比如，二氧化硅、氮化硅或其他合适的材料)位于栅区沟槽和部分N+发射区3的上方，用于将栅区72和N+发射区3、P+体接触区4以及发射极沟槽导电材料122电绝缘。集电极金属11位于P型集电区10下方。

在一些实施例中，P型体区5的掺杂浓度为3×10¹⁶cm^-3～3×10¹⁷cm^-3，结深为1μm～4μm。P+体接触区4的掺杂浓度为5×10¹⁸cm^-3～1×10²⁰cm^-3，结深为0.2μm～1μm。N型发射区3的掺杂浓度为5×10¹⁸cm^-3～1×10²⁰cm^-3，结深为0.2um～0.8μm。N型载流子存储层6的掺杂浓度为5×10¹⁴cm^-3～5×10¹⁶cm^-3，结深为3μm～7μm。N-漂移区8的掺杂浓度为2×10¹³cm^-3～8×10¹⁴cm^-3，厚度为40um～200μm。N型场截止层9的掺杂浓度为1×10¹⁵cm^-3～5×10¹⁷cm^-3，结深为0.5μm～40μm。P型集电区10的掺杂浓度为8×10¹⁶cm^-3～1×10¹⁸cm^-3，结深为0.3μm～5μm。单个重复单元的元胞宽度为1um～12μm。

发射极沟槽结构12可以有效改善空穴电流的流通路径，使得空穴电流从参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属1，从而减少了N+发射区3下方区域的空穴电流，抑制了P型体区5和N+发射区3形成的PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。

发射极沟槽深于栅区沟槽，则有利于进一步降低器件的短路电流和改善空穴电流的流通路径，使得空穴电流可以从更深的参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属，从而进一步减少了N+发射区3下方区域的空穴电流，进一步抑制了P型体区和N+发射区3形成的PN结开启。除此之外，由于发射极沟槽更深，其增加了栅区沟槽与发射极沟槽、发射极沟槽与P型集电区10之间的电容耦合，减小了米勒电容Cgc。在IGBT器件的关断过程中，更深的发射极沟槽更利于加速过剩载流子的抽取，二者都降低了器件的关断损耗。当IGBT导通时，更深的发射极沟槽会提高正面N+发射区3一侧的载流子浓度，增强器件的电导调制效应，从而降低了IGBT的正向导通压降，优化了正向导通压降与关断损耗的折中关系。

应当理解，上述材料或区域的导电率和掺杂是可变化的，根据实际应用场合，可适当地改换材料和区域的导电率。例如，当IGBT器件的集电区10为N型，则N型场截止层9改变为P型场截止层9，其他区域的材料导电类型也相应地改变。

图2所示为根据本发明又一个实施例的功率IGBT器件200的剖视图。与IGBT器件100相比，在IGBT器件200进一步包括一个P型浮空埋层13。浮空P型埋层13位于发射极沟槽的底部。在该实施例中，当功率IGBT器件200正向耐压时，发射极沟槽底部的浮空P型埋层可以有效降低发射极沟槽底部的高电场峰值，从而进一步提高了器件的击穿电压并增强了器件的可靠性。

图3A-图3I所示为根据本发明一个实施例制作图2所示功率IGBT器件200的工艺步骤图示。该工艺步骤图示包括图3A-3I。

图3A：选取N型半导体基片作为N-漂移区8，并在N-漂移区8的顶部通过离子注入的方式形成N型载流子存储层6。在一个实施例中，可通过注入磷或砷的方式形成N型载流子存储层6 。N-漂移区8的厚度和掺杂分布的选择取决于漂移区期望的断态特性(比如击穿电压)。在又一个实施例中，也可以在硅衬底上通过气相外延的方式生长N-漂移区8。

图3B：在N型漂移区8的顶面形成一种可选的栅区沟槽掩膜版31，随后通过刻蚀工艺形成栅区沟槽7。在一个实施例中，通过在氧化物层上旋涂光刻胶并曝光显影形成栅区沟槽掩膜版31。在一个实施例中，可通过反应离子刻蚀工艺，穿过可选的栅区沟槽掩膜版进入N型漂移区8，形成栅区沟槽7。在一个实施例中，栅区沟槽7的深度为3～6μm。

图3C：移除栅区沟槽掩膜版31，并在栅区沟槽7中形成栅区电介质71。在一个优选实施例中，栅区电介质71包括生长在栅区沟槽7表面的热氧化物，栅区电介质71的厚度取决于其可支持的期望栅源工作电压。

形成栅区电介质71后，将向栅区沟槽7填充导电材料形成栅区72。在一个实施例中，可采用淀积工艺步骤填充导电材料。在一个实施例中，导电材料可包括任何合适的导电材料，比如掺杂多晶硅、硅化物或金属等。在一个优选实施例中，可选N型掺杂多晶硅作为导电材料。

图3D：在图3C形成的结构顶面形成一种可选的发射极沟槽掩膜版32，随后通过刻蚀工艺形成发射极沟槽12。同样地，在一个实施例中，通过在氧化物层上旋涂光刻胶并曝光显影形成发射极沟槽掩膜版32。在一个实施例中，可通过反应离子刻蚀工艺，穿过可选的发射极沟槽掩膜版32进入N型漂移区8，形成发射极沟槽12。在一个实施例中，发射极沟槽12的深度为4～8μm。在一个实施例中，发射极沟槽掩膜版包括氮化硅。在另一个实施例中，发射极沟槽掩膜版包括二氧化硅。

图3E：移除发射极沟槽掩膜版32，并通过离子注入的方式在发射极沟槽12的底部形成浮空埋层13，同时在N型载流子存储层6的顶面形成P型体区5。在一个实施例中，通过注入硼或者二氟化硼等离子形成P型的浮空埋层13和 P型体区5。

图3F：在发射极沟槽12中形成发射极沟槽电介质层121并填充发射极沟槽导电材料122。在形成发射极沟槽介质层121之前，可通过牺牲氧化和氧化物刻蚀工艺改善发射极沟槽12表面的质量。发射极沟槽介质层121包括一种或多种合适的电介质材料。在一些实施例中，热生长氧化物、淀积氧化物(比如低压化学气相淀积LPCVD TEOS)或这些层的结合物均可用作形成发射极沟槽介质层121。在一个优选实施例中，发射极沟槽介质层121包括生长在发射极沟槽12表面的热氧化物。在一些实施例中，发射极沟槽12底部的介质层厚度大于发射极沟槽12侧壁的厚度。

形成发射极沟槽介质层121后，将向发射极沟槽12填充发射极沟槽导电材料122。在一个实施例中，可采用淀积工艺步骤填充发射极沟槽导电材料122。在一个实施例中，导电材料122可包括任何合适的导电材料，比如掺杂多晶硅、硅化物或金属等。在一个优选实施例中，可选N型掺杂多晶硅作为导电材料122。

图3G：在P型体区5的顶面通过光刻、离子注入的方式形成N+发射区3和P+体接触区4。在一个实施例中，通过注入磷或砷的方式形成N+发射区3。在一个实施例中，通过注入硼或者二氟化硼等离子形成P+体接触区4。

图3H：在图3G形成的器件顶面生长层间介质层2，并通过光刻、刻蚀的方式选择性刻蚀掉部分层间介质层2，最后在形成的结构顶面再淀积发射极金属1。在一个实施例中，将通过蒸发或者溅射的方式形成发射极金属1。

图3I：翻转硅片，并减薄漂移区8，然后在漂移区8的背面通过离子注入的方式形成N型场截止层9和P型集电区10。在一个实施例中，通过注入磷、砷或者氢等离子形成N型场截止层9。在一个实施例中，通过注入硼或者二氟化硼等离子形成P型集电区10。

最后，将在P型集电区10的上面再淀积集电极金属11。在一个实施例中，将通过蒸发或者溅射的方式形成集电极金属11。再次翻转硅片形成IBGT器件200。

虽然前面已经参照几个典型实施例对本发明进行了描述，但相关领域的普通技术人员应当理解，所公开的本发明的实施例中所采用的术语是说明性和示例性的，而非限制性的，仅用于描述特定实施例，并非是对本发明的限制。此外，本领域的普通技术人员在没有背离本发明的原理和概念的前提下，未通过创造性的努力而对本发明公开的实施例在形式和细节上进行的多种修改，这些修改均落在本申请的权利要求或其等效范围所限定的保护范围内。

Claims (10)

1.一种IGBT半导体器件，其特征在于，包括：

发射区，具有第一导电类型，形成于半导体基片顶部；

体接触区，具有与第一导电类型不同的第二导电类型，形成于半导体基片顶部且毗邻发射区；

体区，具有第二导电类型，形成于发射区和体接触区的下面；

载流子存储层，具有第一导电类型，形成于体区下面；

栅区，形成于栅区沟槽内，所述栅区沟槽从器件顶面垂直向下延伸进器件的漂移区，栅区电介质将所述栅区和发射区、体区、载流子存储层以及漂移区隔开；以及

发射极沟槽结构，形成于发射极沟槽内，发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，所述发射极沟槽从器件顶面垂直向下延伸进漂移区，所述发射极电介质将所述发射极导电材料和体接触区、体区、载流子存储层以及漂移区隔开，其中，所述发射极沟槽的延伸深度大于栅区沟槽的延伸深度。

2.如权利要求1所述的IGBT半导体器件，其特征在于，所述器件还包括第二导电类型的浮空层，所述浮空层位于所述发射极沟槽的底部。

3.如权利要求1所述的IGBT半导体器件，其特征在于，所述发射极沟槽延伸深度小于所述IGBT半导体器件厚度的20%。

4.如权利要求1所述的IGBT半导体器件，其特征在于，所述发射极导电材料包括掺杂第一导电类型的多晶硅。

5.如权利要求1所述的IGBT半导体器件，其特征在于，所述IGBT半导体器件进一步包括发射极金属，所述发射极导电材料通过发射极金属耦接至发射区和体接触区。

6.如权利要求1所述的IGBT半导体器件，其特征在于，所述发射区沟槽的宽度大于所述栅区沟槽的宽度。

7.一种IGBT半导体器件，其特征在于，包括：

半导体基片，具有第一导电类型；

发射区，具有第一导电类型，形成于半导体基片顶部；

体区，具有与第一导电类型不同的第二导电类型，形成于发射区的下面；

载流子存储层，具有第一导电类型，形成于体区的下面；

漂移区，具有第一导电类型，位于载流子存储层的下面；

栅区，从半导体基片顶面垂直向下延伸第一深度至漂移区；以及

发射极沟槽结构，从半导体基片顶面垂直向下延伸第二深度至漂移区，所述体区、载流子存储层以及漂移区将所述发射极沟槽结构和所述栅区隔开，其中，第二深度大于第一深度。

8.如权利要求7所述的IGBT半导体器件，其特征在于，所述发射极沟槽结构包括：

发射极介质层，形成于发射极沟槽内表面；以及

发射极导电材料，填充于发射极沟槽内，其中所述发射极介质层用于将所述发射极导电材料与体区、载流子存储层以及漂移区隔开。

9.如权利要求7所述的IGBT半导体器件，其特征在于，所述IGBT半导体器件进一步包括：

集电区，具有第二导电类型，形成于半导体基片底部；以及

场截止层，具有第一导电类型，形成于集电区上面，其中，漂移区将所述载流子存储层和场截止层隔开。

10.一种IGBT半导体器件的制作方法，其特征在于，包括：

在半导体基板顶部形成载流子存储层；

从半导体基板顶面向下穿越载流子存储层形成栅区沟槽；

用导电材料填充栅区沟槽形成栅区；

从半导体基板顶面向下穿越载流子存储层形成发射极沟槽，其中，发射极沟槽深度大于栅区沟槽的深度；

在所述发射极沟槽的表面形成电介质层；以及

用导电材料填充发射极沟槽形成发射极沟槽结构。

Images