CN109860284B - 一种逆导型绝缘栅双极性晶体管结构及其制备方法 - Google Patents

Abstract

一种逆导型绝缘栅双极性晶体管结构及其制备方法，本发明涉及于功率半导体器件，针对现有技术RC‑IGBT器件中存在的问题，本发明提供一种新型RC‑IGBT的器件结构及其制造方法，以在有效抑制器件的开启电压折回现象(snap back)的基础上，改善器件内部电流分布的均匀性，减低器件的导通损耗，提升器件的可靠性。本发明提供的技术方案是在n型场截止层的内部设n‑型缓冲层，所述n‑型缓冲层位于n+阴极区之上，且所述n‑型缓冲层的峰值掺杂浓度低于所述n型场截止层的峰值掺杂浓度。

Description

一种逆导型绝缘栅双极性晶体管结构及其制备方法

技术领域

本发明涉及于功率半导体器件，特别是逆导型绝缘栅双极性晶体管(RC-IGBT)的结构及其制造方法。

背景技术

绝缘栅双极性晶体管(IGBT)是电子系统中的关键半导体元件，被广泛应用于各种中高压功率控制系统中，如马达驱动、电能转换等。IGBT器件包含三个电极：集电极、发射极、以及用于控制器件开关的栅极。一般地，传统的IGBT在栅极关断时等效为一个基区开路的PNP管，因此不具备反向续流能力，导致传统的IGBT只能作为一个单向导通器件，即电流只能从集电极流向发射极。但是多数功率电路系统都有电流双向导通的需求，因此，实际应用中往往将IGBT与二极管(Diode)反向并联使用，通过两种器件共同实现电流双向导通，但是这种方案不可避免地增加了器件的数量和系统成本。针对此问题，近年来一种新型的逆导型IGBT(Reverse-Conducting IGBT,简称RC-IGBT)结构被提出。与传统的IGBT相比，RC-IGBT将反向并联二极管与传统的IGBT集成于同一块芯片上，使得RC-IGBT的电流既可以由集电极流向发射极，亦可由发射极流向集电极，从而用单一器件实现了原方案中两种器件的功能，大大提升了芯片的功率密度，节约了系统成本。

如图1中所示为一个现有技术的RC-IGBT器件001的元胞横截面结构示意图。需指出的是，本文件中所述的对应位置词如“上”、“下”、“左”、“右”、“前”、“后”、“垂直”、“水平”是对应于参考图示的相对位置。具体实施中并不限制固定方向。器件001有三个电极：位于顶部的发射极电极(图中标为“E”极)(121)，位于底部的集电极电极(图中标为“C”极)(122)，及栅电极(图中标为“G”极)(123)。器件001为沟槽型RC-IGBT，其栅电极(123)形成于n^-型漂移区(101)表面的一系列栅槽(110)中，并通过一层栅介质层(111)与对应栅槽(110)的侧壁之间隔离；在所述栅槽(110)附近有一个p型体区(102)，所述p型体区(102)与栅槽(110)的一个侧壁毗连；在p型体区(102)的上方有n⁺型发射极区(103)和p⁺型接触区(104)，所述n⁺型发射区(103)与沟槽(110)的一个侧壁毗连，且所述n⁺型发射区(103)和p⁺型接触区(104)与发射极电极(121)相连；所述发射极电极(121)与栅电极(123)之间通过层间介质层(112)隔离；在n^-型漂移区(101)的背部具有n型场截止层(105)，在n型场截止层(105)与器件背部的集电极电极(122)之间具有一个以上交错排布的p⁺型集电极区(106)及n⁺型阴极区(107)，相邻的n⁺型阴极区(107)之间被p⁺型集电极区(106)间隔。

器件001的工作原理被解释如下:在器件001中，栅电极(123)、栅介质层(111)、p型体区(102)、n⁺型发射极区(103)、p⁺型接触区(104)及n^-型漂移区(101)，共同构成了一个金属-氧化物-半导体(下文中称为“MOS”)结构。此外，p型体区(102)、n^-型漂移区(101)、n型场截止层(105)及背面的p⁺型集电极区(106)共同构成了一个PNP型双极性晶体管(下文中称为“PNP管”)。MOS结构与PNP管共同构成了一个IGBT结构，从而可以利用MOS结构控制PNP管的电流从集电极(122)流向发射极(121)，称为RC-IGBT电流的正向导通。另一方面，p⁺型接触区(104)、p型体区(102)、n^-型漂移区(101)、n型场截止层(105)及背面的n⁺型阴极区(107)共同构成了一个P-I-N二极管，其中p⁺型接触区(104)和p型体区(102)作为所述P-I-N二极管的阳极，n⁺阴极区(107)作为所述P-I-N二极管的阴极，当器件001的发射极(121)电压高过集电极(122)的电压0.7V以上时，所述P-I-N二极管可以导通，继而实现电流由发射极(121)流向集电极(122)，称为RC-IGBT电流的逆向导通。

但是，现有技术的RC-IGBT器件001具有一大问题，限制了其的广泛应用。如图2所示，图中虚线为传统IGBT的正常开启IV曲线，图中实线为现有技术的RC-IGBT的典型正向开启IV曲线，现有技术的RC-IGBT往往具有开启电压折回(Snap back)现象。具体而言，现有技术的RC-IGBT在小电流时的正向导通电阻较高，正向导通压降随着导通电流的增加而迅速增大，但是，当导通电流达到一定值后，RC-IGBT的导通电压又会突然减小，反映在IV曲线上即为曲线的突然折回(snap back)现象。造成这种现象的原因被解释如下,如图3所示，当RC-IGBT器件001由关断状态转向正向开启状态时，MOS沟道被栅极偏压打开，电子电流从n⁺发射区(103)通过MOS沟道注入到n^-漂移区(101),初始的电子电流较小，由于背部的p⁺集电极区(106)对电子而言存在能级势垒，注入n^-漂移区(101)的电子会通过器件背部的n型场截止层(105)和n⁺阴极区(107)抵达集电极电极(112)，相应地，由于没有电子流向p⁺集电极区(106)，也就没有空穴载流子从p⁺集电极区(106)反向注入到n^-漂移区(101)。此时，RC-IGBT的工作状态类似于功率MOSFET，即所有的导通电流均由电子电流构成。由于单载流子导通的MOSFET的电阻高于双载流子导通的IGBT，RC-IGBT在初始开启的阶段会展示出较高的导通电阻及导通压降。另一方面，由于电子流经n型场截止层(105)会产生一定的压降，从而在p⁺集电极区(106)与n型场截止层(105)之间的PN结上产生电势差。对于图3中n型场截止层(105)中标记的X点而言，其与集电极(222)之间的电势差可表述为：

V(X)＝I(e)·R1 (a)

其中I(e)为横向流经n型场截止层(105)的电子电流的大小，R1为电子电流路径上的n型场截止层(105)的电阻。当电子电流I(e)逐渐增加时，上述电势差最终会达到0.7V以上，继而开启p⁺集电极区(106)与n型场截止层(105)之间的PN结，引发p⁺集电极区(106)向n^-漂移区(101)内注入空穴。当n^-漂移区(101)内出现大量的电子和空穴载流子时，n^-漂移区(101)会发生电导调制作用，使得该区的电阻被大大降低，进而大大降低RC-IGBT的导通电阻和导通压降。此时，RC-IGBT的工作状态类似于传统的IGBT。这种导通压降的突然减小反映在IV曲线上即为图2中所示的开启电压折回现象。这种开启电压折回现象严重影响了RC-IGBT在实际应用中的可靠性。例如，对于多个并联的RC-IGBT或芯片面积较大的RC-IGBT而言，由于芯片加工工艺的偏差，不同并联的RC-IGBT芯片之间、以及RC-IGBT芯片内部的不同区域之间的电压折回点往往并不一致，继而导致电流集中流向某一单颗芯片、或单颗大芯片的某一局部区域，导致芯片因电流过高而烧毁。

为了避免开启电压折回现象，就需要使得RC-IGBT的p型集电极层(106)和n型场截止层(105)之间的PN结能够在尽可能低的器件正向导通压降、或尽可能低的电子电流I(e)下被打开，现有技术的一种常用方案是增加相邻n⁺阴极区(107)的间隔以延长电子在n型场截止层(105)的电流路径长度，从而提高n型场截止层(105)在电子电流路径上的电阻R1。但是，这种方法会加剧器件内部电流分布不均匀性，降低芯片的有效导通面积，增加器件的正向和逆向导通损耗。此外，当RC-IGBT处于逆向导通状态时，电流密度高的区域温升较高，由于P-I-N二极管的导通电阻一般随着温度升高而降低，导致电流密度越高的区域的导通电阻越低，这种反馈效应会加剧电流的局部聚集，降低器件的可靠性。

发明内容

针对上文中所提到的现有技术RC-IGBT器件中存在的问题，需要提供一种新型RC-IGBT的器件结构及其制造方法，以在有效抑制器件的开启电压折回现象(snap back)的基础上，改善器件内部电流分布的均匀性，减低器件的导通损耗，提升器件的可靠性。

为实现以上所述目标，本发明提出一种新型RC-IGBT背面结构设计方案。本发明的RC-IGBT器件结构具有：一个集电极位于器件底部；一个以上p⁺集电极区和n⁺阴极区交错排布于所述集电极之上；一个n型场截止层位于所述p⁺集电极区和n⁺阴极区之上；一个n^-型漂移区位于所述n型场截止层之上；一个以上平行排列的沟槽从n^-型漂移区的上表面延伸入n^-型漂移区；一个栅电极形成于一个沟槽中，且所述栅电极与相应沟槽内壁之间被一个栅介质层隔离；一个p型体区位于n^-漂移区之上，且与相邻沟槽的侧壁毗连；一个n⁺发射极区和一个p⁺接触区位于p型体区之上，且所述n⁺发射极区与相邻沟槽的一个侧壁毗连；一个发射极电极位于器件顶部，并且与所述n⁺发射极区和p⁺接触区相连；一个层间介质层位于发射极电极与栅电极之间，并将所述两个电极隔离。特别地，在所述n型场截止层的内部还设有n^-型缓冲层，所述n^-型缓冲层位于n⁺阴极区之上，且所述n^-型缓冲层的峰值掺杂浓度低于所述n型场截止层的峰值掺杂浓度。

优选的，所述n^-型缓冲层的峰值掺杂浓度在2e¹⁴cm^-3～2e¹⁵cm^-3，所述n型场截止层的峰值掺杂浓度在2e¹⁵cm^-3～2e¹⁶cm^-3。

优选的，所述n^-型缓冲层的宽度小于或等于其下方的n⁺阴极区的宽度。

优选的，所述n^-型缓冲层的厚度小于所述n型场截止层的厚度。

优选的，所述n^-型缓冲层的厚度在0.5～5微米，所述n型场截止层的厚度在2～30微米。

优选的，所述p⁺集电极区的厚度小于所述n⁺阴极区的厚度。

优选的，所述p⁺集电极区的厚度在0.2～0.5微米，所述n⁺阴极区的厚度在0.3～1微米。

优选的，所述n^-型缓冲层与n⁺阴极区之间存在间隔，所述间隔距离在0.2～0.5微米。

优选的，所述n^-型缓冲层内还设有p^-型缓冲层，所述p^-型缓冲层的峰值掺杂浓度在1e¹⁵cm^-3～5e¹⁵cm^-3。

优选的，在n型场截止层与p⁺型集电极区之间设有n^-型间隔层，所述n^-型间隔层的掺杂浓度与n^-型漂移区相同，所述n^-型间隔层的厚度在1～10微米。

优选的，所述n⁺型阴极区的底部高度低于所述p⁺集电极区的底部高度。

本发明亦提出上述RC-IGBT器件结构的一种制造方法：

首先，形成n^-型漂移区；

第二，在n^-型漂移区的上表面刻蚀沟槽，刻蚀方法为各向异性干法刻蚀；

第三，在沟槽的内壁通过热氧化或化学气相沉积的方式形成栅介质层，然后将沟槽用栅电极材料填充以形成栅电极，所述栅介质层的构成材料可以是氧化硅或氧化铝，所述栅电极的构成材料可以是重掺杂的多晶硅；

第四，在器件表面通过离子注入和/或扩散的方式形成p型体区、n⁺型发射极区、及p⁺型接触区；

第五，在器件表面沉积层间介质层，所述层间介质层的构成材料可以是氧化硅和/或氮化硅，然后在该层刻蚀发射极接触孔，并在器件表面沉积发射极金属层，形成发射极电极；

第六，对器件背面进行减薄，然后在器件背面通过n型离子深层注入和/或扩散的方式形成n型场截止层；

还可以通过提高n型场截止层的离子注入能量，继而增加n型场截止层的结深而实现n^-型间隔层；

第七，在器件背面利用光刻版进行局部p型离子深层注入，所注入的p型杂质与n型场截止层内原有的n型杂质进行掺杂中和，从而降低对应区域的有效掺杂浓度，形成n^-型缓冲层；

还可以在调节p型离子注入的能量以在所述的n-缓冲层与n+阴极区之间设置间隔；

还可以调节p型离子注入的剂量而形成p^-型缓冲层；

第八，在器件背面利用同一块光刻版进行n型离子浅层注入，形成n⁺型阴极区；

第九，在器件背面对应区域进行p型离子浅层注入，形成p⁺型集电极区，然后在器件背面沉积金属层，形成集电极电极。

本发明的RC-IGBT在n型场截止层中设有n^-型缓冲层，所述n^-型缓冲层因其有效掺杂浓度较低，从而对电子形成了较高的电阻。当RC-IGBT处于正向开启状态时，从器件正面MOS沟道注入的电子电流需要相继流经n型场截止层及较高电阻的n^-型缓冲层才能到达n⁺型阴极区，从而提升电子电流路径上的电势差，使得p⁺型集电极区与n型场截止层之间的PN结可以在更小的电子电流下被打开，因此，即便在n^-型缓冲层路径较短的条件下，器件的开启电压折回现象仍可以被有效的抑制。基于此，相对于现有技术的RC-IGBT，本发明的RC-IGBT可以减小相邻n⁺阴极区之间的间隔而不会发生开启电压折回的问题，更小的n⁺阴极区间隔可以改善器件内部导通电流及温升的分布均匀性，有利于降低器件的导通损耗，提升器件的可靠性。另一方面，由于n^-型缓冲层仅位于n⁺阴极区的上方，而p⁺集电极区上方无n^-型缓冲层，使得p⁺集电极区上方的n型场截止层的掺杂浓度并未受到影响，从而不会对器件的击穿电压造成不利的影响。此外，根据本发明提供的制造方法，所述n^-型缓冲层可以与n⁺阴极区共用同一张光刻版，因此本发明的RC-IGBT并不会增加器件的加工成本。

附图说明

图1为一个现有技术的RC-IGBT器件001的元胞横截面结构示意图。

图2为传统IGBT与现有技术的RC-IGBT器件001的正向开启电流-电压曲线示意图。

图3为现有技术的RC-IGBT器件001的正向开启初始阶段的电子电流路径示意图。

图4为根据本发明第一实施例的RC-IGBT器件002的元胞横截面结构示意图。

图5为根据本发明第一实施例的RC-IGBT器件002的正向开启初始阶段的电子电流路径示意图。

图6-14为根据本发明第一实施例的RC-IGBT器件002的主要制造步骤示意图。

图15为根据本发明第二实施例的RC-IGBT器件003的元胞横截面结构示意图。

图16为根据本发明第三实施例的RC-IGBT器件004的元胞横截面结构示意图。

图17为根据本发明第四实施例的RC-IGBT器件005的元胞横截面结构示意图。

图18为根据本发明第五实施例的RC-IGBT器件006的元胞横截面结构示意图。

具体实施方式

以下将对本发明的RC-IGBT器件及其制造方法的实施方式予以具体的举例说明。

需要指出的是，在以下对本发明的RC-IGBT器件实施例的说明中，器件的半导体衬底被认为由硅(Si)材料构成。但是，该衬底亦可由其他任何适合制造RC-IGBT的材料构成，如锗(Ge)，碳化硅(SiC)等。在以下说明中，器件的电介质材料可由氧化硅(SiO_x)构成。但其他电介质材料亦可被采用，如氮化硅(Si_xN_y)，氧化铝(Al_xO_y),及氮氧化硅(Si_xN_yO_z)等。在以下说明中，半导体区的导电类型被分为p型(第一导电类型)与n型(第二导电类型)。一个p型导电的半导体区可以通过向原始半导体区掺入一种或几种杂质构成，这些杂质可以是但并不局限于：硼(B)、铝(Al)、镓(Ga)等。一个n型导电的半导体区亦可通过向原始半导体区掺入一种或几种杂质构成，这些杂质可以是但并不局限于：磷(P)、砷(As)、碲(Sb)、硒(Se)、质子(H⁺)等。在以下说明中，重度掺杂的p型导电的半导体区被标记为p⁺区，重度掺杂的n型导电的半导体区被标记为n⁺区。例如，在硅材料衬底中，若无特别指出，一个重度掺杂的区域的杂质浓度一般在1×10¹⁹cm^-3至1×10²¹cm^-3之间。在以下说明中，轻度掺杂的p型导电的半导体区被标记为p^-区，轻度掺杂的n型导电的半导体区被标记为n^-区。例如，在硅材料衬底中，若无特别指出，一个轻度掺杂的区域的杂质浓度一般在1×10¹²cm^-3至1×10¹⁵cm^-3之间。此外，以下实施例将采用n型MOS沟道的RC-IGBT器件予以说明，但需要指出的是本发明同样适用于p型MOS沟道的RC-IGBT器件。

实施例1

图4为根据本发明第一实施例的RC-IGBT器件002的元胞横截面结构示意图。器件002的构成包括：一个集电极(222)位于器件底部；一个以上p⁺集电极区(206)和n⁺阴极区(207)交错排布于所述集电极(222)之上；一个n型场截止层(205)位于所述p⁺集电极区(206)和n⁺阴极区(207)之上；一个n^-型漂移区(201)位于所述n型场截止层(205)之上；一个以上平行排列的沟槽(210)从n^-型漂移区(201)的上表面延伸入n^-型漂移区(201)；一个栅电极(223)形成于一个沟槽(210)中，且所述栅电极(223)与相应沟槽(210)内壁之间被一个栅介质层(211)隔离；一个p型体区(202)位于n^-漂移区(201)之上，且与相邻沟槽(210)的侧壁毗连；一个n⁺发射极区(203)和一个p⁺接触区(204)位于p型体区(202)之上，且所述n⁺发射极区(203)与相邻沟槽(210)的一个侧壁毗连；一个发射极电极(221)位于器件顶部，并且与所述n⁺发射极区(203)和p⁺接触区(204)相连；一个层间介质层(212)位于发射极电极(221)与栅电极(223)之间，并将所述两个电极隔离。特别地，在所述n型场截止层(205)的内部还设有n^-型缓冲层(208)，所述n^-型缓冲层(208)位于n⁺阴极区(207)之上，且所述n^-型缓冲层(208)的峰值掺杂浓度低于所述n型场截止层(205)的峰值掺杂浓度。

优选的，所述n^-型缓冲层(208)的厚度小于所述n型场截止层(205)的厚度，且所述n-型缓冲层(208)的宽度小于或等于其下方的n⁺阴极区(207)的宽度，即p⁺集电极区(206)上方无n-型缓冲层(208)。

当器件002处于正向开启的初始阶段时，其电子电流路径如图5所示。如前文中所述，在RC-IGBT正向开启的初始阶段，所有电流均由电子构成，这些电子电流从器件002正面的MOS沟道注入n-型漂移区(201)，依次流经n型场截止层(205)及n-型缓冲层(208)，并最终通过n⁺阴极区(207)到达集电极电极(222)。对于图3中n型场截止层(105)中标记的X’点而言，其与集电极(222)之间的电势差可表述为：

V(X’)＝I(e)·(R2+R3) (b)

其中I(e)为电子电流的大小，R2和R3分别为电子电流路径上的n型场截止层(205)和n-型缓冲层(208)的电阻。由于所述n-型缓冲层(208)的掺杂浓度较低，对电子电流形成了较高的电阻，使得V(X’)可以在较小的电子电流I(e)条件下即可达到0.7V以上，从而打开X’点处的p⁺型集电极区(206)与n型场截止层(205)之间的PN结，引发空穴的注入，继而有效抑制器件开启电压折回的问题。对比描述本发明的RC-IGBT器件002的(b)式与描述现有技术的RC-IGBT器件001的(a)式，可以看到，若使(a)式中的V(X)与V(X’)在相同的电子电流I(e)条件下达到0.7V，则需要满足：

R1＝R2+R3 (c)

继而有：

R2<R1 (d)

因此，相对于现有技术的器件001，本发明的器件002中电子电流在n型场截止层(205)上的路径可以设置的更短，而不会有开启电压折回的问题。因此，本发明的器件002背面相邻n⁺阴极区(207)之间的间距可以设置的更小。更小的n⁺阴极区(207)间隔可以改善器件内部导通电流及温升的分布均匀性，有利于降低器件的导通损耗，提升器件的可靠性。

另一方面，由于n^-型缓冲层(208)仅位于n⁺阴极区(207)的上方，而p⁺集电极区(206)上方无n^-型缓冲层(208)，使得p⁺集电极区(206)上方的n型场截止层(205)的掺杂浓度并未受到影响，从而避免了器件耐压状态下因n型场截止层(205)浓度不足而导致的电场穿通至p⁺集电极区(206)问题。因此，本发明的结构并不会对器件的击穿电压造成不利的影响。优选的，本发明的器件002中还可以设置其背部p⁺集电极区(206)的厚度小于n⁺阴极区(207)的厚度，以使得p⁺集电极区(206)与n^-型缓冲层(208)之间存在一定的间隔，从而进一步避免n^-型缓冲层(208)对器件耐压的影响。

根据本发明的器件002的工作原理，其相应的结构参数被设计如下。需指出的是，RC-IGBT器件的结构参数与其额定电压有关。以下以一600V级别的RC-IGBT为例，提供相应的结构设计参数。在此例中，器件002的n^-漂移区(201)厚度可以为40至80微米，掺杂浓度可以为5e¹³～5e¹⁴cm^-3。所述n型场截止层(205)的峰值掺杂浓度可以在2e¹⁵～2e¹⁶cm^-3，厚度可以在2～30微米。所述n^-型缓冲层(208)的峰值掺杂浓度可以在2e¹⁴～2e¹⁵cm^-3，厚度可以在0.5～5微米。所述p⁺集电极区(206)的峰值掺杂浓度可以在5e¹⁶～1e¹⁸cm^-3，厚度可以在0.2～0.5微米。所述n⁺阴极区(207)的峰值掺杂浓度可以在1e¹⁹～1e²⁰cm^-3，厚度可以在0.3～1微米。器件002正面的结构参数可以与现有技术的RC-IGBT器件001的正面结构参数相近。

此外，本发明亦提出器件002的一种制造方法。首先，如图6所示，形成n^-型漂移区(201)；下一步，如图7所示，在n^-型漂移区(201)的上表面刻蚀沟槽(210)，刻蚀方法为各向异性干法刻蚀；下一步，如图8所示，在沟槽(210)的内壁通过热氧化或化学气相沉积的方式形成栅介质层(211)，然后将沟槽(210)用栅电极材料填充以形成栅电极(223)，所述栅介质层(211)的构成材料可以是氧化硅或氧化铝，所述栅电极(223)的构成材料可以是重掺杂的多晶硅；下一步，如图9所示，在器件表面通过离子注入和/或扩散的方式形成p型体区(202)、n⁺型发射极区(203)、及p⁺型接触区(204)；下一步，如图10所示，在器件表面沉积层间介质层(212)，所述层间介质层(212)的构成材料可以是氧化硅和/或氮化硅，然后在该层刻蚀发射极接触孔，并在器件表面沉积发射极金属层，形成发射极电极(221)；下一步，如图11所示，对器件背面进行减薄，然后在器件背面通过n型离子深层注入和/或扩散的方式形成n型场截止层(205)；下一步，如图12所示，在器件背面利用光刻版(230)进行局部p型离子深层注入，所注入的p型杂质与n型场截止层(205)内原有的n型杂质进行掺杂中和，从而降低对应区域的有效掺杂浓度，形成n^-型缓冲层(208)；下一步，如图13所示，在器件背面利用同一块光刻版(230)进行n型离子浅层注入，形成n⁺型阴极区(207)；下一步，如图14所示，在器件背面对应区域进行p型离子浅层注入，形成p⁺型集电极区(206)，然后在器件背面沉积金属层，形成集电极电极(222)。

需指出的是，根据以上制造方法，本发明的RC-IGBT器件002相对于现有技术的RC-IGBT器件而言，并不需要额外的光刻版，即并不会增加制造成本。

实施例2

图15为根据本发明第二实施例的RC-IGBT器件003的元胞横截面结构示意图。相对于本发明的第一实施例的器件002而言，器件003还具有以下特点：所述n^-缓冲层(208)与其下方的n⁺阴极区(207)之间存在间隔，优选的，所述间隔的大小可以在0.2～0.5微米。通过设置所述间隔，可以进一步避免器件耐压状态下电场穿通至p⁺集电极区(206)问题，维持器件的击穿电压不受影响。对于器件003的制造方法而言，所述间隔可以通过提高图12中所示的p型离子注入的能量而实现。

实施例3

图16为根据本发明第三实施例的RC-IGBT器件004的元胞横截面结构示意图。相对于本发明的第一实施例的器件002而言，器件004还具有以下特点：所述n^-型缓冲层(208)内还设有p^-型缓冲层(209)，优选的，所述p^-型缓冲层(209)的峰值掺杂浓度在1e¹⁵cm^-3～5e¹⁵cm^-3。由于p^-型缓冲层(209)对于电子而言表现为势垒，通过在n^-缓冲层(208)内增设p^-型缓冲层(209)，可以进一步提高电子电流在此路径上的电阻，从而更有效的抑制开启电压折回问题。对于器件004的制造方法而言，所述p^-型缓冲层(209)可以通过增加图12中所示的p型离子注入的剂量而实现。

实施例4

图17为根据本发明第四实施例的RC-IGBT器件005的元胞横截面结构示意图。相对于本发明的第一实施例的器件002而言，器件005还具有以下特点：在n型场截止层(205)与p⁺型集电极区(206)之间还设有n^-型间隔层(215)，优选的，所述n^-型间隔层(215)的掺杂浓度与n^-型漂移区(201)相同，所述n^-型间隔层(215)的厚度在1～10微米。通过设置n^-型间隔层(215)，可以增加电子电流流向n⁺阴极区(207)的路径长度，继而有利于进一步抑制开启电压折回的问题。对于器件005的制造方法而言，所述n^-型间隔层(215)可以通过提高图11中所示的n型场截止层(205)的离子注入能量，继而增加n型场截止层(205)的结深而实现。

实施例5

图18为根据本发明第五实施例的RC-IGBT器件006的元胞横截面结构示意图。相对于本发明的第一实施例的器件002而言，器件005还具有以下特点：所述n⁺型阴极区(207)的底部高度低于所述p⁺集电极区(206)的底部高度，优选的，所述高度差可以在0.2～5微米。这种设计亦可以增加电子流向n⁺型阴极区(207)的路径长度，从而有利于进一步抑制开启电压折回的问题。对于器件006的制造方法而言，所述高度差可以在形成p⁺集电极区(206)的离子注入之前对p⁺集电极区(206)进行刻蚀而实现。

Claims (10)

1.一种逆导型绝缘栅双极性晶体管结构，所述的晶体管结构包括有

位于器件底部的集电极；

一个以上交错排布于所述集电极之上的p⁺集电极区和n⁺阴极区；位于所述p⁺集电极区和n⁺阴极区之上的n型场截止层；位于所述n型场截止层之上的n^-型漂移区；

从n^-型漂移区的上表面延伸入n^-型漂移区的一系列平行排列的沟槽，所述的沟槽内设有栅电极，所述栅电极与相应沟槽内壁之间被一个栅介质层隔离；

位于n^-漂移区之上的p型体区，所述p型体区与相邻沟槽的侧壁毗连；

位于p型体区之上的n⁺发射极区和p⁺接触区，所述n⁺发射极区与相邻沟槽的一个侧壁毗连；

位于器件顶部的发射极电极，所述的发射极电极与所述n⁺发射极区和p⁺接触区相连；

所述的发射极电极与栅电极之间设有将两个电极隔离的层间介质层；

其特征在于，

在所述n型场截止层的内部还设有n^-型缓冲层，所述n^-型缓冲层位于n⁺阴极区之上，且所述n^-型缓冲层的峰值掺杂浓度低于所述n型场截止层的峰值掺杂浓度;

所述n^-型缓冲层内还设有p^-型缓冲层。

2.如权利要求1所述的逆导型绝缘栅双极性晶体管结构，其特征在于，所述的n^-型缓冲层厚度小于所述n型场截止层的厚度。

3.如权利要求2所述的逆导型绝缘栅双极性晶体管结构，其特征在于，所述n^-型缓冲层的宽度小于或等于位于其下方的n⁺阴极区的宽度。

4.如权利要求1所述的逆导型绝缘栅双极性晶体管结构，其特征在于，所述p⁺集电极区的厚度小于所述n⁺阴极区的厚度。

5.如权利要求1所述的逆导型绝缘栅双极性晶体管结构，其特征在于，所述n^-型缓冲层与其下方的n⁺阴极区之间存在间隔。

6.如权利要求1所述的逆导型绝缘栅双极性晶体管结构，其特征在于，所述n⁺阴极区的底部高度低于所述p⁺集电极区的底部高度。

7.如权利要求1-6任一权利要求所述的一种逆导型绝缘栅双极性晶体管结构的制备方法，其特征在于，所述的制备方法包括如下的步骤：

首先，形成n^-型漂移区；

第二，在n^-型漂移区的上表面刻蚀沟槽；

第三，在沟槽的内壁形成栅介质层，然后将沟槽填充以形成栅电极；

第四，在器件表面通过离子注入和/或扩散的方式形成p型体区、n⁺发射极区、及p⁺接触区；

第五，在器件表面沉积层间介质层，然后在该层间介质层刻蚀发射极接触孔，并在器件表面沉积发射极金属层，形成发射极电极；

第六，对器件背面进行减薄，然后在器件背面通过n型离子深层注入和/或扩散的方式形成n型场截止层；

第七，在器件背面利用光刻版进行局部p型离子深层注入，所注入的p型杂质与n型场截止层内原有的n型杂质进行掺杂中和，从而降低对应区域的有效掺杂浓度，形成n^-型缓冲层；

第八，在器件背面利用同一块光刻版进行n型离子浅层注入，形成n⁺阴极区；

第九，在器件背面对应区域进行p型离子浅层注入，形成p⁺集电极区，然后在器件背面沉积金属层，形成集电极电极。

8.如权利要求7所述的逆导型绝缘栅双极性晶体管结构的制备方法，其特征在于，调节步骤七中p型离子注入的能量以在所述的n^-型缓冲层与n⁺阴极区之间设置间隔。

9.如权利要求7所述的逆导型绝缘栅双极性晶体管结构的制备方法，其特征在于，调节步骤七中p型离子注入的剂量而形成p^-型缓冲层。

10.如权利要求7所述的逆导型绝缘栅双极性晶体管结构的制备方法，其特征在于，在形成p⁺集电极区的离子注入之前对p⁺集电极区进行刻蚀而实现以使得n⁺阴极区的底部高度低于所述p⁺集电极区的底部高度。

Images