CN103579321B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103579321B
CN103579321B CN201210256998.2A CN201210256998A CN103579321B CN 103579321 B CN103579321 B CN 103579321B CN 201210256998 A CN201210256998 A CN 201210256998A CN 103579321 B CN103579321 B CN 103579321B
Authority
CN
China
Prior art keywords
semiconductor regions
semiconductor
region
regions
interarea
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210256998.2A
Other languages
English (en)
Other versions
CN103579321A (zh
Inventor
鸟居克行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to CN201210256998.2A priority Critical patent/CN103579321B/zh
Publication of CN103579321A publication Critical patent/CN103579321A/zh
Application granted granted Critical
Publication of CN103579321B publication Critical patent/CN103579321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Element Separation (AREA)

Abstract

本发明提供了一种半导体装置，在该半导体装置的外周区域中，第2半导体区域(32)达到半导体衬底(1)的第2主面(21)，半导体装置还具有第6半导体区域(50)，其与第2半导体区域(32)相接并具有第2导电类型，该第6半导体区域(50)包含半导体衬底(1)的第2主面的端部，并从半导体衬底(1)的第2主面(21)开始，达到比第4半导体区域(4)深的区域。根据本发明的半导体装置，通过在外周区域设置第6半导体区域(50)，使得耗尽层(14)的端部没有达到切割面(51)，而是使耗尽层(14)的端部达到了半导体衬底的第2主面(21)上，从而确保了半导体装置的耐压性。

Description

半导体装置
技术领域
本发明涉及一种半导体装置，尤其是具有400V以上耐压性能的半导体装置。
背景技术
如图1所示，日本特开2007-165635号公报公开了一种半导体装置，该半导体装置具有半导体衬底，该半导体衬底具有：具有介入区域31的沟槽栅型IGBT(InsulatedGateBipolarTransistor，绝缘栅双极型晶体管)的活性层形成区域；具有包围活性层形成区域的外侧沟槽2b的第1外周结构；具有形成为包围第1外周结构的沟道截断环9的第2外周结构。
对于图1中的虚线表示的耗尽层14，如图1所示，由于周围温度或者绝缘膜36等半导体衬底的第2主面21上的绝缘膜中含有水分的原因，有时耗尽层14在纸面上的横向的端部达到了半导体衬底1的切割面51，有时逐渐变窄地终止于半导体衬底1的第2主面上21上。然而，由于高圧装置中N－区域32形成得厚，耗尽层14扩展到相对于半导体衬底1的第2主面21很深的地方，所以当在高温环境下或者绝缘膜36等半导体衬底的第2主面21上的绝缘层中含有水分时，耗尽层14的端部扩展到了切割面51，从而会由于切割面51的结晶缺陷而无法确保半导体装置的耐圧。
发明内容
本发明的目的在于提供了一种半导体装置，能够不使耗尽层的端部达到切割面，而是使耗尽层的端部达到半导体衬底的第2主面上，从而确保半导体装置的耐压性。
为了实现上述发明目的，本发明提供了一种半导体装置，具有半导体衬底，所述半导体衬底具有：
第1半导体区域，其处于所述半导体衬底的第1主面上，并具有第1导电类型；
第2半导体区域，其形成于所述第1半导体区域之上，并具有与所述第1导电类型相反的第2导电类型；以及
第3半导体区域，其与所述第2半导体区域相接，并具有所述第2导电类型，所述第3半导体区域比所述第2半导体区域的杂质浓度高，
其中，在所述半导体衬底的活性层形成区域中具有：
第4半导体区域，其形成于所述第3半导体区域之上，并具有所述第1导电类型；
第5半导体区域，其与所述第4半导体区域相接，并具有所述第2导电类型；
内侧沟槽，其从所述第5半导体区域的上部的面开始，至少达到所述第4半导体区域的下部的面；
绝缘膜，其形成于所述内侧沟槽的侧面及底面；
控制电极，其形成于所述绝缘膜的内侧，
其中，在包围所述半导体衬底的活性层形成区域的外周区域中，所述第2半导体区域达到所述半导体衬底的第2主面，所述半导体装置还具有第6半导体区域，其与所述第2半导体区域相接并具有比所述第2半导体区域的杂质浓度高的所述第2导电类型，该第6半导体区域从所述第2半导体区域的外周区域的第2主面开始，达到比所述第4半导体区域深的区域。
根据本发明的半导体装置，通过在外周区域设置第6半导体区域，使得耗尽层的端部没有达到切割面，而是使耗尽层的端部达到了半导体衬底的第2主面上，从而确保了半导体装置的耐压性。
附图说明
图1为现有技术的半导体装置的结构示意图。
图2为本发明实施例的半导体装置的结构示意图之一。
图3为本发明实施例的半导体装置的结构示意图之二。
具体实施方式
如图2所示，本发明实施例的一种半导体装置具有半导体衬底1，该半导体衬底1具有：
第1半导体区域7，其处于半导体衬底1的第1主面22上，并具有第1导电类型；在本实施例中，第1半导体区域7具体为P型集电极层7。在本实施例中，第1导电类型可以包括P+、P和P-等类型，其中，P+、P和P-等类型是根据浓度的不同而划分的。
第2半导体区域32，其形成于第1半导体区域7之上，并具有与第1导电类型相反的第2导电类型；在本实施例中，第2半导体区域32具体为N-型漂移区域32。在本实施例中，第2导电类型可以包括N+、N和N-等类型，其中，N+、N和N-等类型是根据浓度的不同而划分的。
另外，在N-型漂移区域32与P型集电极层7之间，还可以设置有与Ｐ型集电极层7相接的N+型缓冲层6，在这种情况下，N-型漂移区域32与N+型缓冲层6相接。
第3半导体区域31，其与第2半导体区域32相接，并具有第2导电类型，第3半导体区域31比第2半导体区域32的杂质浓度高。在本实施例中，第3半导体区域31具体为N型间隔区域31。
另外，如图2所示，在沿着半导体衬底1的横向方向上，将半导体装置划分为活性层形成区域和外周区域。其中，在本实施例中，如图2所示，从沟槽2的两侧均具有第5半导体区域3(射极区域3)的部分起，该部分以内(包含该部分)属于活性层形成区域，而沟槽2的单侧具有第5半导体区域3的部分属于外周区域。在图2中，外周区域与活性层形成区域的边界可以划分在最靠外的外侧沟槽2a的第5半导体区域3的侧面所在的平面，即如图中垂直的虚线所示的面。需要说明的是，图中虚线所划分的外周区域与活性层形成区域仅为示例性的划分，外周区域与活性层形成区域的边界可以向右侧适当移动，即也可以位于沟槽2的两侧均具有第5半导体区域3的部分和沟槽2的单侧具有第5半导体区域3的部分之间，也就是说，只要保证沟槽2的单侧具有第5半导体区域3的部分没有包含在活性层形成区域中，而是包含在外周区域中即可。
其中，在活性层形成区域中具有：
第4半导体区域4，其形成于第3半导体区域31之上，并具有第1导电类型，在本实施例中具体为与N型间隔区域31相接的P型基极区域4；
第5半导体区域3，其与第4半导体区域4相接，并具有第2导电类型，在本实施例中具体为与P型基极区域4相接的发射极区域3；
沟槽2，其从第5半导体区域3的上部的面开始，至少达到第4半导体区域4的下部的面，在本实施例中具体为从半导体衬底1的第2主面21开始贯通P型基极区域4和发射极区域3的沟槽2。在本实施例中，根据沟槽2所处的位置(位于活性层形成区域还是外周区域)该沟槽2又分为内侧沟槽2a(包含在活性层形成区域中)和外侧沟槽2b(包含在外周区域中)。
绝缘膜10，其形成于沟槽2的侧面及底面；
控制电极11，形成于绝缘膜10的内侧，在本实施例中具体为在从半导体衬底1的第2主面21开始贯通P型基极区域4和发射极区域3的沟槽2内，隔着栅绝缘膜10而形成的栅极电极11；
在外周区域中，第2半导体区域32达到半导体衬底1的第2主面21，半导体装置还具有第6半导体区域50，其与第2半导体区域32相接并具有比第2半导体区域32的杂质浓度高的第2导电类型，该第6半导体区域50从第2半导体区域(32)的外周区域的第2主面21开始，达到比第4半导体区域4深的区域。
在本实施例中，该第6半导体区域50具体为图2所示的N型区域50。具体而言，在如图2所示，该N型区域50包含设置有沟道截断环9的半导体衬底1的第2主面21的端部，并从第2主面21的区域起到达比基极区域4深的位置。进一步地，该N型区域50与N-型区域32相比可以具有更高的浓度。
另外，优选地，N型区域50与N型间隔区域31具有大致相同的杂质浓度(例如，1×10E16/cm3)，并且与N型间隔区域31具有相同的深度，该N型间隔区域31比外周区域的基极区域4(或者FLR(场限环)或者RESURF(ReducedSurfaceField，减小表面电场)层)深。
在半导体衬底1的活性层形成区域和N型区域50之间，可以具有比P型基极区域4深的外侧沟槽2b，在外侧沟槽2b内隔着绝缘膜埋入导电体。进一步地，在外侧沟槽2b的靠活性层形成区域的一侧，N型间隔区域31终止，第2半导体区域32与第4半导体区域4相接，即，在该部分不存在第3半导体区域31(即不存在本实施例中的N型间隔区域31)
另外，在第2半导体区域32达到的半导体衬底1的第2主面21的外周区域上，还可以包含具有第1导电类型的第7半导体区域。其中，该第7半导体区域可以为图2所示的与第4半导体区域(在本实施例中具体为P型基极区域)4相接的P-型区域8，也可以为图3中所示的与第4半导体区域(在本实施例中具体为P型基极区域)4不相接的P-型区域8’。
另外，作为变形的实施例，本实施例的半导体衬底1可以不形成N+型缓冲层6以及外周区域的外侧沟槽2b。
发明的技术效果
本发明的实施例中，通过设置比基极区域4深且比N-型区域32浓度高的N型区域50，耗尽层14的伸展被弯曲，从而耗尽层的端部不会到达切割面51，而是终止在半导体衬底1的第2主面21上。其结果，即使在高温环境下或者在绝缘膜36等半导体衬底的第2主面21上的绝缘层中含有水分的情况下，也能够抑制耗尽层14的端部扩展到切割面51。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (3)

1.一种半导体装置，具有半导体衬底(1)，其特征在于，
所述半导体衬底(1)具有：
第1半导体区域(7)，其处于所述半导体衬底(1)的第1主面(22)上，并具有第1导电类型；
第2半导体区域(32)，其形成于所述第1半导体区域(7)之上，并具有与所述第1导电类型相反的第2导电类型；以及
第3半导体区域(31)，其与所述第2半导体区域(32)相接，并具有所述第2导电类型，所述第3半导体区域(31)比所述第2半导体区域(32)的杂质浓度高，
其中，在所述半导体衬底(1)的活性层形成区域中具有：
第4半导体区域(4)，其形成于所述第3半导体区域(31)之上，并具有所述第1导电类型；
第5半导体区域(3)，其与所述第4半导体区域(4)相接，并具有所述第2导电类型；
内侧沟槽(2a)，其从所述第5半导体区域(3)的上部的面开始，至少达到所述第4半导体区域(4)的下部的面；
绝缘膜(10)，其形成于所述内侧沟槽(2a)的侧面及底面；以及
控制电极(11)，其形成于所述绝缘膜(10)的内侧，
其中，在包围所述半导体衬底(1)的活性层形成区域的外周区域中，所述第2半导体区域(32)达到所述半导体衬底(1)的第2主面(21)，所述半导体装置还具有第6半导体区域(50)，其与所述第2半导体区域(32)相接并具有比所述第2半导体区域(32)的杂质浓度高的所述第2导电类型，该第6半导体区域(50)从所述第2半导体区域(32)的外周区域的第2主面(21)开始，达到比所述第4半导体区域(4)深的区域。
2.根据权利要求1所述的半导体装置，其特征在于，在所述第2半导体区域(32)达到的所述半导体衬底(1)的第2主面(21)的外周区域上，包含具有所述第1导电类型的第7半导体区域(8、8’)。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述活性层形成区域和所述第6半导体区域(50)之间，具有比所述第4半导体区域(4)深的外侧沟槽(2b)，并且所述第2半导体区域(32)与所述第4半导体区域(4)相接。
CN201210256998.2A 2012-07-23 2012-07-23 半导体装置 Active CN103579321B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210256998.2A CN103579321B (zh) 2012-07-23 2012-07-23 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210256998.2A CN103579321B (zh) 2012-07-23 2012-07-23 半导体装置

Publications (2)

Publication Number Publication Date
CN103579321A CN103579321A (zh) 2014-02-12
CN103579321B true CN103579321B (zh) 2016-02-10

Family

ID=50050699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210256998.2A Active CN103579321B (zh) 2012-07-23 2012-07-23 半导体装置

Country Status (1)

Country Link
CN (1) CN103579321B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247593A (ja) * 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
CN1705136A (zh) * 2004-05-31 2005-12-07 三菱电机株式会社 绝缘栅型半导体器件
CN101331609A (zh) * 2005-12-14 2008-12-24 三垦电气株式会社 沟槽结构半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247593A (ja) * 2003-02-14 2004-09-02 Toshiba Corp 半導体装置及びその製造方法
CN1705136A (zh) * 2004-05-31 2005-12-07 三菱电机株式会社 绝缘栅型半导体器件
CN101331609A (zh) * 2005-12-14 2008-12-24 三垦电气株式会社 沟槽结构半导体装置

Also Published As

Publication number Publication date
CN103579321A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN102074579B (zh) 半导体装置
CN102484131B (zh) 半导体装置
US8653628B1 (en) Power semiconductor device and method of manufacturing the same
JP2015041719A (ja) ワイドバンドギャップ絶縁ゲート型半導体装置
TWI565059B (zh) Semiconductor device
CN102456716A (zh) 半导体器件
US9318590B2 (en) IGBT using trench gate electrode
US9048215B2 (en) Semiconductor device having a high breakdown voltage
CN103811546B (zh) 带面结型场效应管的ldmos复合管
US20150318385A1 (en) Semiconductor device
CN103681785A (zh) 半导体装置
CN103681668A (zh) 半导体装置
JP2013021100A (ja) 半導体装置、及び、半導体装置の製造方法
JP2013069852A (ja) 半導体装置
CN103633089A (zh) 多晶硅电阻及其制造方法
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
CN103579321B (zh) 半导体装置
CN103996715A (zh) 一种横向双扩散金属氧化物半导体场效应管
CN204102902U (zh) 线性间距分布固定电荷岛soi耐压结构及功率器件
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN104617139A (zh) Ldmos器件及制造方法
CN104269441A (zh) 等间距固定电荷区soi耐压结构及soi功率器件
US9184247B2 (en) Power semiconductor device capable of maintaining a withstand voltage
CN103579296A (zh) 半导体装置及其制造方法
CN103681791B (zh) Nldmos器件及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant