CN102074579B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN102074579B
CN102074579B CN201010539006.8A CN201010539006A CN102074579B CN 102074579 B CN102074579 B CN 102074579B CN 201010539006 A CN201010539006 A CN 201010539006A CN 102074579 B CN102074579 B CN 102074579B
Authority
CN
China
Prior art keywords
conduction type
region
diffusion region
trap
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010539006.8A
Other languages
English (en)
Other versions
CN102074579A (zh
Inventor
车载汉
李倞镐
金善玖
崔莹石
金胄浩
蔡桭荣
吴仁泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisi Kaifang Semiconductor Co ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of CN102074579A publication Critical patent/CN102074579A/zh
Application granted granted Critical
Publication of CN102074579B publication Critical patent/CN102074579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置，包括第二导电类型的深阱，该第二导电类型的深阱配置在衬底上方。该深阱包括离子注入区及扩散区。第一导电类型的第一阱形成在扩散区中。栅电极延伸在离子注入区及扩散区的部分之上，且与第一阱部分地重叠。离子注入区具有均匀杂质浓度，而扩散区的杂质浓度自在离子注入区与扩散区之间的边界界面处的最高浓度变化至在扩散区的最远离该边界界面的部分处的最低。

Description

半导体装置
相关申请的交叉引用
本申请主张2009年11月17日申请的韩国专利申请案第10-2009-110926号的35U.S.C.§119的优先权，其全部内容以引用的方式并入本文中。
技术领域
本发明总体涉及半导体装置的制造，且尤其涉及高压MOS晶体管的制造。
背景技术
基于平面扩散技术的横向双扩散式MOS(LDMOS)晶体管一般用作高压MOS晶体管。归因于与双极型晶体管相比的较高输入阻抗，LDMOS晶体管可实现高功率增益及/或较简单的栅极驱动电路。由于LDMOS晶体管为单极装置，因此其在被关断时有利地展现出很小或者没有时间延迟。时间延迟通常源自积累的疏水载流子。
图1为说明现有LDMOS晶体管的横截面图。图式说明具有N沟道的两个LDMOS晶体管，其以左右对称结构排列于衬底之上，块体拾取区位于中央。
参看图1，现有LDMOS晶体管包括：N型深阱12，其形成在P型衬底11之上以贯穿整个区具有均匀杂质掺杂浓度；N型阱14及P型阱16，彼此相距预定距离而安置于N型深阱12中；N型源极区17及P型块体拾取区18，形成在P型阱16中；N型漏极区15，其形成在N型阱14中；栅电极20，形成在源极区17与漏极区15之间；及绝缘层21，其插入于栅电极20与衬底11之间。绝缘层21包括栅极绝缘层19及场氧化物层13。
针对高压MOS晶体管的设计考虑包括最小化比导通电阻(RSP)，同时维持高击穿电压(BV)可为需要的。 
为了改良具有上文所描述的结构的LDMOS晶体管中的击穿电压，应在N型深阱12或漂移区(D)中减小杂质掺杂浓度。栅电极20与P型阱16重叠的区域充当沟道区C，而自沟道区C的末端至N型漏极区15的区域为漂移区D。
当在N型深阱12或漂移区D中降低杂质掺杂浓度以便保证足够高的击穿电压时，比导通电阻增加，由此不利地影响LDMOS晶体管的操作电流特性。相反地，当在N型深阱12或漂移区D中增加杂质掺杂浓度以便保证合适的操作电流特性时，可能不利地影响击穿电压特性。换言之，关于N型深阱12或漂移区D的杂质掺杂浓度，可折衷考虑击穿电压特性及操作电流特性。因此，期望保证适合于高压MOS晶体管的击穿电压特性与操作电流特性两者。
发明内容
本发明的一或多个方面针对一种半导体装置，其展现适合于用作高压半导体装置的击穿电压特性与操作电流特性两者。
本发明的各种其它目的、特征及优点可通过以下描述得以理解，且将自本文中所描述的本发明的若干实施例变得易明白。
根据本发明的一方面，可提供一种半导体装置以包括第二导电类型的深阱、第一导电类型的第一阱及栅电极。第二导电类型的深阱可形成在衬底上方以包括第一离子注入区及第一扩散区。第一导电类型的第一阱可形成在第二导电类型的深阱中且与第一扩散区接触。栅电极可形成在衬底上方以延伸跨越第一离子注入区与第一扩散区两者的部分，且可使其一个端部与第一导电类型的第一阱的一部分重叠。第一扩散区可具有如下的杂质掺杂浓度：在第一离子注入区与第一扩散区之间的界面处最高，且随着第一扩散区移动远离第一离子注入区与第一扩散区之间的界面而降低。
半导体装置可进一步包括第二导电类型的内埋杂质层，第二导电类型的内埋杂质层形成在第二导电类型的深阱下。第二导电类型的内埋杂质层可具有均匀杂质掺杂浓度。
第二导电类型的内埋杂质层的均匀杂质掺杂浓度可高于在第一离子注入区与第一扩散区之间的界面处的第二导电类型的深阱的杂质掺杂浓度。
半导体装置可进一步包括第一导电类型的块体拾取区，第一导电类型的块体拾取区配置在第一导电类型的第一阱中。第一扩散区的杂质掺杂浓度可在第一导电类型的块体拾取区下的第一扩散区的部分中最低。
可经由杂质离子注入工艺来形成第一离子注入区。可通过在第一离子注入区的一部分中扩散所注入杂质来形成第一扩散区。
半导体装置可进一步包括：绝缘层，其插入于衬底与栅电极之间；第二导电类型的源极区，其配置在第一导电类型的第一阱中且邻近栅电极；第二导电类型的漏极区，其配置在第一离子注入区中且与栅电极隔开；及第二导电类型的第二阱，其配置在第一离子注入区中以围绕第二导电类型的漏极区。
半导体装置可进一步包括第二导电类型的内埋杂质层，第二导电类型的内埋杂质层包括形成在第一离子注入区下的第二离子注入区及形成在第一扩散区下形成的第二扩散区。第二扩散区可具有随着其移动远离第二离子注入区与第二扩散区之间的界面而降低的杂质掺杂浓度。
第二离子注入区可具有比第一离子注入区的杂质掺杂浓度高的杂质掺杂浓度。
第一扩散区可具有比第二扩散区的线宽更宽的线宽。
第二扩散区的杂质掺杂浓度可在第一导电类型的块体拾取区下的第二扩散区的一部分中最低。
根据本发明的另一方面，可提供一种半导体装置以包括第二导电类型的深阱、第二导电类型的内埋杂质层、第一导电类型的第一阱及栅电极。第二导电类型的深阱可形成在第一导电类型的衬底上方。第二导电类型的内埋杂质层可形成在第二导电类型的深阱下以包括离子注入区及扩散区。第一导电类型的第一阱可形成在第二导电类型的深阱的扩散区中。栅电极可形成在衬底上方以延伸跨越第一离子注入区与第一扩散区两者的部分，且可使其一个端部与第一导电类型的第一阱的一部分重叠。扩散区可具有如下的杂质掺杂浓度：在离子注入区与扩散区之间的界面处最高，且随着扩散区移动远离离子注入区与扩散区之间的界面而降低。
离子注入区可具有比第二导电类型的深阱的杂质掺杂浓度高的杂质掺杂浓度。
半导体装置可进一步包括第一导电类型的块体拾取区，第一导电类型 的块体拾取区配置在第一导电类型的第一阱中。扩散区的杂质掺杂浓度可在第一导电类型的块体拾取区下的扩散区的一部分中最低。
可经由杂质离子注入工艺来形成离子注入区。可通过在离子注入区的一部分中扩散杂质来形成扩散区。
半导体装置可进一步包括：绝缘层，其插入于衬底与栅电极之间；第二导电类型的源极区，其配置在第一导电类型的第一阱中且邻近栅电极；第二导电类型的漏极区，其配置在第二导电类型的深阱中且与栅电极隔开；及第二导电类型的第二阱，其配置在离子注入区中以围绕第二导电类型的漏极区。
根据本发明的又一方面，可提供一种半导体装置以包括第一导电类型的衬底及形成在衬底上方的第二导电类型的半导体层。半导体层可包括：第一区，其具有贯穿该第一区为实质上均匀的均匀杂质浓度，及具有变化的杂质浓度的第二区，该杂质浓度在第一区与第二区之间的边界处最高，且在最远离该边界处最低。
半导体装置可包括横向双扩散式金属氧化物半导体(LDMOS)晶体管，且可进一步包括：第一导电类型的第一阱，其形成在该半导体层的第二区中，第二导电类型的源极区形成在第一阱中；及第二导电类型的第二阱，其形成在半导体层的第一区中，第二导电类型的漏极区形成在第二阱中。
半导体装置可进一步包括第二导电类型的内埋杂质层，第二导电类型的内埋杂质层形成在衬底与半导体层之间，该内埋杂质层具有比半导体层的第一区的均匀杂质浓度高的杂质浓度。
内埋杂质层可包括第一杂质层区及第二杂质层区。第一杂质层区可具有贯穿该第一杂质层区为实质上均匀的杂质浓度，该杂质浓度高于该半导体层的第一区的均匀杂质浓度。第二杂质层区可具有以一种方式跨越第二杂质层区而变化的杂质浓度，即第二杂质层区的杂质浓度在第一杂质层区与第二杂质层区之间的区边界处最高且在最远离该区边界处最低。
附图说明
参看附图，通过本发明的若干实施例的以下详细描述，本发明的各种特征及优点将变得更加易明白。其中：
图1为说明现有横向双扩散式MOS(LDMOS)晶体管的横截面图；
图2A为说明根据本发明的一实施例的LDMOS晶体管的横截面图；
图2B为展示图2A中所说明的深阱及内埋杂质层的杂质掺杂浓度分布的曲线图；
图3A为说明根据本发明的另一实施例的LDMOS晶体管的横截面图；
图3B为展示图3A中所说明的深阱及内埋杂质层的杂质掺杂浓度分布的曲线图；
图4A为说明根据本发明的另一实施例的LDMOS晶体管的横截面图；及
图4B为展示图4A中所说明的深阱及内埋杂质层的杂质掺杂浓度分布的曲线图。
具体实施方式
下文将参看附图详细描述本发明的若干实施例。应理解，这些实施例不欲且不应被解释为限制本发明的全部范围，且可通过不同于在本文所描述的那些实施例中所具体详述的配置及组件来实现本发明的方面及特征。而是，提供这些实施例，使得本发明将为详尽及完整的，且将本发明的范围充分传达给本领域的技术人员。贯穿本发明，相似附图标记指代贯穿本发明的各种图及实施例的相似零件。附图未必按比例缩放，且在一些情况中，比例可出于清楚起见而夸示。当第一层被称为在第二层“上”或在衬底“上”时，其不仅指代第一层与第二层或衬底直接接触而形成的状况，而且亦指代第三层存在于第一层与第二层或衬底之间的状况。
下文所描述的本发明的实施例提供能够满足高压MOS晶体管的击穿电压(BV)特性及操作电流特性要求的半导体装置。为该目的，根据本发明的方面，可形成深阱或漂移区以使其具有倾斜的杂质掺杂浓度分布。
在下文中，将通过说明性实例参考具有N沟道的横向双扩散式MOS(LDMOS)晶体管描述本发明的实施例。关于此实例，第一导电类型为P型，而第二导电类型为N型。当然，本发明的各种特征及方面可同样适用于具有P沟道的LDMOS晶体管，在此状况下，第一导电类型及第二导电类型分别为N型及P型。
此外，本发明的各种特征及方面可适用于不同于LDMOS晶体管的高压半导体装置，例如，高压MOS晶体管，该高压MOS晶体管可包括(例如)延伸的漏极MOS(EDMOS)晶体管。
图2A为说明根据本发明的一实施例的LDMOS晶体管的横截面图。图2B说明图2A中所说明的深阱及内埋杂质层的各自杂质掺杂浓度分布。在图2A的实例中展示各自具有N沟道的两个LDMOS晶体管，其以左右对称结构排列于衬底之上，块体拾取区位于中央。
参看图2A及图2B，根据本发明的一实施例的LDMOS晶体管可包括：深阱32，其形成在第一导电类型的衬底31之上以具有离子注入区32A及扩散区32B；第一导电类型的第一阱35，其形成在深阱32中以接触扩散区32B；第二导电类型的源极区36，其形成在第一阱35中；第二导电类型的漏极区34，其形成在离子注入区32A中；栅电极41，其形成在第一导电类型的衬底31之上，从而跨越离子注入区32A及扩散区32B两者，且其一端与第一阱35的一部分重叠；及绝缘层40，其插入于栅电极41与第一导电类型的衬底31之间。
根据一实施例的LDMOS晶体管可进一步包括：第一导电类型的块体拾取区37，其形成在第一阱35中；及第二导电类型的第二阱33，其形成在离子注入区32A中以包围第二导电类型的漏极区34。具有比第一阱35高的杂质掺杂浓度的第一导电类型的块体拾取区37可改良与第一阱35的接触特性。具有比第二导电类型的漏极区34低的杂质掺杂浓度的第二导电类型的第二阱33充当扩展的漏极区34，且可改良第二导电类型的漏极区34在操作之间的稳定性。根据一实施例，第二导电类型的第二阱33可具有比深阱32高的杂质掺杂浓度。
根据本发明的一实施例的LDMOS晶体管可进一步包括第二导电类型的内埋杂质层42，该内埋杂质层42形成在深阱32的下部部分中。第二导电类型的内埋杂质层42可具有比深阱32高的杂质掺杂浓度，且可贯穿其整个区具有均匀杂质掺杂浓度。第二导电类型的内埋杂质层42通过防止耗尽区在操作之间自第一阱35的过度扩张而改良LDMOS晶体管的击穿特性，且由此改良穿通电压。
举例而言，关于第一导电类型的衬底31，可使用块体硅衬底或支撑衬底，或绝缘体上硅(SOI)衬底，在该SOI衬底处，按序堆叠内埋绝缘层及外延层(例如，外延硅层)。当SOI衬底用作第一导电类型的衬底31时， 具有上文所描述的结构的LDMOS晶体管可形成在外延层中。
栅电极41可使其一端排列于第二导电类型的源极区36中，且另一端与第二导电类型的漏极区34隔开预定距离。第一阱35与栅电极41重叠的区域在本文中被称为沟道区C，而自沟道区C的一端(在栅电极41下面第一阱35与深阱32之间的界面处)至第二导电类型的漏极区34的区域在本文中被称为漂移区D。
插入于栅电极41与第一导电类型的衬底31之间的绝缘层40可包括栅极绝缘层38及场氧化物层39。栅极绝缘层38可定位于邻近第二导电类型的源极区36的区中。场氧化物层39可定位于邻近第二导电类型的漏极区34的区中。栅极绝缘层38比场氧化物层39薄。可考虑在操作中供应至栅电极41的电压来选择栅极绝缘层38的厚度。亦可基于施加至栅电极41的操作电压来选择安置于栅电极41的下部部分中的场氧化物层39的厚度。
深阱32的离子注入区32A具有均匀掺杂浓度。在经由杂质离子注入工艺在第一导电类型的衬底31的预定区中形成离子注入区32A之后，可通过经由驱入工艺或扩散工艺使所注入的杂质扩散至离子注入区32A的一部分中来形成扩散区32B。如图2B中所示，杂质掺杂浓度分布具有斜率，因为扩散区32B的杂质掺杂浓度随着扩散区32B远离离子注入区32A与扩散区32B之间的界面而降低。
杂质掺杂浓度在第一导电类型的块体拾取区37下面的扩散区32B的部分处最低，且随着扩散区32B自第一导电类型的块体拾取区37朝向第二导电类型的漏极区34行进而增加。可实现LDMOS晶体管的击穿电压的进一步改良，因为在杂质掺杂浓度在扩散区32B中为最低的点与第二导电类型的内埋杂质层42之间的杂质掺杂浓度差在扩散区32B及第二导电类型的内埋杂质层42具有相同导电类型的同时变大。
亦可基于LDMOS晶体管的操作电压来选择深阱32的扩散区32B的线宽。亦即，当要施加较高电压时，一般期望增加扩散区32B的线宽。
根据本发明的一实施例的LDMOS晶体管具有如下特性：杂质掺杂浓度在扩散区32B中随着扩散区32B远离离子注入区32A与扩散区32B之间的界面而降低，以便确保击穿电压特性与操作电流特性两者的合适性。
亦即，为了改良击穿电压特性，应降低深阱32或漂移区D的杂质掺 杂浓度。然而，降低深阱32或漂移区D处的杂质掺杂浓度。然而，降低深阱32或漂移区D处的杂质掺杂浓度可增加比导通电阻RSP，且由此对操作电流特性具有不利影响。
具有离子注入区32A及其杂质掺杂浓度倾斜的扩散区32B的深阱32可抑制比导通电阻RSP的增加，因为深阱32使其杂质掺杂浓度仅在漂移区D的局部部分中降低，亦即，仅在漂移区D的扩散区32B中降低。此外，由于扩散区32B中的杂质掺杂浓度具有斜率，因此可以有效地防止比导通电阻RSP的增加。如上文所描述，可通过抑制比导通电阻RSP的增加来防止LDMOS晶体管的操作电流特性的恶化。
因为扩散区32B具有相对低的杂质掺杂浓度，所以可通过扩散掺杂于离子注入区32A中的杂质以由此形成深阱32的扩散区32B来改良LDMOS晶体管在操作之间的击穿电压特性。这是因为当第一阱35定位于与离子注入区32A相比具有相对低的杂质掺杂浓度的扩散区32B中时，跨越在深阱32与第一阱35之间所形成的PN结的击穿电压可增加。在扩散区32B内部的杂质掺杂浓度具有一斜率，其中杂质掺杂浓度沿着自第二导电类型的漏极区34朝向第一阱35或朝向第一导电类型的块体拾取区37的方向降低。因此，可以有效地增加跨越在深阱32与第一阱35之间所形成的PN结的击穿电压。通过上文所描述的结构，由此可以有效地改良LDMOS晶体管在操作之间的击穿电压特性。
当通过使用包括离子注入区32A及扩散区32B的深阱32来实现LDMOS晶体管的足够击穿电压特性时，可通过提供内埋杂质层42增加深阱32的杂质掺杂浓度，此可产生LDMOS晶体管的改良的操作电流特性。亦即，在达成足够击穿电压特性的情况下，内埋杂质层42用以弥补由深阱32的杂质掺杂浓度的增加所引起的击穿电压特性的变差，使得可以进一步改良操作电流特性，且仍实现合适的击穿电压特性。
根据本发明的上文所描述的实施例所形成的LDMOS晶体管具有离子注入区32A及扩散区32B，该两者皆为第二导电类型。然而，当在形成扩散区32B时对离子注入区32A未执行足够扩散时，尽管离子注入区32A具有第二导电类型，但扩散区32B的导电类型可变为第一导电类型。当扩散区32B具有第一导电类型时，可在操作之间在扩散区32B与栅电极41之间形成反转区，这可导致比导通电阻的增加，且可导致LDMOS晶体管的异常操作。当扩散区32B具有如本发明的上文实施例中所说明的第二导电类型时，在扩散区32B与栅电极41之间形成积累区。
当在形成扩散区32B时执行不足扩散时，且当由此扩散区32B变成具有第一导电类型时，需要另外形成杂质区，以便防止在扩散区32B与栅电极41之间形成反转区。此可使制造过程变得复杂，且可增加生产成本。因此，期望通过使所注入的杂质扩散至离子注入区32A的一部分中而形成扩散区32B，使得扩散区32B以与离子注入区32A具有相同导电类型而告终。
图3A为说明根据本发明的另一实施例的LDMOS晶体管的横截面图。图3B展示图3A的深阱及内埋杂质层各自的杂质掺杂浓度分布。在图3A的实例中展示均具有N沟道的两个LDMOS晶体管，其以左右对称结构排列于衬底之上，块体拾取区位于中央。
参看图3A及图3B，根据本发明的一实施例的LDMOS晶体管可包括：第二导电类型的深阱53，其形成在第一导电类型的衬底31之上以具有足够高水平的均匀杂质掺杂浓度，以便保证合适的操作电流特性；第二导电类型的内埋杂质层52，其形成在第二导电类型的深阱53下以具有离子注入区52A及扩散区52B；第一导电类型的第一阱56，其形成在深阱53中以与扩散区52B重叠；第二导电类型的源极区57，其形成在第一阱56中；第二导电类型的漏极区55，其形成在第二导电类型的深阱53中在离子注入区52A上方；栅电极62，其形成在第一导电类型的衬底51之上，延伸在离子注入区52A与扩散区52B两者之上，且其一端与第一阱56的一部分重叠；及绝缘层61，其插入于栅电极62与第一导电类型的衬底51之间。
根据一实施例的LDMOS晶体管可进一步包括：第二导电类型的第二阱54，其形成在第二导电类型的深阱53中，以围绕第二导电类型的漏极区55；及第一导电类型的块体拾取区58，其形成在第一阱56中。具有比第一阱56高的杂质掺杂浓度的第一导电类型的块体拾取区58改良与第一阱56的接触特性。具有比第二导电类型的漏极区55低的杂质掺杂浓度的第二导电类型的第二阱54充当扩展的漏极区55，且可改良关于第二导电类型的漏极区55在操作之间的稳定性。第二导电类型的第二阱54可具有比第二导电类型的深阱53高的杂质掺杂浓度。
举例而言，关于第一导电类型的衬底51，可使用块体硅衬底或支撑衬底，或绝缘体上硅(SOI)衬底，内埋绝缘层及外延层(例如，外延硅层)按序堆叠在该SOI衬底处。当SOI衬底用作第一导电类型的衬底51时， 具有上文所描述的结构的LDMOS晶体管可形成在外延层中。
栅电极62可使其一端排列于第二导电类型的源极区57中，且另一端与第二导电类型的漏极区55隔开预定距离。第一阱56与栅电极62彼此重叠的区域在本文中被称为沟道区C，而自沟道区C的一端(在栅电极62下面第一阱56与第二导电类型的深阱53之间的界面处)至第二导电类型的漏极区55的区域在本文中被称为漂移区D。
插入于栅电极62与第一导电类型的衬底51之间的绝缘层61可包括栅极绝缘层59及场氧化物层60。栅极绝缘层59可定位于邻近第二导电类型的源极区57的区中。场氧化物层60可定位于邻近第二导电类型的漏极区55的区中。场氧化物层60比栅极绝缘层59厚。可考虑在操作中供应至栅电极62的电压来选择栅极绝缘层59的厚度。亦可基于施加至栅电极62的操作电压来选择安置于栅电极62的下部部分中的场氧化物层60的厚度。
第二导电类型的内埋杂质层52的离子注入区52A具有均匀杂质掺杂浓度。在经由杂质离子注入工艺在第一导电类型的衬底51的预定区中形成离子注入区52A之后，可通过经由驱入工艺或扩散工艺使所注入的杂质扩散至离子注入区52A的一部分中来形成扩散区52B。如图3B中所示，扩散区52B的杂质掺杂浓度具有一斜率，因为扩散区52B的杂质掺杂浓度随着扩散区52B远离离子注入区52A与扩散区52B之间的界面而降低。
第二导电类型的深阱53、离子注入区52A及扩散区52B具有相同导电类型，其为第二导电类型。杂质掺杂浓度在第一导电类型的块体拾取区58下面的扩散区52B的部分处最低，且随着扩散区52B在自第一导电类型的块体拾取区58朝向第二导电类型的漏极区55的方向上行进而增加。
第二导电类型的内埋杂质层52的离子注入区52A可具有比第二导电类型的深阱53高的杂质掺杂浓度。扩散区52B的杂质掺杂浓度可高于、等于或低于第二导电类型的深阱53。可实现LDMOS晶体管的击穿电压的进一步改良，因为在杂质掺杂浓度在扩散区52B中为最低的点与第二导电类型的深阱53之间的杂质掺杂浓度差在扩散区52B及第二导电类型的深阱53具有相同导电类型的同时变大(见图3B)。
亦可基于LDMOS晶体管的操作电压来选择第二导电类型的内埋杂质层52的扩散区52B的线宽。亦即，当要施加较高电压时，期望增加扩散区52B的线宽。
根据本发明的一实施例的LDMOS晶体管具有如下特性：杂质掺杂浓度在扩散区52B中随着扩散区52B远离离子注入区52A与扩散区52B之间的界面而降低，同时保持第二导电类型的深阱53的杂质掺杂浓度在允许合适的操作电流特性的水平处，以便保证击穿电压特性与操作电流特性两者的合适性。简言之，第二导电类型的内埋杂质层52弥补归因于具有确保合适的操作电流特性的杂质掺杂浓度水平的第二导电类型的深阱53的击穿电压特性恶化，由此实现合适的击穿电压特性及操作电流特性。
亦即，第二导电类型的内埋杂质层52可通过防止耗尽区在操作之间自第一阱56的过度扩张而改良LDMOS晶体管的击穿电压特性，由此改良穿通电压。
通过扩散掺杂于离子注入区52A中的杂质来形成第二导电类型的内埋杂质层52的扩散区52B。因此，由于扩散区52B变成具有与离子注入区52A相比相对低的杂质掺杂浓度，因此可改良LDMOS晶体管在操作之间的击穿电压特性。这是因为跨越在深阱32与第一阱56之间所形成的PN结的场可在第一阱56定位于扩散区52B上方时增加，该扩散区52B具有与离子注入区52A相比相对低的杂质掺杂浓度。此外，扩散区52B中的杂质掺杂浓度具有一斜率，其中杂质掺杂浓度沿着自第二导电类型的漏极区55朝向第一阱56或朝向第一导电类型的块体拾取区58的方向降低。因此，可以有效地增加跨越在深阱53与第一阱56之间所形成的PN结的场。通过上文所描述的结构，由此可以有效地改良LDMOS晶体管在操作之间的击穿电压特性。
由于扩散区52B的杂质掺杂浓度在第一导电类型的块体拾取区58下面的部分中最低，因此尽管通过增加在操作之间自第一阱56朝向第一导电类型的衬底51扩展的耗尽区的扩展距离来增加操作电压，但仍可有效地改良操作电压的击穿电压特性。当第二导电类型的内埋杂质层52具有均匀杂质掺杂浓度时，可基于第一阱56的下表面与第二导电类型的内埋杂质层52的上表面之间的距离来限制在操作之间在第一导电类型的块体拾取区58下面扩展的耗尽区的扩展距离。因此，不可能将在操作之间自第一阱56扩展的扩展区的宽度(其为朝向第一导电类型的衬底51的宽度)增加超过预定操作电压，因为击穿电压特性随着操作电压增加而相对恶化。然而，通过根据本发明的一实施例在本文中所描述的结构，由于杂质掺杂浓度在第一导电类型的块体拾取区58的下部部分中最低，因此可增 加在操作之间自第一阱56扩展至第一导电类型的衬底51的耗尽区的宽度。当与带有具有均匀杂质掺杂浓度的第二导电类型的内埋杂质层的LDMOS晶体管相比时，具有上文所描述的结构的LDMOS晶体管可更有效地防止归因于操作电压的增加的击穿电压特性的恶化。
图4A为说明根据本发明的另一实施例的LDMOS晶体管的横截面图。图4B描绘图4A的深阱及内埋杂质层各自的杂质掺杂浓度分布。通过说明性实例，在图4A中描绘均具有N沟道的两个LDMOS晶体管，其以左右对称结构排列于衬底之上，块体拾取区位于中央。
参看图4A及图4B，根据本发明的一实施例的LDMOS晶体管可包括：第二导电类型的深阱73，其形成在第一导电类型的衬底71之上以包括第一离子注入区73A及第一扩散区73B；第二导电类型的内埋杂质层72，其包括形成在离子注入区73A下的第二离子注入区72A及形成在第一扩散区73B下的第二扩散区72B；第一导电类型的第一阱76，其形成在第一扩散区73B中；第二导电类型的源极区77，其形成在第一阱76中；第二导电类型的漏极区75，其形成在第一离子注入区73A中；栅电极82，其形成在第一导电类型的衬底71之上，延伸跨越第一离子注入区73A与第一扩散区73B两者(或跨越第二离子注入区72A与第二扩散区72B两者)；及绝缘层81，其插入于栅电极82与第一导电类型的衬底71之间。栅电极82使其一端与第一阱76的一部分重叠。
根据本发明的一实施例的LDMOS晶体管可进一步包括：第一导电类型的块体拾取区78，其形成在第一阱76中；及第二导电类型的第二阱74，其形成在第一离子注入区73A中以围绕第二导电类型的漏极区75。具有比第一阱76高的杂质掺杂浓度的第一导电类型的块体拾取区78可改良与第一阱76的接触特性。具有比第二导电类型的漏极区75低的杂质掺杂浓度的第二导电类型的第二阱74充当扩展的漏极区75，且可改良关于第二导电类型的漏极区75在操作之间的稳定性。第二导电类型的第二阱74可具有比第一离子注入区73A高的杂质掺杂浓度。
举例而言，关于第一导电类型的衬底71，可使用块体硅衬底或支撑衬底，或绝缘体上硅(SOI)衬底，在该SOI衬底处，按序堆叠内埋绝缘层及外延层(例如，外延硅层)。当SOI衬底用作第一导电类型的衬底51时，具有上文所描述的结构的LDMOS晶体管可形成在外延层中。
栅电极82可使其一端排列于第二导电类型的源极区77中，且另一端 与第二导电类型的漏极区75隔开预定距离。第一阱76与栅电极82彼此重叠的区域在本文中被称为沟道区C，而自沟道区C的一端(在栅电极82下面第一阱76与第二导电类型的深阱73之间的界面处)至第二导电类型的漏极区75的区域在本文中被称为漂移区D。
插入于栅电极82与第一导电类型的衬底71之间的绝缘层81可包括栅极绝缘层79及场氧化物层80。栅极绝缘层79可定位于邻近第二导电类型的源极区57的区中。场氧化物层80可定位于邻近第二导电类型的漏极区75的区中。场氧化物层80比栅极绝缘层79厚。可基于待施加至栅电极82的操作电压来选择栅极绝缘层79的厚度。亦可基于施加至栅电极82的操作电压来选择安置于栅电极82的下部部分中的场氧化物层80的厚度。
第二导电类型的深阱73的离子注入区73A具有均匀掺杂浓度。在经由杂质离子注入工艺在第一导电类型的衬底71的预定区中形成第一离子注入区73A之后，可通过经由驱入工艺或扩散工艺使所注入的杂质扩散至第一离子注入区73A的一部分中来形成第一扩散区73B。第一扩散区73B的杂质掺杂浓度具有一斜率，因为第一扩散区73B的杂质掺杂浓度随着第一扩散区73B远离第一离子注入区73A与第一扩散区73B之间的界面而降低。
第二导电类型的内埋杂质层72的第二离子注入区72A具有均匀杂质掺杂浓度，具有与第一离子注入区73A相同的导电类型，且具有比第一离子注入区73A高的杂质掺杂浓度。
在经由杂质离子注入工艺在第一导电类型的衬底71的预定区中形成第二离子注入区72A之后，可通过经由驱入工艺或扩散工艺使所注入的杂质扩散至第二离子注入区72A的一部分中来形成第二导电类型的内埋杂质层72的第二扩散区72B。第二扩散区72B的杂质掺杂浓度具有一斜率，因为该杂质掺杂浓度随着第二扩散区72B远离第二离子注入区72A与第二扩散区72B之间的界面而降低。第二扩散区72B、第二离子注入区72A、第一离子注入区73A及第一扩散区73B具有相同导电类型，其为第二导电类型。第二扩散区72B的杂质掺杂浓度可高于、等于或低于第一扩散区73B的杂质掺杂浓度。
在第一扩散区73B中，杂质掺杂浓度在第一导电类型的块体拾取区78下的第一扩散区73B的部分中最低，且随着第一扩散区73B自第一导 电类型的块体拾取区78朝向第二导电类型的漏极区75行进而增加。在第二扩散区72B中，杂质掺杂浓度在第一导电类型的块体拾取区78下的第二扩散区72B的部分中最低，且随着第二扩散区72B自第一导电类型的块体拾取区78朝向第二导电类型的漏极区75行进而增加。因为在杂质掺杂浓度在第一扩散区73B中为最低的点与杂质掺杂浓度在第二扩散区72B中为最低的点之间的杂质掺杂浓度差在第一扩散区73B及第二扩散区72B具有相同导电类型的同时变大，所以改良LDMOS晶体管的击穿电压特性。
可基于LDMOS晶体管的操作电压来判定第一扩散区73B及第二扩散区72B的各别线宽。亦即，当所施加的电压变高时，期望增加第一扩散区73B及第二扩散区72B的线宽。第二扩散区72B的线宽可宽于第一扩散区73B的线宽。这是因为第二离子注入区72A的杂质掺杂浓度高于第一离子注入区73A的杂质掺杂浓度，且由此在用于形成第一扩散区73B及第二扩散区72B的扩散工艺期间第二扩散区72B的扩散范围比第一扩散区73B的扩散范围长。扩散范围与温度成比例，且亦可取决于杂质类型及杂质浓度。若温度及杂质类型保持相同，则可基于杂质浓度来控制扩散范围。
根据本发明的一实施例的具有上文所描述的结构的LDMOS晶体管可包括具备第一离子注入区73A及第一扩散区73B的第二导电类型的深阱73，以及具备第二离子注入区72A及第二扩散区72B的第二导电类型的内埋杂质层72。因此，与根据本发明的先前描述的实施例所制造的LDMOS晶体管相比，可以实现操作电流与击穿电压两方面的极好特性。
本发明的方面通过形成深阱或内埋杂质层以具有离子注入区及扩散区而允许适合于高压半导体装置的击穿电压特性与操作电流特性两者。
根据本发明的其它方面，可通过形成深阱及内埋杂质层中的每一者以具有离子注入区及扩散区而实现适合于高压半导体装置的击穿电压特性与操作电流特性两者。
尽管已通过具体细节参考本发明的若干实施例具体展示及描述了本发明，但对于本领域技术人员将易明白的是，在不脱离本发明的原理及精神的情况下，可对这些实施例进行各种改变，本发明的范围在所附权利要求及其等同物中界定。

Claims (19)

1.一种半导体装置，包括：
第二导电类型的深阱，其配置在衬底上方以包括第一离子注入区及第一扩散区；
第一导电类型的第一阱中的沟道区，其接触形成在所述第二导电类型的深阱中的第一扩散区；
栅电极，其配置在所述衬底上方以延伸跨越第一离子注入区与第一扩散区两者的部分，所述栅电极使其一个端部与第一导电类型的第一阱的一部分重叠，
其中第一扩散区具有如下的杂质掺杂浓度：在第一离子注入区与第一扩散区之间的界面处最高，且随着第一扩散区移动远离第一离子注入区与第一扩散区之间的所述界面而降低。
2.如权利要求1的半导体装置，进一步包括：
第二导电类型的内埋杂质层，其配置在第二导电类型的深阱下面，第二导电类型的内埋杂质层具有均匀杂质掺杂浓度。
3.如权利要求2的半导体装置，其中第二导电类型的内埋杂质层的均匀杂质掺杂浓度高于在第一离子注入区与第一扩散区之间的所述界面处的第二导电类型的深阱的杂质掺杂浓度。
4.如权利要求1的半导体装置，进一步包括：
第一导电类型的块体拾取区，其配置在第一导电类型的第一阱中，
其中第一扩散区的杂质掺杂浓度在第一导电类型的块体拾取区下的第一扩散区的一部分中最低。
5.如权利要求1的半导体装置，其中第一离子注入区经由杂质离子注入工艺而形成，且
其中第一扩散区通过在第一离子注入区的一部分中扩散杂质而形成。
6.如权利要求1的半导体装置，进一步包括：
绝缘层，其插入于所述衬底与所述栅电极之间；
第二导电类型的源极区，其配置在第一导电类型的第一阱中且邻近所述栅电极；
第二导电类型的漏极区，其配置在第一离子注入区中且与所述栅电极隔开；及
第二导电类型的第二阱，其配置在第一离子注入区中以围绕第二导电类型的漏极区。
7.如权利要求1的半导体装置，进一步包括：
第二导电类型的内埋杂质层，其包括形成在第一离子注入区下的第二离子注入区及形成在第一扩散区下的第二扩散区，第二扩散区具有随着其移动远离在第二离子注入区与第二扩散区之间的界面而降低的杂质掺杂浓度。
8.如权利要求7的半导体装置，其中第二离子注入区具有比第一离子注入区的杂质掺杂浓度高的杂质掺杂浓度。
9.如权利要求7的半导体装置，其中第二扩散区具有比第一扩散区的线宽更宽的线宽。
10.如权利要求7的半导体装置，进一步包括：
第一导电类型的块体拾取区，其配置在第一导电类型的第一阱中，
其中第二扩散区的杂质掺杂浓度在第一导电类型的块体拾取区下的第二扩散区的一部分中最低。
11.如权利要求7的半导体装置，其中第二离子注入区经由杂质离子注入工艺而形成，且
其中第二扩散区通过在第二离子注入区的一部分中扩散杂质而形成。
12.一种半导体装置，包括：
第二导电类型的深阱，其配置在第一导电类型的衬底上方，包括第一离子注入区和第一扩散区；
第二导电类型的内埋杂质层，其配置在第二导电类型的深阱下以包括第二离子注入区及第二扩散区；
第一导电类型的第一阱，其配置在第二导电类型的深阱的所述第一扩散区中；
栅电极，其配置在所述衬底上方以延伸跨越第一离子注入区与第一扩散区两者的部分，所述栅电极使其一个端部与第一导电类型的第一阱的一部分重叠，
其中所述第二扩散区具有如下的杂质掺杂浓度：在所述第二离子注入区与所述第二扩散区之间的界面处最高，且随着所述第二扩散区移动远离在所述第二离子注入区与所述第二扩散区之间的所述界面而降低。
13.如权利要求12的半导体装置，其中所述第二离子注入区具有比第二导电类型的深阱的第一离子注入区的杂质掺杂浓度高的杂质掺杂浓度。
14.如权利要求12的半导体装置，进一步包括：
第一导电类型的块体拾取区，其配置在第一导电类型的第一阱中，
其中所述第二扩散区的杂质掺杂浓度在第一导电类型的块体拾取区下的所述第二扩散区的一部分中最低。
15.如权利要求12的半导体装置，其中所述第二离子注入区经由杂质离子注入工艺而形成，且
其中所述第二扩散区通过在所述第二离子注入区的一部分中扩散杂质而形成。
16.如权利要求12的半导体装置，进一步包括：
绝缘层，其插入于所述衬底与所述栅电极之间；
第二导电类型的源极区，其配置在第一导电类型的第一阱中且邻近所述栅电极；
第二导电类型的漏极区，其配置在第二导电类型的深阱中且与所述栅电极隔开；及
第二导电类型的第二阱，其配置在所述第一离子注入区中以围绕第二导电类型的漏极区。
17.一种半导体装置，包括：
第一导电类型的衬底；及
第二导电类型的半导体层，其形成在所述衬底上方，该半导体层包括：第一区，其具有贯穿第一区为实质上均匀的均匀杂质浓度；及第二区，其具有变化的杂质浓度，该杂质浓度在第一区与第二区之间的边界处最高，且在最远离该边界处最低；
第一导电类型的第一阱，其形成在所述半导体层的第二区中，第二导电类型的源极区形成在第一阱中；
第一导电类型的第一阱中的沟道区，其接触形成在所述第二导电类型的半导体层中的第二区；及
第二导电类型的第二阱，其形成在所述半导体层的第一区中，第二导电类型的漏极区形成在第二阱中。
18.如权利要求17的半导体装置，进一步包括：
第二导电类型的内埋杂质层，其形成在所述衬底与所述半导体层之间，所述内埋杂质层具有比所述半导体层的第一区的均匀杂质浓度高的杂质浓度。
19.如权利要求17的半导体装置，进一步包括：
第二导电类型的内埋杂质层，其形成在所述衬底与所述半导体层之间，该内埋杂质层包括第一杂质层区及第二杂质层区，第一杂质层区具有贯穿第一杂质层区为实质上均匀且高于所述半导体层的第一区的均匀杂质浓度的杂质浓度，第二杂质层区具有以如下方式跨越第二杂质层区而变化的杂质浓度：第二杂质层区的杂质浓度在第一杂质层区与第二杂质层区之间的区边界处最高且在最远离该区边界处最低。
CN201010539006.8A 2009-11-17 2010-11-05 半导体装置 Active CN102074579B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0110926 2009-11-17
KR1020090110926A KR101128694B1 (ko) 2009-11-17 2009-11-17 반도체 장치

Publications (2)

Publication Number Publication Date
CN102074579A CN102074579A (zh) 2011-05-25
CN102074579B true CN102074579B (zh) 2015-09-30

Family

ID=44010656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010539006.8A Active CN102074579B (zh) 2009-11-17 2010-11-05 半导体装置

Country Status (4)

Country Link
US (3) US8546883B2 (zh)
KR (1) KR101128694B1 (zh)
CN (1) CN102074579B (zh)
TW (1) TWI506781B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201732791U (zh) * 2010-08-12 2011-02-02 四川和芯微电子股份有限公司 横向扩散金属氧化物半导体结构
CN103021852B (zh) * 2011-09-22 2015-06-03 上海华虹宏力半导体制造有限公司 高压p型ldmos的制造方法
CN103035525B (zh) * 2011-10-10 2015-06-03 上海华虹宏力半导体制造有限公司 高压隔离n型ldmos器件的制造方法
CN103050512A (zh) * 2011-10-13 2013-04-17 上海华虹Nec电子有限公司 非外延的高压绝缘n型ldmos器件结构
TWI531068B (zh) * 2013-09-12 2016-04-21 新唐科技股份有限公司 半導體元件
CN103456783B (zh) * 2012-05-30 2016-06-08 上海华虹宏力半导体制造有限公司 高击穿电压p型ldmos器件及制造方法
US9799766B2 (en) 2013-02-20 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage transistor structure and method
US8878242B1 (en) 2013-07-08 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Pickup device structure within a device isolation region
KR101492861B1 (ko) 2013-08-05 2015-02-12 서울대학교산학협력단 반도체 소자 및 그 제조 방법
CN104332501B (zh) * 2014-09-30 2017-10-24 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices
KR102313728B1 (ko) * 2018-04-09 2021-10-15 주식회사 키 파운드리 접합 트랜지스터와 고전압 트랜지스터를 포함한 반도체 소자
CN104992977B (zh) 2015-05-25 2018-06-19 上海华虹宏力半导体制造有限公司 Nldmos器件及其制造方法
US10217860B2 (en) 2015-09-11 2019-02-26 Nxp Usa, Inc. Partially biased isolation in semiconductor devices
US10297676B2 (en) * 2015-09-11 2019-05-21 Nxp Usa, Inc. Partially biased isolation in semiconductor device
KR102454465B1 (ko) 2016-09-22 2022-10-14 주식회사 디비하이텍 필드 플레이트 영역 내에 형성된 보조 전극을 갖는 반도체 소자
TWI699888B (zh) * 2018-11-07 2020-07-21 新唐科技股份有限公司 高壓半導體裝置
CN111293163B (zh) * 2018-12-06 2023-11-10 上海新微技术研发中心有限公司 横向扩散金属氧化物半导体场效应晶体管
KR20210121851A (ko) * 2020-03-31 2021-10-08 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
CN1606171A (zh) * 2003-10-06 2005-04-13 恩益禧电子股份有限公司 半导体器件及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100267395B1 (ko) * 1997-12-19 2000-10-16 김덕중 이중-확산 모스 트랜지스터 및 그 제조방법
TW564557B (en) * 1999-12-22 2003-12-01 Matsushita Electric Works Ltd Semiconductor device and process for producing the same
US6730962B2 (en) 2001-12-07 2004-05-04 Texas Instruments Incorporated Method of manufacturing and structure of semiconductor device with field oxide structure
US6677210B1 (en) 2002-02-28 2004-01-13 Linear Technology Corporation High voltage transistors with graded extension
JP2006202810A (ja) * 2005-01-18 2006-08-03 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法
DE102006040788B4 (de) 2006-08-31 2013-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integrierter Optokoppler mit organischem Lichtemitter und anorganischem Photodetektor
JP2008091689A (ja) 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5517046A (en) * 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
CN1606171A (zh) * 2003-10-06 2005-04-13 恩益禧电子股份有限公司 半导体器件及其制作方法

Also Published As

Publication number Publication date
US20110115020A1 (en) 2011-05-19
CN102074579A (zh) 2011-05-25
KR20110054320A (ko) 2011-05-25
TW201121049A (en) 2011-06-16
US20140021542A1 (en) 2014-01-23
US20140021541A1 (en) 2014-01-23
US8692328B2 (en) 2014-04-08
TWI506781B (zh) 2015-11-01
US8546883B2 (en) 2013-10-01
KR101128694B1 (ko) 2012-03-23
US8716796B2 (en) 2014-05-06

Similar Documents

Publication Publication Date Title
CN102074579B (zh) 半导体装置
US9543379B2 (en) Semiconductor device with peripheral breakdown protection
US10529849B2 (en) High-voltage semiconductor device including a super-junction doped structure
US8623732B2 (en) Methods of making laterally double diffused metal oxide semiconductor transistors having a reduced surface field structure
US8004039B2 (en) Field effect transistor with trench-isolated drain
US9905687B1 (en) Semiconductor device and method of making
JP2011512676A (ja) ブレークダウン電圧を向上するエッジ終端
US7898030B2 (en) High-voltage NMOS-transistor and associated production method
US9029948B2 (en) LDMOS device with step-like drift region and fabrication method thereof
KR102068842B1 (ko) 반도체 전력소자
US8482066B2 (en) Semiconductor device
JP7358330B2 (ja) ダイヤモンドｍｉｓトランジスタ
US8829562B2 (en) Semiconductor device including a dielectric structure in a trench
US9478456B2 (en) Semiconductor device with composite drift region
US9520493B1 (en) High voltage integrated circuits having improved on-resistance value and improved breakdown voltage
US20140097447A1 (en) Semiconductor device and method of manufacturing the same
US9666671B2 (en) Semiconductor device with composite drift region and related fabrication method
CN102694020B (zh) 一种半导体装置
US20220271154A1 (en) Superjunction semiconductor device and method of manufacturing same
US20220285488A1 (en) Superjunction semiconductor device having floating region and method of manufacturing same
US9502498B2 (en) Power semiconductor device
CN102983162A (zh) 半导体装置及其制造方法
KR20150065489A (ko) 고전압 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201021

Address after: Han Guozhongqingbeidao

Patentee after: Key Foundry Co.,Ltd.

Address before: Cheongju Chungbuk Korea

Patentee before: MagnaChip Semiconductor, Ltd.

TR01 Transfer of patent right
CP03 Change of name, title or address

Address after: Republic of Korea

Patentee after: Aisi Kaifang Semiconductor Co.,Ltd.

Country or region after: Republic of Korea

Address before: Han Guozhongqingbeidao

Patentee before: Key Foundry Co.,Ltd.

Country or region before: Republic of Korea

CP03 Change of name, title or address