TWI531068B - 半導體元件 - Google Patents

半導體元件 Download PDF

Info

Publication number
TWI531068B
TWI531068B TW102132981A TW102132981A TWI531068B TW I531068 B TWI531068 B TW I531068B TW 102132981 A TW102132981 A TW 102132981A TW 102132981 A TW102132981 A TW 102132981A TW I531068 B TWI531068 B TW I531068B
Authority
TW
Taiwan
Prior art keywords
type
heavily doped
region
doped regions
type heavily
Prior art date
Application number
TW102132981A
Other languages
English (en)
Other versions
TW201511269A (zh
Inventor
陳柏安
Ｄ 伊姆蘭 西迪奎Ｍ
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW102132981A priority Critical patent/TWI531068B/zh
Priority to US14/040,745 priority patent/US9269704B2/en
Priority to CN201310597307.XA priority patent/CN104465755B/zh
Publication of TW201511269A publication Critical patent/TW201511269A/zh
Application granted granted Critical
Publication of TWI531068B publication Critical patent/TWI531068B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體元件
本發明內容是有關於一種半導體元件，且特別是有關於一種具矽控整流器等效電路之半導體元件。
一般而言，各種電子裝置中均會設置有靜電放電(Electrostatic Discharge，ESD)防護的機制，藉以避免當人體帶有過多的靜電而去觸碰電子裝置時，電子裝置因為靜電所產生的瞬間大電流而導致毀損，或是避免電子裝置受到環境或運送工具所帶的靜電影響而產生無法正常運作的情形。
然而，一般電子裝置中的ESD防護機制通常需要較大的佈局(layout)面積才能導通較大的ESD電流；換言之，在佈局面積一定的情形下，其所能導通的ESD電流普遍來說並不夠大，且所導通的ESD電流亦無法均勻分散，如此使得ESD防護機制無法有效地對電子裝置進行防護的動作。
本發明實施例內容是關於一種半導體元件，藉以改善半導體元件的效能。
本發明內容之一實施態樣係關於一種半導體元件，其包含一金氧半導體場效電晶體，其中金氧半導體場效電晶體寄生有複數個矽控整流器等效電路，且金氧半導體場效電晶體更包含一汲極區、一N型井區、複數個N型重摻雜區、一N型緩衝區以及一N型漂移區。汲極區包含複數個相異之P型重摻雜區，其中前述P型重摻雜區係各自作為矽控整流器等效電路之陽極。前述P型重摻雜區形成於N型井區內。前述N型重摻雜區位於N型井區內，並與前述P型重摻雜區橫向地交替配置。前述P型重摻雜區以及前述N型重摻雜區係形成於N型緩衝區內。N型緩衝區係形成於N型漂移區內，N型漂移區係形成於N型井區內。
本發明內容旨在提供本揭示內容的簡化摘要，以使閱讀者對本揭示內容具備基本的理解。此發明內容並非本揭示內容的完整概述，且其用意並非在指出本發明實施例的重要(或關鍵)元件或界定本發明的範圍。
100、700‧‧‧半導體元件
105、105a、105b、600a、705‧‧‧金氧半導體場效電晶體
110、110a、604a、604b、604c、604d、604e、604f、710‧‧‧汲極區
112、114、712、714‧‧‧P型重摻雜區
120、602a、602b、602c、602d、602e、602f‧‧‧源極區
210、230‧‧‧N型井區
222、224‧‧‧N型重摻雜區
240‧‧‧P型井區
250、410‧‧‧N型緩衝區
260‧‧‧N型重摻雜區
302、304‧‧‧等效PNP型電晶體
306‧‧‧等效NPN型電晶體
420‧‧‧N型漂移區
603a、603c、603d、603e、603f‧‧‧閘極區
606a、606b‧‧‧起始部
608‧‧‧接觸窗
第1圖是依照本發明第一實施例繪示一種半導體元件的佈局(layout)示意圖；第2A圖是依照本發明實施例繪示一種如第1圖所示半 導體元件中A-A切線的剖面示意圖，且將第1圖省略場氧化層加到第2A圖中，以更具體地呈現金氧半導體場效電晶體剖面結構；第2B圖是依照本發明另一實施例繪示一種如第1圖所示半導體元件的結構示意圖；第3圖是依照本發明實施例繪示一種如第2A圖所示半導體元件中寄生之矽控整流器等效電路的示意圖；第4圖是依照本發明另一實施例繪示一種如第1圖所示半導體元件中A-A切線的剖面示意圖；第5圖是依照本發明實施例繪示一種如第4圖所示半導體元件中寄生之矽控整流器等效電路的示意圖；第6A圖係依照本發明實施例所繪示之汲極起始部呈水滴狀之單一圈橢圓形螺旋狀之金氧半場效電晶體的上視示意圖；第6B圖係依照本發明實施例所繪示的汲極起始部呈水滴狀之多圈橢圓形螺旋狀之金氧半場效電晶體的上視示意圖；第6C圖係依照本發明實施例所繪示的U型金氧半導體場效電晶體的上視示意圖；第6D圖係依照本發明實施例所繪示的W型金氧半導體場效電晶體的上視示意圖；第6E圖係依照本發明實施例所繪示的成對型(Pair shape)金氧半導體場效電晶體的上視示意圖；第6F圖係依照本發明實施例所繪示的指型金氧半導體 場效電晶體的上視示意圖；以及第7圖是依照本發明第二實施例繪示一種半導體元件的佈局(layout)示意圖。
下文係舉實施例配合所附圖式作詳細說明，但所提供之實施例並非用以限制本發明所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本發明所涵蓋的範圍。此外，圖式僅以說明為目的，並未依照原尺寸作圖。為使便於理解，下述說明中相同元件將以相同之符號標示來說明。
在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
關於本文中所使用之『約』、『大約』或『大致』一般通常係指數值之誤差或範圍於百分之二十以內，較好地是於百分之十以內，而更佳地則是於百分之五以內。文中若無明確說明，其所提及的數值皆視作為近似值，例如可如『約』、『大約』或『大致』所表示的誤差或範圍，或其他近似值。
關於本文中所使用之『第一』、『第二』、...等，並非特別指稱次序或順位的意思，亦非用以限定本發明，其僅僅是為了區別以相同技術用語描述的元件或操作而已。
其次，在本文中所使用的用詞「包含」、「包括」、「具有、「含有」等等，均為開放性的用語，即意指包含但不限於。
另外，關於本文中所使用之『耦接』或『連接』，均可指二或多個元件相互直接作實體或電性接觸，或是相互間接作實體或電性接觸，亦可指二或多個元件相互操作或動作。
第1圖是依照本發明第一實施例繪示一種半導體元件的佈局(layout)示意圖，為使圖面清楚起見，其省略了場氧化層(Field Oxide,FOX)的結構。第1圖所示之半導體元件100可包含靜電放電(Electrostatic Discharge，ESD)防護元件，或作為靜電放電防護元件，藉此提供ESD防護機制。如第1圖所示，半導體元件100包含金氧半導體場效電晶體105(金氧半導體場效電晶體105在此僅為示意而已，金氧半導體場效電晶體105的結構示意圖具體可如第2A圖所示)，金氧半導體場效電晶體105中寄生有矽控整流器(Silicon Controlled Rectifier，SCR)等效電路(如第3圖所示)，且金氧半導體場效電晶體105包含汲極區110。此外，汲極區110包含多個相異之P型重摻雜區(如：P型重摻雜區112和114)，其中前述相異之P型重摻雜區(如：P型重摻雜區112和114)係各自作為矽控整流器等效電路之 陽極(anode)。
在一實施例中，P型重摻雜區114可環繞P型重摻雜區112。在另一實施例中，於汲極區110包含三個以上相異之P型重摻雜區的情形下，上述相異之P型重摻雜區中之一者可環繞上述相異之P型重摻雜區中之另一者。
其次，在一些實施例中，上述相異之P型重摻雜區彼此未直接連接。在另一些實施例中，上述相異之P型重摻雜區可彼此透過接點(contact)電性連接。具體說明可參照下述關於第2A圖所示實施例之說明。
上述所稱「相異之P型重摻雜區」可指多個P型重摻雜區於半導體結構中彼此分開配置或獨立配置。
雖然第1圖僅繪示兩P型重摻雜區112和114，但其僅為方便說明起見，並非用以限定本發明；換言之，本領域具通常知識者均可依據實際需求選用二個或多於二個的P型重摻雜區作上述的配置。換言之，第1圖所示之半導體元件的佈局(layout)可以包含二圈或是多於二圈的P型重摻雜區，在此並不以第1圖所示為限。
在本發明另一實施態樣中，金氧半導體場效電晶體105包含汲極區110以及源極區120，其中源極區120環繞於汲極區110周圍。汲極區110包含複數個相異之P型重摻雜區(如：P型重摻雜區112和114)，其中前述P型重摻雜區(如：P型重摻雜區112和114)可相繼且同中心地彼此環繞，例如：P型重摻雜區114同中心地環繞P型重摻雜區112。
第2A圖是依照本發明實施例繪示一種如第1圖所示半導體元件中A-A切線的剖面示意圖。為清楚及方便說明起見，下列敘述係同時參照第1圖和第2A圖。如第1圖和第2A圖所示，金氧半導體場效電晶體105的源極區120(S)、閘極區(G)以及汲極區110(D)沿著A-A切線橫向地形成，其中前述P型重摻雜區(如：P型重摻雜區112和114)係橫向地形成於汲極區110(D)內。
其次，在一實施例中，如第1圖和第2A圖所示，金氧半導體場效電晶體105可更包含N型井區210(如：N型高壓深井區DNW)以及複數個N型重摻雜區(如：N型重摻雜區222和224)，其中前述P型重摻雜區(如：P型重摻雜區112和114)可形成於N型井區210內，而N型重摻雜區222和224可位於N型井區210內並可與P型重摻雜區112和114橫向地交替配置。
再者，如第1圖和第2A圖所示，可包含頂層N型摻雜區N-Top以及線性頂層P型摻雜區Linear P-Top，其中頂層N型摻雜區N-Top以及線性頂層P型摻雜區Linear P-Top形成於N型井區210中。
如第2A圖所示，在本實施例中，P型重摻雜區112和114彼此分開配置或獨立配置，並未直接連接。在其它實施例中，汲極區(D)110可包括汲極接觸區(未繪示)，其中汲極接觸區形成於前述P型重摻雜區(如：P型重摻雜區112和114)和N型重摻雜區(如：N型重摻雜區222和224)上方，以作為汲極的金屬接點。如此一來，P型重 摻雜區112和114可彼此透過接點(contact)電性連接。
再者，以第1圖所示半導體元件的整體佈局(layout)而言，P型重摻雜區112可環繞N型重摻雜區222，N型重摻雜區224可環繞P型重摻雜區112，P型重摻雜區114可環繞N型重摻雜區224，而源極區120則形成於外圈環繞P型重摻雜區114。
同樣地，需說明的是，雖然第2A圖僅繪示兩N型重摻雜區222和224，但其僅為配合P型重摻雜區112和114方便說明起見，並非用以限定本發明；換言之，本領域具通常知識者均可依據實際需求配合P型重摻雜區的數量選用相應數量的N型重摻雜區作上述的配置。
另一方面，金氧半導體場效電晶體105的源極區120可更包含另一N型井區230(如：高壓N型井區HVNW)、P型井區240、N型緩衝區250以及N型重摻雜區260，其中N型重摻雜區260形成於N型緩衝區250內，以供作為金氧半導體場效電晶體105的源極，N型緩衝區250形成於P型井區240內，P型井區240形成於N型井區230內，而N型井區210和230可共同形成於一N型磊晶層N-EPI中。雖此處的P型井區240在圖示中是以P-Well標示，但在其他實施例中，也可以應用在P-Body的結構下。
第2B圖是依照本發明另一實施例繪示一種如第1圖所示半導體元件的結構示意圖。相較於第2A圖的金氧半導體場效電晶體105，在第2B圖所示之金氧半導體場效電晶體105a中，頂層N型摻雜區N-Top以及線性頂層P型摻 雜區Linear P-Top均可省略。
第3圖是依照本發明實施例繪示一種如第2A圖所示半導體元件中寄生之矽控整流器等效電路的示意圖。由第3圖所示之實施例可知，P型重摻雜區112、N型井區210連同N型磊晶層N-EPI和N型井區230、P型井區240、N型緩衝區250連同N型重摻雜區260等四個部分，便可形成P/N/P/N半導體介面，而具有P/N/P/N半導體介面的矽控整流器(SCR)等效電路即可由此形成，其中P型重摻雜區112、N型井區210連同N型磊晶層N-EPI和N型井區230、P型井區240等三個部分形成等效PNP型電晶體302，N型井區210連同N型磊晶層N-EPI和N型井區230、P型井區240、N型緩衝區250連同N型重摻雜區260等三個部分形成等效NPN型電晶體306，而等效PNP型電晶體302與等效NPN型電晶體306共同形成矽控整流器等效電路。
類似地，P型重摻雜區114、N型井區210連同N型磊晶層N-EPI和N型井區230、P型井區240以及N型緩衝區250連同N型重摻雜區260四個部分，亦可形成另一P/N/P/N半導體介面，而類似的矽控整流器(SCR)等效電路亦可由此形成，其中P型重摻雜區114、N型井區210連同N型磊晶層N-EPI和N型井區230、P型井區240等三個部分形成等效PNP型電晶體304，N型井區210連同N型磊晶層N-EPI和N型井區230、P型井區240以及N型緩衝區250連同N型重摻雜區260等三個部分形成等效 NPN型電晶體306，而等效PNP型電晶體304與等效NPN型電晶體306共同形成矽控整流器等效電路，且等效PNP型電晶體304與等效PNP型電晶體302彼此電性並聯。
其次，前述矽控整流器等效電路寄生於汲極區110(D)和源極區120(S)之間，P型重摻雜區112和114可作為矽控整流器等效電路的陽極，而N型重摻雜區260則可作為矽控整流器等效電路的陰極。於操作上，當靜電放電(Electrostatic Discharge，ESD)發生時，等效PNP型電晶體302和等效PNP型電晶體304各自與等效NPN型電晶體306形成的矽控整流器等效電路可形成複數個電流導通路徑，以同時導通ESD電流，藉此進行ESD防護的動作。
由上可知，若在前述半導體元件100(或金氧半導體場效電晶體105，或金氧半導體場效電晶體105a)為超高壓元件的情形下，其佈局(layout)面積足夠大，因此可以配置多圈相異的P型重摻雜區彼此環繞。如此一來，在佈局(layout)面積一定的情形下，便可於汲極區110(D)內形成多個相異的ESD電流導通路徑。舉例來說，當人體或物體帶正電觸碰到例如汲極區的接點時，此ESD正電所對應的電流可透過在汲極區中所配置的多個P型重摻雜區(可作為矽控整流器等效電路的陽極)流往一源極區。在此情形下，可使得元件尺寸無須增大，元件仍可保持具有體積小的好處，且同時元件所導通的ESD電流又可以均勻分散(例如可透過多個路徑導通ESD電流)，使得元件導通ESD大電流的能力增加，使半導體元件能更有效地進行防護的 動作。
第4圖是依照本發明另一實施例繪示一種如第1圖所示半導體元件中A-A切線的剖面示意圖。如第4圖所示，相較於第2B圖所示之實施例而言，金氧半導體場效電晶體105b之汲極區110a(D)可更包括N型緩衝區410以及N型漂移區420，其中前述P型重摻雜區(如：P型重摻雜區112和114)以及前述N型重摻雜區(如：N型重摻雜區222和224)係形成於N型緩衝區410內，而N型緩衝區410係形成於N型漂移區420內，且N型漂移區420係形成於N型井區210內。
第5圖是依照本發明實施例繪示一種如第4圖所示半導體元件中寄生之矽控整流器等效電路的示意圖。由第5圖所示之實施例可知，P型重摻雜區112作為P型半導體介面，N型緩衝區410連同N型漂移區420、N型井區210、N型磊晶層N-EPI和N型井區230作為N型半導體介面，P型井區240作為P型半導體介面，而N型緩衝區250連同N型重摻雜區260作為N型半導體介面，如此便可形成P/N/P/N半導體介面，而矽控整流器(SCR)等效電路即可由此形成。
類似地，P型重摻雜區114作為P型半導體介面，N型緩衝區410連同N型漂移區420、N型井區210、N型磊晶層N-EPI和N型井區230作為N型半導體介面，P型井區240作為P型半導體介面，而N型緩衝區250連同N型重摻雜區260作為N型半導體介面，如此便可形成 P/N/P/N半導體介面，而矽控整流器(SCR)等效電路即可由此形成。
於一些實施例中，前述汲極區可呈W形、U形、單一圈橢圓形螺旋狀、多圈橢圓形螺旋狀或其它形狀。下述係以第6A~6F圖所示實施例為例作說明，但本發明實施例不以其為限。
第6A圖係依照本發明實施例所繪示之汲極起始部呈水滴狀之單一圈橢圓形螺旋狀之金氧半場效電晶體的上視示意圖。金氧半導體場效電晶體600a包含源極區602a、閘極區603a和汲極區604a。以金氧半導體場效電晶體600a的結構而言，汲極區604a呈橢圓形螺旋狀，且汲極區604a的起始部606a呈水滴狀，而接觸窗608與橢圓形螺旋狀之汲極區604a的起始部606a電性連接。其次，第1圖所示之P型重摻雜區112和114以及N型重摻雜區222和224則是相同或類似於橢圓形螺旋狀之型態，形成於汲極區604a中，且彼此相繼環繞(類似第1圖所示之配置)。
第6B圖係依照本發明實施例所繪示的汲極起始部呈水滴狀之多圈橢圓形螺旋狀之金氧半場效電晶體的上視示意圖。類似地，源極區602b和汲極區604b如第6B圖所示。在本實施例中，汲極區604b的起始部606b仍呈水滴狀，而汲極區604b為多圈橢圓形螺旋狀。其次，第1圖所示之P型重摻雜區112和114以及N型重摻雜區222和224則是相同或類似於多圈橢圓形螺旋狀之型態，形成於汲極區604b中，且彼此相繼環繞(類似第1圖所示之配置)。
第6C圖係依照本發明實施例所繪示的U型金氧半導體場效電晶體的上視示意圖。類似地，源極區602c、閘極區603c和汲極區604c如第6C圖所示。在本實施例中，汲極區604c呈U型。其次，第1圖所示之P型重摻雜區112和114以及N型重摻雜區222和224則是相同或類似於U型之型態，形成於汲極區604c中，且彼此相繼環繞(類似第1圖所示之配置)。
第6D圖係依照本發明實施例所繪示的W型金氧半導體場效電晶體的上視示意圖。類似地，源極區602d、閘極區603d和汲極區604d如第6D圖所示。在本實施例中，汲極區604d可視為(但不限於)擷取第6A圖中呈U型的部分，並且分別將兩個U型重疊成類似W型(或是稱為轉向的E字型)。第1圖所示之P型重摻雜區112和114以及N型重摻雜區222和224則是相同或類似於W型之型態，形成於汲極區604c中，且彼此相繼環繞(類似第1圖所示之配置)。
第6E圖係依照本發明實施例所繪示的成對型(Pair shape)金氧半導體場效電晶體的上視示意圖。類似地，源極區602e、閘極區603e和汲極區604e如第6E圖所示。在本實施例中，汲極區604e可視為(但不限於)擷取第6A圖中呈U型的部分，並且將兩個U型成對配置。第1圖所示之P型重摻雜區112和114以及N型重摻雜區222和224則是形成於汲極區604e中，且彼此相繼環繞(類似第1圖所示之配置)。
第6F圖係依照本發明實施例所繪示的指型(finger-typc)金氧半導體場效電晶體的上視示意圖。類似地，源極區602f、閘極區603f和汲極區604f如第6F圖所示。在本實施例中，汲極區604f可視為(但不限於)擷取第6A圖中呈U型的部分。第1圖所示之P型重摻雜區112和114以及N型重摻雜區222和224則是形成於汲極區604f中，且彼此相繼環繞(類似第1圖所示之配置)。
另一方面，實作上，前述P型重摻雜區可為各自相異之環形圖案化半導體區(如第1圖所示之實施例)、橢圓形圖案化半導體區、指形(fingcr-type)圖案化半導體區、成對型(Pair shapc)圖案化半導體區或其它形狀的圖案化半導體區，並在不脫離本發明之精神和範圍內類似第1圖所示之實施例的方式形成。在其他實施例中，若以上視圖來看，也可在汲極區110中形成多個P型重摻雜區，P型重摻雜區投影至基底表面的形狀呈現一島狀分佈，P型重摻雜區的島狀分佈可為規則或不規則分佈，每個P型重摻雜區可呈方形、三角形或其他形狀的組合。前述P型重摻雜區可形成於汲極區110中的N型摻雜區中，N型摻雜區例如可為第2A圖的N型井區210、第5圖的N型緩衝區410。每一P型重摻雜區可分別作為半導體元件中寄生之矽控整流器等效電路的陽極，藉此形成多個電性並聯的矽控整流器等效電路。
第7圖是依照本發明第二實施例繪示一種半導體元件的佈局(layout)示意圖(為圖示清楚起見，其僅繪示 了場氧化層(FOX)及汲極區的部分)。如第7圖所示，半導體元件700包含金氧半導體場效電晶體705(電晶體705在此僅為示意而已)，金氧半導體場效電晶體705中寄生有矽控整流器(SCR)等效電路，且金氧半導體場效電晶體705包含汲極區710。此外，汲極區710包含多個相異之橢圓形圖案化P型重摻雜區(如：P型重摻雜區712和714)，其中前述相異之P型重摻雜區(如：P型重摻雜區712和714)可各自作為矽控整流器等效電路之陽極(anode)，且前述P型重摻雜區(如：P型重摻雜區712和714)可相繼且同中心地彼此環繞(例如：P型重摻雜區712同中心地環繞P型重摻雜區714)，藉此形成多圈的P型重摻雜區。
本實施例之金氧半導體場效電晶體705的剖面結構及其相應變化實施例的操作及示意圖均類似前述第2~5圖所示，故於此不再贅述。
其次，在前述相異之P型重摻雜區為指形(finger-type)圖案化半導體區或其它形狀的圖案化半導體區的情形下，相異之P型重摻雜區同樣可如上述相繼且同中心地彼此環繞，藉此形成多圈的P型重摻雜區，故於此不再贅述。
另一方面，由上述第2A和3圖所示之實施例可知，在本發明又一實施態樣中，半導體元件包含複數個相異之圖案化半導體區(如：P型重摻雜區112和114)以及複數個矽控整流器等效電路，其中複數個矽控整流器等效電路寄生於半導體元件中，每一個矽控整流器等效電路包含等 效PNP型電晶體(如：等效PNP型電晶體302或304)以及等效NPN型電晶體(如：等效NPN型電晶體306)，其中前述等效PNP型電晶體(如：等效PNP型電晶體302和304)係對應相異之圖案化半導體區(如：P型重摻雜區112和114)形成，前述等效PNP型電晶體(如：等效PNP型電晶體302和304)彼此電性並聯且電性連接等效NPN型電晶體(如：等效NPN型電晶體306)。
在一實施例中，前述圖案化半導體區(如：P型重摻雜區112和114)係為各自相異之環形圖案化半導體區、橢圓形圖案化半導體區或指形圖案化半導體區，前述圖案化半導體區(如：P型重摻雜區112和114)係相繼且同中心地彼此環繞。
下列表一係表示應用如第2A圖所示具有零個(結構0)、1個(結構1)或2個(結構2)P型重摻雜區之金氧半導體場效電晶體105的崩潰電壓以及在閘極施加20V時的集極電流(Id)，其中結構2已通過HBM(human body mode)於施加正靜電8KV情形下的測試，同時其崩潰電壓仍可維持在800V以上。線性頂層P型摻雜區Linear P-Top的摻雜劑量約為1.40E+13/cm2，頂層N型摻雜區N-Top的摻雜劑量約為2.00E+12/cm2，而測試結果如表一所示。
上述實施例中關於形狀以及半導體區的結構特徵，均可單獨形成，也可以相互搭配形成。因此，上述各實施例僅是為了方便說明起見而敘述單一特徵，而所有實施例均可以依照實際需求選擇性地相互搭配，以製作本揭示內容中的半導體元件，其並非用以限定本發明。
由上述本發明之實施例可知，應用本揭示內容中的半導體元件，不僅可在佈局(layout)面積一定的情形下，於汲極區內形成多個相異的ESD電流導通路徑，使得元件尺寸無須增大，元件仍可保持具有體積小的好處，且同時元件所導通的ESD電流又可以均勻分散，使得元件導通ESD大電流的能力增加，使半導體元件能更有效地進行防護的動作。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何本領域具通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧半導體元件
105‧‧‧金氧半導體場效電晶體
110‧‧‧汲極區
112、114‧‧‧P型重摻雜區
120‧‧‧源極區
210、230‧‧‧N型井區
222、224‧‧‧N型重摻雜區
240‧‧‧P型井區
250‧‧‧N型緩衝區
260‧‧‧N型重摻雜區

Claims (8)

  1. 一種半導體元件，包含：一金氧半導體場效電晶體，寄生有複數個矽控整流器等效電路，其中該金氧半導體場效電晶體更包含：一汲極區，包含複數個相異之P型重摻雜區，其中該些P型重摻雜區係各自作為該些矽控整流器等效電路之陽極；一N型井區，該些P型重摻雜區形成於該N型井區內；複數個N型重摻雜區，位於該N型井區內，並與該些P型重摻雜區橫向地交替配置；一N型緩衝區，該些P型重摻雜區以及該些N型重摻雜區係形成於該N型緩衝區內；以及一N型漂移區，該N型緩衝區係形成於該N型漂移區內，該N型漂移區係形成於該N型井區內。
  2. 如請求項1所述之半導體元件，其中該些P型重摻雜區中之一者係環繞該些P型重摻雜區中之另一者。
  3. 如請求項1所述之半導體元件，其中該些P型重摻雜區係相繼且同中心地彼此環繞。
  4. 如請求項1所述之半導體元件，其中該些P型重摻雜區為各自相異之環形圖案化半導體區、橢圓形圖案化半導體區、指形圖案化半導體區或成對型圖案化半導體區。
  5. 如請求項1所述之半導體元件，其中該些P型重摻雜區彼此未直接連接。
  6. 如請求項1所述之半導體元件，其中該些P型重摻雜區彼此透過接點(contact)電性連接。
  7. 如請求項1所述之半導體元件，其中該些P型重摻雜區投影至該金氧半導體場效電晶體的基底表面的形狀呈現一島狀分佈。
  8. 如請求項1所述之半導體元件，其中當該陽極帶有一正電荷之靜電時，該正電荷之靜電所對應之電流透過該些矽控整流器等效電路，從該些P型重摻雜區流往一源極區。
TW102132981A 2012-05-15 2013-09-12 半導體元件 TWI531068B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW102132981A TWI531068B (zh) 2013-09-12 2013-09-12 半導體元件
US14/040,745 US9269704B2 (en) 2012-05-15 2013-09-30 Semiconductor device with embedded silicon-controlled rectifier
CN201310597307.XA CN104465755B (zh) 2013-09-12 2013-11-22 半导体元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102132981A TWI531068B (zh) 2013-09-12 2013-09-12 半導體元件

Publications (2)

Publication Number Publication Date
TW201511269A TW201511269A (zh) 2015-03-16
TWI531068B true TWI531068B (zh) 2016-04-21

Family

ID=52911519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132981A TWI531068B (zh) 2012-05-15 2013-09-12 半導體元件

Country Status (2)

Country Link
CN (1) CN104465755B (zh)
TW (1) TWI531068B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847912B (zh) * 2015-12-03 2019-11-26 世界先进积体电路股份有限公司 高压半导体结构
TWI718611B (zh) * 2019-08-02 2021-02-11 新唐科技股份有限公司 高電壓電路裝置及其環形電路布局

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117738A (en) * 1998-11-20 2000-09-12 United Microelectronics Corp. Method for fabricating a high-bias semiconductor device
US7372083B2 (en) * 2005-08-09 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
US7910951B2 (en) * 2008-06-18 2011-03-22 National Semiconductor Corporation Low side zener reference voltage extended drain SCR clamps
KR101128694B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
US8525261B2 (en) * 2010-11-23 2013-09-03 Macronix International Co., Ltd. Semiconductor device having a split gate and a super-junction structure

Also Published As

Publication number Publication date
CN104465755A (zh) 2015-03-25
CN104465755B (zh) 2017-11-10
TW201511269A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
US9673187B2 (en) High speed interface protection apparatus
TWI536535B (zh) 靜電放電防護裝置及靜電放電防護方法
US9269704B2 (en) Semiconductor device with embedded silicon-controlled rectifier
TWI446520B (zh) 用於配置超低電壓瞬態電壓抑制器的底部源極n型金屬氧化物半導體觸發的齊納箝位
TWI469308B (zh) 電源箝制靜電放電防護電路
US9018705B2 (en) ESD transistor
US9190535B2 (en) Bootstrap MOS for high voltage applications
US9093492B2 (en) Diode structure compatible with FinFET process
JP2015015329A (ja) ワイドギャップ半導体装置
US9721939B2 (en) Semiconductor device
JP2006269633A (ja) 電力用半導体装置
TWI531068B (zh) 半導體元件
TW201640646A (zh) 積體電路的連接墊靜電防護元件
TWI718611B (zh) 高電壓電路裝置及其環形電路布局
TWI627754B (zh) 半導體元件
US20160260701A1 (en) Esd snapback based clamp for finfet
TWI538160B (zh) 靜電放電保護裝置及其應用
JP2012174740A (ja) 半導体集積回路のｅｓｄ保護回路およびそのｅｓｄ保護素子
Wang et al. A novel ESD self-protecting symmetric nLDMOS for 60V SOI BCD process
US9397205B1 (en) Semiconductor device
CN105826371B (zh) 高压p型横向双扩散金属氧化物半导体场效应管
TWI678790B (zh) 靜電放電防護元件
TWI473268B (zh) 高壓半導體元件及其操作方法
TWI270971B (en) Transistor and layout method thereof capable of improving ESD robustness
Lin et al. Enhance the ESD Ability of UHV 300-V Circular LDMOS Components by Embedded SCRs and the Robustness P-Body Well

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees