CN104465755B - 半导体元件 - Google Patents

半导体元件 Download PDF

Info

Publication number
CN104465755B
CN104465755B CN201310597307.XA CN201310597307A CN104465755B CN 104465755 B CN104465755 B CN 104465755B CN 201310597307 A CN201310597307 A CN 201310597307A CN 104465755 B CN104465755 B CN 104465755B
Authority
CN
China
Prior art keywords
heavily doped
type
type heavily
region
doped region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310597307.XA
Other languages
English (en)
Other versions
CN104465755A (zh
Inventor
陈柏安
艾姆·迪伊姆·斯迪奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN104465755A publication Critical patent/CN104465755A/zh
Application granted granted Critical
Publication of CN104465755B publication Critical patent/CN104465755B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种半导体元件，其中，所述半导体元件包含金属氧化物半导体场效应晶体管，其中金属氧化物半导体场效应晶体管寄生有多个硅控整流器等效电路，且金属氧化物半导体场效应晶体管更包含漏极区。漏极区包含多个相异的P型重掺杂区，其中前述P型重掺杂区各自作为硅控整流器等效电路的阳极。

Description

半导体元件
技术领域
本发明内容是有关于一种半导体元件，且特别是有关于一种具硅控整流器等效电路的半导体元件。
背景技术
一般而言，各种电子装置中均会设置有静电放电(Electrostatic Discharge，ESD)防护的机制，藉以避免当人体带有过多的静电而去触碰电子装置时，电子装置因为静电所产生的瞬间大电流而导致毁损，或是避免电子装置受到环境或运送工具所带的静电影响而产生无法正常运作的情形。
然而，一般电子装置中的ESD防护机制通常需要较大的布局（layout）面积才能导通较大的ESD电流；换言之，在布局面积一定的情形下，其所能导通的ESD电流普遍来说并不够大，且所导通的ESD电流亦无法均匀分散，如此使得ESD防护机制无法有效地对电子装置进行防护的动作。
发明内容
本发明实施例内容是关于一种半导体元件，藉以改善半导体元件的效能。
本发明内容的一实施态样是关于一种半导体元件，其包含一金属氧化物半导体场效应晶体管，其中金属氧化物半导体场效应晶体管寄生有多个硅控整流器等效电路，且金属氧化物半导体场效应晶体管更包含一漏极区。漏极区包含多个相异的P型重掺杂区，其中前述P型重掺杂区各自作为硅控整流器等效电路的阳极。
本发明内容的另一实施态样是关于一种半导体元件，其包含一金属氧化物半导体场效应晶体管。金属氧化物半导体场效应晶体管包含一漏极区以及一源极区。漏极区包含多个相异的P型重掺杂区，其中前述P型重掺杂区相继且同中心地彼此环绕。源极区环绕于漏极区周围。
本发明内容的次一实施态样是关于一种半导体元件，其包含多个相异的图案化半导体区以及多个硅控整流器等效电路。硅控整流器等效电路寄生于半导体元件中，并包含多个等效PNP型晶体管以及一等效NPN型晶体管，其中前述等效PNP型晶体管是对应前述相异的图案化半导体区形成，前述等效PNP型晶体管彼此电性并联且电性连接等效NPN型晶体管。
本发明内容旨在提供本揭示内容的简化摘要，以使阅读者对本揭示内容具备基本的理解。此发明内容并非本揭示内容的完整概述，且其用意并非在指出本发明实施例的重要（或关键）元件或界定本发明的范围。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：
图1是依照本发明第一实施例绘示一种半导体元件的布局（layout）示意图；
图2A是依照本发明实施例绘示一种如图1所示半导体元件中A-A切线的剖面示意图，且将图1省略场氧化层加到图2A中，以更具体地呈现金属氧化物半导体场效应晶体管剖面结构；
图2B是依照本发明另一实施例绘示一种如图1所示半导体元件的结构示意图；
图3是依照本发明实施例绘示一种如图2A所示半导体元件中寄生的硅控整流器等效电路的示意图；
图4是依照本发明另一实施例绘示一种如图1所示半导体元件中A-A切线的剖面示意图；
图5是依照本发明实施例绘示一种如图4所示半导体元件中寄生的硅控整流器等效电路的示意图；
图6A是依照本发明实施例所绘示的漏极起始部呈水滴状的单一圈椭圆形螺旋状的金属氧化物半导体场效应晶体管的俯视示意图；
图6B是依照本发明实施例所绘示的漏极起始部呈水滴状的多圈椭圆形螺旋状的金属氧化物半导体场效应晶体管的俯视示意图；
图6C是依照本发明实施例所绘示的U型金属氧化物半导体场效应晶体管的俯视示意图；
图6D是依照本发明实施例所绘示的W型金属氧化物半导体场效应晶体管的俯视示意图；
图6E是依照本发明实施例所绘示的成对型（Pair shape）金属氧化物半导体场效应晶体管的俯视示意图；
图6F是依照本发明实施例所绘示的指型金属氧化物半导体场效应晶体管的俯视示意图；以及
图7是依照本发明第二实施例绘示一种半导体元件的布局（layout）示意图。
附图标号说明：
100、700：半导体元件
105、105a、105b、600a、705：金属氧化物半导体场效应晶体管
110、110a、604a、604b、604c、604d、604e、604f、710：漏极区
112、114、712、714：P型重掺杂区
120、602a、602b、602c、602d、602e、602f：源极区
210、230：N型井区
222、224：N型重掺杂区
240：P型井区
250、410：N型缓冲区
260：N型重掺杂区
302、304：等效PNP型晶体管
306：等效NPN型晶体管
420：N型漂移区
603a、603c、603d、603e、603f：栅极区
606a、606b：起始部
608：接触窗
具体实施方式
下文通过实施例配合所附图式作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构运作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，图式仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
在全篇说明书与申请专利范围所使用的用词（terms），除有特别注明外，通常具有每个用词使用在此领域中、在此揭露的内容中与特殊内容中的平常意义。某些用以描述本揭露的用词将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本揭露的描述上额外的引导。
关于本文中所使用的“约”、“大约”或“大致”一般通常是指数值的误差或范围于百分之二十以内，较好地是于百分之十以内，而更佳地则是于百分之五以内。文中若无明确说明，其所提及的数值皆视作为近似值，例如可如“约”、“大约”或“大致”所表示的误差或范围，或其他近似值。
关于本文中所使用的“第一”、“第二”等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
其次，在本文中所使用的用词“包含”、“包括”、“具有”、“含有”等等，均为开放性的用语，即意指包含但不限于。
另外，关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
图1是依照本发明第一实施例绘示一种半导体元件的布局（layout）示意图，为使图面清楚起见，其省略了场氧化层(Field Oxide,FOX)的结构。图1所示的半导体元件100可包含静电放电(Electrostatic Discharge，ESD)防护元件，或作为静电放电防护元件，藉此提供ESD防护机制。如图1所示，半导体元件100包含金属氧化物半导体场效应晶体管105（金属氧化物半导体场效应晶体管105在此仅为示意而已，金属氧化物半导体场效应晶体管105的结构示意图具体可如图2A所示），金属氧化物半导体场效应晶体管105中寄生有硅控整流器（Silicon Controlled Rectifier，SCR）等效电路（如图3所示），且金属氧化物半导体场效应晶体管105包含漏极区110。此外，漏极区110包含多个相异的P型重掺杂区（如：P型重掺杂区112和114），其中前述相异的P型重掺杂区（如：P型重掺杂区112和114）各自作为硅控整流器等效电路的阳极（anode）。
在一实施例中，P型重掺杂区114可环绕P型重掺杂区112。在另一实施例中，于漏极区110包含三个以上相异的P型重掺杂区的情形下，上述相异的P型重掺杂区中的一者可环绕上述相异的P型重掺杂区中的另一者。
其次，在一些实施例中，上述相异的P型重掺杂区彼此未直接连接。在另一些实施例中，上述相异的P型重掺杂区可彼此通过接点（contact）电性连接。具体说明可参照下述关于图2A所示实施例的说明。
上述所称“相异的P型重掺杂区”可指多个P型重掺杂区于半导体结构中彼此分开配置或独立配置。
虽然图1仅绘示两P型重掺杂区112和114，但其仅为方便说明起见，并非用以限定本发明；换言之，本领域技术人员均可依据实际需求选用二个或多于二个的P型重掺杂区作上述的配置。换言之，图1所示的半导体元件的布局（layout）可以包含二圈或是多于二圈的P型重掺杂区，在此并不以图1所示为限。
在本发明另一实施态样中，金属氧化物半导体场效应晶体管105包含漏极区110以及源极区120，其中源极区120环绕于漏极区110周围。漏极区110包含多个相异的P型重掺杂区（如：P型重掺杂区112和114），其中前述P型重掺杂区（如：P型重掺杂区112和114）可相继且同中心地彼此环绕，例如：P型重掺杂区114同中心地环绕P型重掺杂区112。
图2A是依照本发明实施例绘示一种如图1所示半导体元件中A-A切线的剖面示意图。为清楚及方便说明起见，下列叙述同时参照图1和图2A。如图1和图2A所示，金属氧化物半导体场效应晶体管105的源极区120（S）、栅极区（G）以及漏极区110（D）沿着A-A切线横向地形成，其中前述P型重掺杂区（如：P型重掺杂区112和114）横向地形成于漏极区110（D）内。
其次，在一实施例中，如图1和图2A所示，金属氧化物半导体场效应晶体管105可更包含N型井区210（如：N型高压深井区DNW）以及多个N型重掺杂区（如：N型重掺杂区222和224），其中前述P型重掺杂区（如：P型重掺杂区112和114）可形成于N型井区210内，而N型重掺杂区222和224可位于N型井区210内并可与P型重掺杂区112和114横向地交替配置。
再者，如图1和图2A所示，可包含顶层N型掺杂区N-Top以及线性顶层P型掺杂区Linear P-Top，其中顶层N型掺杂区N-Top以及线性顶层P型掺杂区Linear P-Top形成于N型井区210中。
如图2A所示，在本实施例中，P型重掺杂区112和114彼此分开配置或独立配置，并未直接连接。在其它实施例中，漏极区（D）110可包括漏极接触区（未绘示），其中漏极接触区形成于前述P型重掺杂区（如：P型重掺杂区112和114）和N型重掺杂区（如：N型重掺杂区222和224）上方，以作为漏极的金属接点。如此一来，P型重掺杂区112和114可彼此通过接点（contact）电性连接。
再者，以图1所示半导体元件的整体布局（layout）而言，P型重掺杂区112可环绕N型重掺杂区222，N型重掺杂区224可环绕P型重掺杂区112，P型重掺杂区114可环绕N型重掺杂区224，而源极区120则形成于外圈环绕P型重掺杂区114。
同样地，需说明的是，虽然图2A仅绘示两N型重掺杂区222和224，但其仅为配合P型重掺杂区112和114方便说明起见，并非用以限定本发明；换言之，本领域技术人员均可依据实际需求配合P型重掺杂区的数量选用相应数量的N型重掺杂区作上述的配置。
另一方面，金属氧化物半导体场效应晶体管105的源极区120可更包含另一N型井区230（如：高压N型井区HVNW）、P型井区240、N型缓冲区250以及N型重掺杂区260，其中N型重掺杂区260形成于N型缓冲区250内，以供作为金属氧化物半导体场效应晶体管105的源极，N型缓冲区250形成于P型井区240内，P型井区240形成于N型井区230内，而N型井区210和230可共同形成于一N型外延层N-EPI中。虽此处的P型井区240在图示中是以P-Well标示，但在其他实施例中，也可以应用在P-Body的结构下。
图2B是依照本发明另一实施例绘示一种如图1所示半导体元件的结构示意图。相较于图2A的金属氧化物半导体场效应晶体管105，在图2B所示的金属氧化物半导体场效应晶体管105a中，顶层N型掺杂区N-Top以及线性顶层P型掺杂区Linear P-Top均可省略。
图3是依照本发明实施例绘示一种如图2A所示半导体元件中寄生的硅控整流器等效电路的示意图。由图3所示的实施例可知，P型重掺杂区112、N型井区210连同N型外延层N-EPI和N型井区230、P型井区240、N型缓冲区250连同N型重掺杂区260等四个部分，便可形成P/N/P/N半导体接口，而具有P/N/P/N半导体接口的硅控整流器（SCR）等效电路即可由此形成，其中P型重掺杂区112、N型井区210连同N型外延层N-EPI和N型井区230、P型井区240等三个部分形成等效PNP型晶体管302，N型井区210连同N型外延层N-EPI和N型井区230、P型井区240、N型缓冲区250连同N型重掺杂区260等三个部分形成等效NPN型晶体管306，而等效PNP型晶体管302与等效NPN型晶体管306共同形成硅控整流器等效电路。
类似地，P型重掺杂区114、N型井区210连同N型外延层N-EPI和N型井区230、P型井区240以及N型缓冲区250连同N型重掺杂区260四个部分，亦可形成另一P/N/P/N半导体接口，而类似的硅控整流器（SCR）等效电路亦可由此形成，其中P型重掺杂区114、N型井区210连同N型外延层N-EPI和N型井区230、P型井区240等三个部分形成等效PNP型晶体管304，N型井区210连同N型外延层N-EPI和N型井区230、P型井区240以及N型缓冲区250连同N型重掺杂区260等三个部分形成等效NPN型晶体管306，而等效PNP型晶体管304与等效NPN型晶体管306共同形成硅控整流器等效电路，且等效PNP型晶体管304与等效PNP型晶体管302彼此电性并联。
其次，前述硅控整流器等效电路寄生于漏极区110（D）和源极区120（S）之间，P型重掺杂区112和114可作为硅控整流器等效电路的阳极，而N型重掺杂区260则可作为硅控整流器等效电路的阴极。于操作上，当静电放电(Electrostatic Discharge，ESD)发生时，等效PNP型晶体管302和等效PNP型晶体管304各自与等效NPN型晶体管306形成的硅控整流器等效电路可形成多个电流导通路径，以同时导通ESD电流，藉此进行ESD防护的动作。
由上可知，若在前述半导体元件100（或金属氧化物半导体场效应晶体管105，或金属氧化物半导体场效应晶体管105a）为超高压元件的情形下，其布局（layout）面积足够大，因此可以配置多圈相异的P型重掺杂区彼此环绕。如此一来，在布局（layout）面积一定的情形下，便可于漏极区110（D）内形成多个相异的ESD电流导通路径。举例来说，当人体或物体带正电触碰到例如漏极区的接点时，此ESD正电所对应的电流可通过在漏极区中所配置的多个P型重掺杂区(可作为硅控整流器等效电路的阳极)流往一源极区。在此情形下，可使得元件尺寸无须增大，元件仍可保持具有体积小的好处，且同时元件所导通的ESD电流又可以均匀分散(例如可通过多个路径导通ESD电流)，使得元件导通ESD大电流的能力增加，使半导体元件能更有效地进行防护的动作。
图4是依照本发明另一实施例绘示一种如图1所示半导体元件中A-A切线的剖面示意图。如图4所示，相较于图2B所示的实施例而言，金属氧化物半导体场效应晶体管105b的漏极区110a（D）可更包括N型缓冲区410以及N型漂移区420，其中前述P型重掺杂区（如：P型重掺杂区112和114）以及前述N型重掺杂区（如：N型重掺杂区222和224）形成于N型缓冲区410内，而N型缓冲区410形成于N型漂移区420内，且N型漂移区420形成于N型井区210内。
图5是依照本发明实施例绘示一种如图4所示半导体元件中寄生的硅控整流器等效电路的示意图。由图5所示的实施例可知，P型重掺杂区112作为P型半导体接口，N型缓冲区410连同N型漂移区420、N型井区210、N型外延层N-EPI和N型井区230作为N型半导体接口，P型井区240作为P型半导体接口，而N型缓冲区250连同N型重掺杂区260作为N型半导体接口，如此便可形成P/N/P/N半导体接口，而硅控整流器（SCR）等效电路即可由此形成。
类似地，P型重掺杂区114作为P型半导体接口，N型缓冲区410连同N型漂移区420、N型井区210、N型外延层N-EPI和N型井区230作为N型半导体接口，P型井区240作为P型半导体接口，而N型缓冲区250连同N型重掺杂区260作为N型半导体接口，如此便可形成P/N/P/N半导体接口，而硅控整流器（SCR）等效电路即可由此形成。
于一些实施例中，前述漏极区可呈W形、U形、单一圈椭圆形螺旋状、多圈椭圆形螺旋状或其它形状。下述以图6A至图6F所示实施例为例作说明，但本发明实施例不以其为限。
图6A是依照本发明实施例所绘示的漏极起始部呈水滴状的单一圈椭圆形螺旋状的金属氧化物半导体场效应晶体管的俯视示意图。金属氧化物半导体场效应晶体管600a包含源极区602a、栅极区603a和漏极区604a。以金属氧化物半导体场效应晶体管600a的结构而言，漏极区604a呈椭圆形螺旋状，且漏极区604a的起始部606a呈水滴状，而接触窗608与椭圆形螺旋状的漏极区604a的起始部606a电性连接。其次，图1所示的P型重掺杂区112和114以及N型重掺杂区222和224则是相同或类似于椭圆形螺旋状的型态，形成于漏极区604a中，且彼此相继环绕（类似图1所示的配置）。
图6B是依照本发明实施例所绘示的漏极起始部呈水滴状的多圈椭圆形螺旋状的金属氧化物半导体场效应晶体管的俯视示意图。类似地，源极区602b和漏极区604b如图6B所示。在本实施例中，漏极区604b的起始部606b仍呈水滴状，而漏极区604b为多圈椭圆形螺旋状。其次，图1所示的P型重掺杂区112和114以及N型重掺杂区222和224则是相同或类似于多圈椭圆形螺旋状的型态，形成于漏极区604b中，且彼此相继环绕（类似图1所示的配置）。
图6C是依照本发明实施例所绘示的U型金属氧化物半导体场效应晶体管的俯视示意图。类似地，源极区602c、栅极区603c和漏极区604c如图6C所示。在本实施例中，漏极区604c呈U型。其次，图1所示的P型重掺杂区112和114以及N型重掺杂区222和224则是相同或类似于U型的型态，形成于漏极区604c中，且彼此相继环绕（类似图1所示的配置）。
图6D是依照本发明实施例所绘示的W型金属氧化物半导体场效应晶体管的俯视示意图。类似地，源极区602d、栅极区603d和漏极区604d如图6D所示。在本实施例中，漏极区604d可视为（但不限于）撷取图6A中呈U型的部分，并且分别将两个U型重叠成类似W型（或是称为转向的E字型）。图1所示的P型重掺杂区112和114以及N型重掺杂区222和224则是相同或类似于W型的型态，形成于漏极区604d中，且彼此相继环绕（类似图1所示的配置）。
图6E是依照本发明实施例所绘示的成对型（Pair shape）金属氧化物半导体场效应晶体管的俯视示意图。类似地，源极区602e、栅极区603e和漏极区604e如图6E所示。在本实施例中，漏极区604e可视为（但不限于）撷取图6A中呈U型的部分，并且将两个U型成对配置。图1所示的P型重掺杂区112和114以及N型重掺杂区222和224则是形成于漏极区604e中，且彼此相继环绕（类似图1所示的配置）。
图6F是依照本发明实施例所绘示的指型（finger-type）金属氧化物半导体场效应晶体管的俯视示意图。类似地，源极区602f、栅极区603f和漏极区604f如图6F所示。在本实施例中，漏极区604f可视为（但不限于）撷取图6A中呈U型的部分。图1所示的P型重掺杂区112和114以及N型重掺杂区222和224则是形成于漏极区604f中，且彼此相继环绕（类似图1所示的配置）。
另一方面，实作上，前述P型重掺杂区可为各自相异的环形图案化半导体区（如图1所示的实施例）、椭圆形图案化半导体区、指形（finger-type）图案化半导体区、成对型（Pair shape）图案化半导体区或其它形状的图案化半导体区，并在不脱离本发明的精神和范围内类似图1所示的实施例的方式形成。在其他实施例中，若以俯视图来看，也可在漏极区110中形成多个P型重掺杂区，P型重掺杂区投影至基底表面的形状呈现一岛状分布，P型重掺杂区的岛状分布可为规则或不规则分布，每个P型重掺杂区可呈方形、三角形或其他形状的组合。前述P型重掺杂区可形成于漏极区110中的N型掺杂区中，N型掺杂区例如可为图2A的N型井区210、图5的N型缓冲区410。每一P型重掺杂区可分别作为半导体元件中寄生的硅控整流器等效电路的阳极，藉此形成多个电性并联的硅控整流器等效电路。
图7是依照本发明第二实施例绘示一种半导体元件的布局（layout）示意图(为图示清楚起见，其仅绘示了场氧化层(FOX)及漏极区的部分)。如图7所示，半导体元件700包含金属氧化物半导体场效应晶体管705（晶体管705在此仅为示意而已），金属氧化物半导体场效应晶体管705中寄生有硅控整流器（SCR）等效电路，且金属氧化物半导体场效应晶体管705包含漏极区710。此外，漏极区710包含多个相异的椭圆形图案化P型重掺杂区（如：P型重掺杂区712和714），其中前述相异的P型重掺杂区（如：P型重掺杂区712和714）可各自作为硅控整流器等效电路的阳极（anode），且前述P型重掺杂区（如：P型重掺杂区712和714）可相继且同中心地彼此环绕（例如：P型重掺杂区712同中心地环绕P型重掺杂区714），藉此形成多圈的P型重掺杂区。
本实施例的金属氧化物半导体场效应晶体管705的剖面结构及其相应变化实施例的操作及示意图均类似前述图2至图5所示，故于此不再赘述。
其次，在前述相异的P型重掺杂区为指形（finger-type）图案化半导体区或其它形状的图案化半导体区的情形下，相异的P型重掺杂区同样可如上述相继且同中心地彼此环绕，藉此形成多圈的P型重掺杂区，故于此不再赘述。
另一方面，由上述图2A和图3所示的实施例可知，在本发明又一实施态样中，半导体元件包含多个相异的图案化半导体区（如：P型重掺杂区112和114）以及多个硅控整流器等效电路，其中多个硅控整流器等效电路寄生于半导体元件中，每一个硅控整流器等效电路包含等效PNP型晶体管（如：等效PNP型晶体管302或304）以及等效NPN型晶体管（如：等效NPN型晶体管306），其中前述等效PNP型晶体管（如：等效PNP型晶体管302和304）对应相异的图案化半导体区（如：P型重掺杂区112和114）形成，前述等效PNP型晶体管（如：等效PNP型晶体管302和304）彼此电性并联且电性连接等效NPN型晶体管（如：等效NPN型晶体管306）。
在一实施例中，前述图案化半导体区（如：P型重掺杂区112和114）为各自相异的环形图案化半导体区、椭圆形图案化半导体区或指形图案化半导体区，前述图案化半导体区（如：P型重掺杂区112和114）相继且同中心地彼此环绕。
下列表一表示应用如图2A所示具有零个(结构0)、1个(结构1)或2个(结构2)P型重掺杂区的金属氧化物半导体场效应晶体管105的崩溃电压以及在栅极施加20V时的集极电流(Id)，其中结构2已通过HBM(human body mode)于施加正静电8KV情形下的测试，同时其崩溃电压仍可维持在800V以上。线性顶层P型掺杂区Linear P-Top的掺杂剂量约为1.40E+13/cm2，顶层N型掺杂区N-Top的掺杂剂量约为2.00E+12/cm2，而测试结果如表一所示。
表一
上述实施例中关于形状以及半导体区的结构特征，均可单独形成，也可以相互搭配形成。因此，上述各实施例仅是为了方便说明起见而叙述单一特征，而所有实施例均可以依照实际需求选择性地相互搭配，以制作本揭示内容中的半导体元件，其并非用以限定本发明。
由上述本发明的实施例可知，应用本揭示内容中的半导体元件，不仅可在布局（layout）面积一定的情形下，于漏极区内形成多个相异的ESD电流导通路径，使得元件尺寸无须增大，元件仍可保持具有体积小的好处，且同时元件所导通的ESD电流又可以均匀分散，使得元件导通ESD大电流的能力增加，使半导体元件能更有效地进行防护的动作。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (14)

1.一种半导体元件，其特征在于，包含：
一金属氧化物半导体场效应晶体管，寄生有多个硅控整流器等效电路，其中所述金属氧化物半导体场效应晶体管更包含：
一漏极区，包含：
一N型井区；
多个相异的P型重掺杂区，所述P型重掺杂区形成于所述N型井区内，其中所述P型重掺杂区各自作为所述硅控整流器等效电路的阳极；以及
多个N型重掺杂区，位于所述N型井区内，并与所述P型重掺杂区横向地交替配置。
2.根据权利要求1所述的半导体元件，其特征在于，多个所述P型重掺杂区中的一者环绕所述P型重掺杂区中的另一者。
3.根据权利要求1所述的半导体元件，其特征在于，所述P型重掺杂区相继且同中心地彼此环绕。
4.根据权利要求1所述的半导体元件，其特征在于，所述P型重掺杂区为各自相异的环形图案化半导体区、椭圆形图案化半导体区、指形图案化半导体区或成对型图案化半导体区。
5.根据权利要求1所述的半导体元件，其特征在于，所述P型重掺杂区彼此未直接连接。
6.根据权利要求1所述的半导体元件，其特征在于，所述P型重掺杂区彼此通过接点电性连接。
7.根据权利要求1所述的半导体元件，其特征在于，所述金属氧化物半导体场效应晶体管更包含：
一N型缓冲区，所述P型重掺杂区以及所述N型重掺杂区形成于所述N型缓冲区内；以及
一N型漂移区，所述N型缓冲区形成于所述N型漂移区内，所述N型漂移区形成于所述N型井区内。
8.根据权利要求1所述的半导体元件，其特征在于，所述P型重掺杂区投影至所述金属氧化物半导体场效应晶体管的基底表面的形状呈现一岛状分布。
9.根据权利要求1所述的半导体元件，其特征在于，当所述阳极带有一正电荷的静电时，所述正电荷的静电所对应的电流通过所述硅控整流器等效电路，从所述P型重掺杂区流往一源极区。
10.一种半导体元件，其特征在于，包含：
一漏极区，包含：
一N型井区；
多个相异的P型重掺杂区，所述P型重掺杂区形成于所述N型井区内；以及
多个N型重掺杂区，位于所述N型井区内，并与所述P型重掺杂区横向地交替配置；
多个相异的图案化半导体区；以及
多个硅控整流器等效电路，寄生于所述半导体元件中，并包含多个等效PNP型晶体管以及一等效NPN型晶体管，其中所述等效PNP型晶体管对应所述相异的图案化半导体区形成，所述等效PNP型晶体管彼此电性并联且电性连接所述等效NPN型晶体管。
11.根据权利要求10所述的半导体元件，其特征在于，所述图案化半导体区为各自相异的环形图案化半导体区、椭圆形图案化半导体区、指形图案化半导体区或成对型图案化半导体区，所述图案化半导体区相继且同中心地彼此环绕。
12.根据权利要求10所述的半导体元件，其特征在于，所述图案化半导体区彼此未直接连接。
13.根据权利要求10所述的半导体元件，其特征在于，所述图案化半导体区彼此通过接点电性连接。
14.根据权利要求10所述的半导体元件，其特征在于，当静电放电发生时，所述等效PNP型晶体管以及所述等效NPN型晶体管形成多个电流导通路径，以导通静电放电所对应的电流。
CN201310597307.XA 2013-09-12 2013-11-22 半导体元件 Expired - Fee Related CN104465755B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102132981A TWI531068B (zh) 2013-09-12 2013-09-12 半導體元件
TW102132981 2013-09-12

Publications (2)

Publication Number Publication Date
CN104465755A CN104465755A (zh) 2015-03-25
CN104465755B true CN104465755B (zh) 2017-11-10

Family

ID=52911519

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310597307.XA Expired - Fee Related CN104465755B (zh) 2013-09-12 2013-11-22 半导体元件

Country Status (2)

Country Link
CN (1) CN104465755B (zh)
TW (1) TWI531068B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847912B (zh) * 2015-12-03 2019-11-26 世界先进积体电路股份有限公司 高压半导体结构
TWI718611B (zh) * 2019-08-02 2021-02-11 新唐科技股份有限公司 高電壓電路裝置及其環形電路布局

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6117738A (en) * 1998-11-20 2000-09-12 United Microelectronics Corp. Method for fabricating a high-bias semiconductor device
US7372083B2 (en) * 2005-08-09 2008-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
US7910951B2 (en) * 2008-06-18 2011-03-22 National Semiconductor Corporation Low side zener reference voltage extended drain SCR clamps
KR101128694B1 (ko) * 2009-11-17 2012-03-23 매그나칩 반도체 유한회사 반도체 장치
US8525261B2 (en) * 2010-11-23 2013-09-03 Macronix International Co., Ltd. Semiconductor device having a split gate and a super-junction structure

Also Published As

Publication number Publication date
CN104465755A (zh) 2015-03-25
TWI531068B (zh) 2016-04-21
TW201511269A (zh) 2015-03-16

Similar Documents

Publication Publication Date Title
CN101150126B (zh) 静电放电保护装置及其电路
US7915638B2 (en) Symmetric bidirectional silicon-controlled rectifier
US9269704B2 (en) Semiconductor device with embedded silicon-controlled rectifier
TW200941721A (en) Simulated 3D View of 2D Background Images and Game Objects
CN106233467B (zh) 半导体器件及鳍状电子器件
CN102761109A (zh) 电源管理电路及其中的高压元件
CN205828393U (zh) 一种用于静电放电保护的高密度栅极二极管
CN104269402B (zh) 一种堆叠scr‑ldmos的高压esd保护电路
CN104465755B (zh) 半导体元件
CN106298745A (zh) 集成电路的连接垫静电防护元件
US20090026492A1 (en) Lateral junction breakdown triggered silicon controlled rectifier based electrostatic discharge protection device
TWI718611B (zh) 高電壓電路裝置及其環形電路布局
US9006831B2 (en) Semiconductor device
US9006830B2 (en) Semiconductor device
Xu et al. Terminal-optimized 700-V LDMOS with improved breakdown voltage and ESD robustness
CN109216343A (zh) 具有静电释放保护结构的半导体装置及其版图结构
Zhou et al. New DDSCR structure with high holding voltage for robust ESD applications
CN103972306A (zh) 一种具有非连续沟槽设计的肖特基器件结构及其制作方法
CN107292224A (zh) 具静电防护的指纹传感器
CN107591401B (zh) 一种用于高压esd保护的ldmos-scr器件
TWI538160B (zh) 靜電放電保護裝置及其應用
TWI728090B (zh) 半導體結構
TW201611293A (zh) 半導體元件
CN103137615B (zh) 高压半导体结构及其操作方法
CN210926016U (zh) 一种高压静电防护器件和电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171110

Termination date: 20191122