TW201640646A - 積體電路的連接墊靜電防護元件 - Google Patents

積體電路的連接墊靜電防護元件 Download PDF

Info

Publication number
TW201640646A
TW201640646A TW104115291A TW104115291A TW201640646A TW 201640646 A TW201640646 A TW 201640646A TW 104115291 A TW104115291 A TW 104115291A TW 104115291 A TW104115291 A TW 104115291A TW 201640646 A TW201640646 A TW 201640646A
Authority
TW
Taiwan
Prior art keywords
type electrode
electrode region
region
conductive
connection pad
Prior art date
Application number
TW104115291A
Other languages
English (en)
Inventor
Shuo-Yan Lin
Original Assignee
Advanced Analog Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Analog Technology Inc filed Critical Advanced Analog Technology Inc
Priority to TW104115291A priority Critical patent/TW201640646A/zh
Priority to CN201510252851.XA priority patent/CN106298745A/zh
Publication of TW201640646A publication Critical patent/TW201640646A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

一種積體電路的連接墊靜電防護元件，該積體電路包含有一基板與形成在基板上方的連接墊，該靜電防護元件包含有一靜電放電結構與複數上下間隔排列的導電層，該靜電放電結構形成於該基板內部且位於該連接墊的下方，該複數導電層形成於該基板上方，並位於該靜電放電結構與該連接墊之間，該複數導電層電性連接該靜電放電結構與該連接墊；當連接墊有靜電產生時，靜電能量係經由導電層進入該靜電放電結構，由靜電放電結構將靜電導引到接地，達到靜電防護的功效。

Description

積體電路的連接墊靜電防護元件
本創作是關於一種靜電防護元件，特別是指積體電路的連接墊靜電防護元件。
積體電路主要包含有一核心電路(core)，該核心電路位於連接墊(bond pad)下方，且連接墊電性連接核心電路(core)，連接墊可作為訊號輸入/輸出(I/O)端子或電源(power)端子使用。隨著半導體科技的進步，積體電路的尺寸已越來越小化，其內部核心電路的佈局也越來越精密。然而，當連接墊產生靜電時，靜電將經由連接墊進入核心電路，恐導致核心電路遭受靜電破壞。
因此本創作的主要目的是提供一種積體電路的連接墊靜電防護元件，使積體電路能免於靜電的危害。
本創作積體電路的連接墊靜電防護元件中，該積體電路包含有一基板與形成在基板上方的連接墊，該靜電防護元件包含有： 一靜電放電結構，形成於該基板上且位於該連接墊的下方，該靜電放電結構包含有一中央電極區與複數外圍電極區，該複數外圍電極區係依續由內向外環繞在該中央電極區的外圍；以及 複數上下間隔排列的導電層，形成於該基板上方，並位於該靜電放電結構與該連接墊之間，該複數導電層電性連接該靜電放電結構與該連接墊。
根據本創作的結構，當連接墊有靜電產生時，靜電能量係經由導電層進入該靜電放電結構，而該靜電放電結構可將靜電導引到接地，如此一來，靜電不會進入積體電路的核心電路，達到靜電防護的功效。此外，由於該靜電放電結構係直接形成在該基板上，並且位在連接墊的下方，換句話說，該靜電放電結構約僅佔用連接墊的佈局區域，使本創作達到有效率的空間配置，讓靜電放電結構的佈局面積達到最小化。
積體電路主要包含一基板及位於該基板上方的導電層與連接墊(bond pad)，該基板透過掺雜、擴散或離子佈植等手段形成各種電路元件(例如電阻、電容、電晶體等)，該些電路元件透過導電層彼此電性連接而構成一核心電路(core)，該些連接墊電性連接導電層，可作為訊號輸入/輸出(I/O)端子或電源(power)端子使用。
以任一個連接墊為例說明，本創作靜電防護元件包含有一靜電放電結構與複數上下間隔排列的導電層，該靜電放電結構形成於該基板內部並包含有一中央電極區與複數外圍電極區，該複數外圍電極區係依續由內向外環繞在該中央電極區的外圍。請參考圖1~3所示，該靜電放電結構100形成於該積體電路之基板B的P型井區(P-well)10中，該靜電放電結構100位於該連接墊11下方，且該靜電放電結構100所在的位置涵蓋該連接墊11。請參考圖2~4，該靜電放電結構100包含有一第一N型電極區121、一第二N型電極區122、一第三N型電極區123、一P型掺雜區124與一P型電極區125，前述的中央電極區即為該第一N型電極區121，而所述的外圍電極區包含該二N型電極區122、第三N型電極區123與P型電極區125。該些電極區121、122、123、125形成於該基板B的表面，該P型掺雜區124位於該第一N型電極區121的下方，且該P型掺雜區124的掺雜濃度高於該P型井區10的掺雜濃度。請參考圖4，該第二N型電極區122、該第三N型電極區123以及該P型電極區125係以該第一N型電極區121為中心，依續由內向外環繞在該第一N型電極區121的外圍，請參考圖2、3，相鄰的N型或P型電極區121、122、123、125之間皆分別設有場氧化層13以使該些電極區121、122、123、125彼此隔開，避免短路。
如圖4所示的第一較佳實施例，該第一N型電極區121的分佈區域呈矩形，該第二N型電極區122以及該P型電極區125呈環狀封閉矩形而各具有四個區段。該第三N型電極區123為四個獨立未相連的區段，分別位於該第二N型電極區122以及該P型電極區125的四個區段之間。
請參考圖2與圖3，所述導電層由下而上依續包含有一第一導電層M1、一第二導電層M2與一第三導電層M3。請配合參考圖5，該第一導電層M1包含有一中央導電體211、四個獨立的導電段212、一第一導電環體213與一第二導電接地環體214。該中央導電體211位於該第一N型電極區121的正上方，其底面通過導孔(Contact)31電性連接該第一N型電極區121。該四個導電段212分別位於該第二N型電極區122的四個區段上方，且底面分別通過導孔32電性連接該第二N型電極區122。該第一導電環體213呈環狀封閉矩形，位於該四個第三N型電極區123的上方並涵蓋該些第三N型電極區123，該第一導電環體213通過連接部215而電性連接該中央導電體211，且該第一導電環體213的底面通過導孔33電性連接該第三N型電極區123。該第二導電接地環體214亦呈環狀封閉矩形，係位於該P型電極區125的上方並涵蓋該P型電極區125，該第二導電接地環體214的底面通過導孔34電性連接該P型電極區125。
請配合參考圖6，該第二導電層M2包含有一中央導電體411與一導電接地環體412，該中央導電體411位於該第一導電層M1之中央導電體211上方，該第二導電層M2之中央導電體411的底面通過導孔51電性連接該第一導電層M1之中央導電體211。該導電接地環體412位於該第一導電層M1之第二導電接地環體214的上方並涵蓋該第二導電接地環體214，且底面通過導孔52電性連接該第二導電接地環體214，該第二導電層M2之導電接地環體412為環狀封閉矩形而具有四個區段，各區段的中央內側邊往該中央導電體411延伸而形成一延伸部413，該四個延伸部413的末端分別涵蓋該第一導電層M1的四個導電段212，且各延伸部413的底面通過導孔53而電性連接對應的導電段212。
如圖2與圖3所示，該第三導電層M3包含有該連接墊11，該連接墊11位於該第二導電層M2之中央導電體411上方，護層(passivation)60係於該第三導電層M3的連接墊11頂面形成一連接墊開窗61，該連接墊11外露於連接墊開窗61中，該連接墊11底面通過導孔54電性連接該第二導電層M2之中央導電體411。為方便圖面表示，各圖中該連接墊11與該靜電放電結構100的尺寸僅為示意圖，舉例而言，該連接墊11與該靜電放電結構100的尺寸比例實際比例大概為0.8:1。
根據前述的電性連接關係，對於該靜電放電結構100而言，其第一N型電極區121與第三N型電極區123電性連接該連接墊11，該第二N型電極區122與P型電極區125可連接到接地，使該靜電放電結構100形成圖7所示的等效電路圖，其包含有一齊納二極體ZD、一第一電阻R1、一場氧化元件FOD(field-oxide device)與一第二電阻R2。
該齊納二極體ZD由該第一N型電極區121與P型掺雜區124構成，第一N型電極區121與P型掺雜區124之間的P-N接面形成齊納二極體ZD的P-N接面。該場氧化元件FOD由該第二N型電極區122、該第三N型電極區123與該P型電極區125構成電晶體。該第一電阻R1為該P型井區10產生的寄生電阻，該第二電阻R2為在第三N型電極區123上的寄生電阻，此因導孔31佈局變化所產生。
如圖7所示，該齊納二極體ZD與該第一電阻R1串聯，而連接在連接墊11與接地之間，該場氧化元件FOD包含有一第一端、一第二端與一控制端，該第一端與第二端分別連接該連接墊11與接地，該控制端連接該齊納二極體ZD與第一電阻R1的串接節點，該第二電阻R2串接該場氧化元件FOD。該場氧化元件FOD可為一場氧化電晶體，則該第三N型電極區123作為該第一端而為汲極(Drain)，該第二N型電極區122作為該第二端而為源極(Source)，該P型電極區125作為該控制端而為閘極(Gate)；或者該場氧化元件FOD可為一雙極性接面電晶體(BJT)，則該第三N型電極區123作為該第一端而為集極(Collector)，該第二N型電極區122作為該第二端而為射極(Emitter)，該P型電極區125作為該控制端而為基極(Base)。
當該連接墊11產生因靜電引起的突波電壓時，突波電壓將導致該齊納二極體ZD崩潰，該第一電阻R1的端電壓可導通該場氧化元件FOD，此時該第二電阻R2係對靜電產生限流與能量緩衝，故靜電經過第二電阻R2的緩衝後才通過該場氧化元件FOD而接地，避免該場氧化元件FOD被靜電破壞，更重要的是，靜電不會達到該積體電路的核心電路(core)，達到靜電防護的功效。另一方面，藉由該第二N型電極區122、第三N型電極區123以及該P型電極區125依續環繞在該第一N型電極區121外圍之佈局，供靜電有四面八方的放電路徑，使靜電防護更有效率。此外，因為該第三N型電極區123的四個區段彼此為獨立且沒有連接，當靜電進入該第三N型電極區123的各區段時，可避免對該第二N型電極區122或P型電極區125產生尖端放電的情形。
請參考圖8，該P型井區10內可進一步形成一第一N型井區71與一第二N型井區72，該第一N型井區71的頂部連接該第一N型電極區121並位在導孔31下方，而該第一N型井區71的底部延伸到該P型井區10的邊緣，第二N型井區72的頂部連接該第三N型電極區123並位在導孔33下方，而該第二N型井區72的底部亦延伸到該P型井區10的邊緣。該第一N型井區71與第二N型井區72的掺雜濃度係低於該第一N型電極區121與第三N型電極區123的的掺雜濃度，用以提供靜電緩衝功能，亦可產生寄生的該第二電阻R2的效果。
前述第一較佳實施例係揭示矩形佈局的靜電放電結構100，請參考圖9所示的第二較佳實施例，該靜電放電結構100為圓形佈局，該第一N型電極區121的分佈區域呈圓形，該第二N型電極區122、該第三N型電極區123以及該P型電極區125分別為圓環狀，並以該第一N型電極區121為中心而由內向外依續環繞在該第一N型電極區121的外圍，因為第二較佳實施例採用圓形佈局，自然沒有尖端放電的問題。
與第一較佳實施例相同，第二較佳實施例亦包含有下而上依續排列的複數導電層。請配合參考圖10，所述導電層包含有一第一導電層，該第一導電層包含有一中央導電體811與一弧形段812。該中央導電體811位於該第一N型電極區121的上方，其底面通過導孔電性連接該第一N型電極區121。該弧形段812位於該第二N型電極區122上方，且底面通過導孔而電性連接該第二N型電極區122，該弧形段812的兩末端之間形成一通道，該中央導電體811對外延伸出一橋接部813，該橋接部813通過該弧形段812的通道，且該橋接部813的末端位於該第三N型電極區123的上方，該橋接部813的末端底面亦通過導孔而電性連接該第三N型電極區123。如第一較佳實施例所述而類推，該第二N型電極區122與P型電極區125可通過其他導電層彼此電性連接，且該中央導電體811可通過其他導電層與連接墊11電性連接。
綜上所述，由於該靜電放電結構100可為矩形分佈或圓形分佈，使用者可視積體電路的實際佈局需求而選用矩形或圓形的靜電放電結構100，使本創作靜電防護元件在運用上更為彈性。
100‧‧‧靜電放電結構
10‧‧‧P型井區
11‧‧‧連接墊
121‧‧‧第一N型電極區
122‧‧‧第二N型電極區
123‧‧‧第三N型電極區
124‧‧‧P型掺雜區
125‧‧‧P型電極區
13‧‧‧場氧化層
211‧‧‧中央導電體
212‧‧‧導電段
213‧‧‧第一導電環體
214‧‧‧第二導電接地環體
215‧‧‧連接部
31、32、33、34‧‧‧導孔
411‧‧‧中央導電體
412‧‧‧導電接地環體
413‧‧‧延伸部
51、52、53、54‧‧‧導孔
60‧‧‧護層
61‧‧‧連接墊開窗
71‧‧‧第一N型井區
72‧‧‧第二N型井區
811‧‧‧中央導電體
812‧‧‧弧形段
813‧‧‧橋接部
M1‧‧‧第一導電層
M2‧‧‧第二導電層
M3‧‧‧第三導電層
B‧‧‧基板
R1‧‧‧第一電阻
R2‧‧‧第二電阻
ZD‧‧‧齊納二極體
FOD‧‧‧場氧化元件
圖1：本創作靜電防護元件之第一較佳實施例的俯視示意圖。 圖2：圖1的剖面示意圖(一)。 圖3：圖1的剖面示意圖(二)。 圖4：本創作第一較佳實施例中該靜電放電結構的示意圖。 圖5：本創作第一較佳實施例中第一導電層的示意圖。 圖6：本創作第一較佳實施例中第二導電層的示意圖。 圖7：本創作之靜電放電結構的等效電路圖。 圖8：本創作第一較佳實施例進一步形成N型井區的示意圖。 圖9：本創作第二較佳實施例中該靜電放電結構的示意圖。 圖10：本創作第二較佳實施例中導電層與靜電放電結構的示意圖。
100‧‧‧靜電放電結構
10‧‧‧P型井區
11‧‧‧連接墊
121‧‧‧第一N型電極區
122‧‧‧第二N型電極區
123‧‧‧第三N型電極區
124‧‧‧P型摻雜區
125‧‧‧P型電極區
13‧‧‧場氧化層
211‧‧‧中央導電體
212‧‧‧導電段
213‧‧‧第一導電環體
214‧‧‧第二導電接地環體
31、32、33、34‧‧‧導孔
411‧‧‧中央導電體
412‧‧‧導電接地環體
413‧‧‧延伸部
51、52、53、54‧‧‧導孔
60‧‧‧護層
61‧‧‧連接墊開窗
M1‧‧‧第一導電層
M2‧‧‧第二導電層
M3‧‧‧第三導電層
B‧‧‧基板

Claims (10)

  1. 一種積體電路的連接墊靜電防護元件，該積體電路包含有一基板與形成在基板上方的連接墊，該靜電防護元件包含有： 一靜電放電結構，形成於該基板上且位於該連接墊的下方，該靜電放電結構包含有一中央電極區與複數外圍電極區，該複數外圍電極區係依續由內向外環繞在該中央電極區的外圍；以及 複數上下間隔排列的導電層，形成於該基板上方，並位於該靜電放電結構與該連接墊之間，該複數導電層電性連接該靜電放電結構與該連接墊。
  2. 如請求項1所述之積體電路的連接墊靜電防護元件，該靜電放電結構形成於該基板的一P型井區中； 該中央電極區為一第一N型電極區； 該複數外圍電極區包含有： 一第二N型電極區，環繞在該第一N型電極區的外圍； 一第三N型電極區，位在該第二N型電極區的外圍；以及 一P型電極區，係環繞在該第三N型電極區的外圍； 該靜電放電結構還包含有一P型掺雜區，位於該第一N型電極區的下方。
  3. 如請求項2所述之積體電路的連接墊靜電防護元件，該P型井區內形成一第一N型井區與一第二N型井區，該第一N型井區的頂部連接該第一N型電極區，該第二N型井區的頂部連接該第三N型電極區； 該P型掺雜區的掺雜濃度高於該P型井區的掺雜濃度，且該第一N型井區與第二N型井區的掺雜濃度係低於該第一N型電極區與第三N型電極區的的掺雜濃度。
  4. 如請求項2或3所述之積體電路的連接墊靜電防護元件，該第一N型電極區與該P型掺雜區構成一齊納二極體，該第二N型電極區、該第三N型電極區與該P型電極區構成一場氧化元件，該P型井區產生寄生的一第一電阻，該第三N型電極區產生寄生的一第二電阻； 該齊納二極體與該第一電阻串聯，而連接在連接墊與接地之間，該場氧化元件包含有一第一端、一第二端與一控制端，該第一端與第二端分別連接該連接墊與接地，該控制端連接該齊納二極體與第一電阻的串接節點，該第二電阻串接該場氧化元件。
  5. 如請求項4所述之積體電路的連接墊靜電防護元件，該場氧化元件為一場效電晶體，該第三N型電極區作為該第一端而為汲極，該第二N型電極區作為該第二端而為源極，該P型電極區作為該控制端而為閘極。
  6. 如請求項4所述之積體電路的連接墊靜電防護元件，該場氧化元件為一雙極性接面電晶體，該第三N型電極區作為該第一端而為集極，該第二N型電極區作為該第二端而為射極，該P型電極區作為該控制端而為基極。
  7. 如請求項4所述之積體電路的連接墊靜電防護元件，該靜電放電結構之第一N型電極區的分佈區域呈矩形； 該第二N型電極區以及該P型電極區呈環狀矩形而分別形成四個區段； 該第三N型電極區為四個獨立未相連的區段，分別位於該第二N型電極區以及該P型電極區的四個區段之間。
  8. 如請求項7所述之積體電路的連接墊靜電防護元件，所述導電層由下而上依續包含有一第一導電層、一第二導電層與一第三導電層； 該第一導電層包含有一中央導電體、四個獨立的導電段、一第一導電環體與一第二導電接地環體，該中央導電體位於該第一N型電極區的上方並電性連接該第一N型電極區；該四個導電段分別位於該第二N型電極區的四個區段上方並電性連接該第二N型電極區；該第一導電環體為矩形環體並位於該四個第三N型電極區的上方並連接該中央導電體，且該第一導電環體電性連接該第三N型電極區；該第二導電接地環體為矩形環體並位於該P型電極區的上方，並電性連接該P型電極區； 該第二導電層包含有一中央導電體與一導電接地環體，該中央導電體位於該第一導電層之中央導電體上方並電性連接該第一導電層的中央導電體；該導電接地環體位於該第一導電層之第二導電接地環體上方並電性連接該第二導電接地環體，該第二導電層之導電接地環體為矩形而具有四個區段，該四個區段的中央處分別往該中央導電體延伸而形成四個延伸部，該四個延伸部的末端分別涵蓋該第一導電層的四個導電段，且各延伸部電性連接對應的導電段； 該第三導電層位於該第二導電層之中央導電體上方，並電性連接該第二導電層之中央導電體與該連接墊。
  9. 如請求項4所述之積體電路的連接墊靜電防護元件，該靜電放電結構的第一N型電極區的分佈區域呈圓形，該第二N型電極區、該第三N型電極區以及該P型電極區分別為圓環狀，並以該第一N型電極區為中心而由內向外依續環繞在該第一N型電極區的外圍。
  10. 如請求項9所述之積體電路的連接墊靜電防護元件，所述導電層包含有一第一導電層，其包含有一中央導電體與一弧形段，該中央導電體位於該第一N型電極區的上方並電性連接該第一N型電極區，該弧形段位於該第二N型電極區上方並電性連接該第二N型電極區，該弧形段的兩末端之間形成一通道，該中央導電體對外延伸出一橋接部，該橋接部通過該弧形段的通道，且該橋接部的末端位於該第三N型電極區的上方而電性連接該第三N型電極區。
TW104115291A 2015-05-13 2015-05-13 積體電路的連接墊靜電防護元件 TW201640646A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104115291A TW201640646A (zh) 2015-05-13 2015-05-13 積體電路的連接墊靜電防護元件
CN201510252851.XA CN106298745A (zh) 2015-05-13 2015-05-18 集成电路的连接垫静电防护元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104115291A TW201640646A (zh) 2015-05-13 2015-05-13 積體電路的連接墊靜電防護元件

Publications (1)

Publication Number Publication Date
TW201640646A true TW201640646A (zh) 2016-11-16

Family

ID=57632068

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104115291A TW201640646A (zh) 2015-05-13 2015-05-13 積體電路的連接墊靜電防護元件

Country Status (2)

Country Link
CN (1) CN106298745A (zh)
TW (1) TW201640646A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190013309A1 (en) * 2017-07-06 2019-01-10 Himax Technologies Limited Electrostatic discharge (esd) protection structure utilizing floor plan design to protect integrated circuit from esd event, and related integrated circuit and esd protection method
CN109216345A (zh) * 2017-07-07 2019-01-15 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法
TWI666755B (zh) * 2017-07-04 2019-07-21 奇景光電股份有限公司 靜電放電防護架構、積體電路以及用來保護積體電路之核心電路免受導電墊片所接收之靜電放電事件的傷害的方法
TWI809613B (zh) * 2021-09-02 2023-07-21 南亞科技股份有限公司 具有漏電流導引路徑的半導體元件及其製備方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI789906B (zh) * 2021-09-13 2023-01-11 友達光電股份有限公司 觸控裝置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835653A (en) * 1988-01-19 1989-05-30 Unisys Corporation ESD protection circuit employing channel depletion
US5517048A (en) * 1993-07-23 1996-05-14 Vlsi Technology, Inc. Pad structure with parasitic MOS transistor for use with semiconductor devices
US6060752A (en) * 1997-12-31 2000-05-09 Siliconix, Incorporated Electrostatic discharge protection circuit
TWI246172B (en) * 2004-06-10 2005-12-21 United Microelectronics Corp Semiconductor chip capable of implementing wire bonding over active circuits
JP4986404B2 (ja) * 2005-03-17 2012-07-25 三菱電機株式会社 半導体装置
JP2014143378A (ja) * 2013-01-25 2014-08-07 Seiko Instruments Inc Ｅｓｄ保護素子を有する半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666755B (zh) * 2017-07-04 2019-07-21 奇景光電股份有限公司 靜電放電防護架構、積體電路以及用來保護積體電路之核心電路免受導電墊片所接收之靜電放電事件的傷害的方法
US20190013309A1 (en) * 2017-07-06 2019-01-10 Himax Technologies Limited Electrostatic discharge (esd) protection structure utilizing floor plan design to protect integrated circuit from esd event, and related integrated circuit and esd protection method
US10622347B2 (en) 2017-07-06 2020-04-14 Himax Technologies Limited Electrostatic discharge (ESD) protection structure utilizing floor plan design to protect integrated circuit from ESD event, and related integrated circuit and ESD protection method
CN109216345A (zh) * 2017-07-07 2019-01-15 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法
CN109216345B (zh) * 2017-07-07 2020-10-02 奇景光电股份有限公司 静电放电防护架构、集成电路及其核心电路的保护方法
TWI809613B (zh) * 2021-09-02 2023-07-21 南亞科技股份有限公司 具有漏電流導引路徑的半導體元件及其製備方法

Also Published As

Publication number Publication date
CN106298745A (zh) 2017-01-04

Similar Documents

Publication Publication Date Title
CN101150126B (zh) 静电放电保护装置及其电路
US9997510B2 (en) Semiconductor device layout structure
TWI580001B (zh) 靜電放電保護電路、結構及其製造方法
US9018705B2 (en) ESD transistor
TWI664709B (zh) 半導體靜電放電保護元件
TW201640646A (zh) 積體電路的連接墊靜電防護元件
US8415745B2 (en) ESD protection device
JP4209433B2 (ja) 静電破壊保護装置
US9530768B1 (en) Gate-coupled NMOS device for electro-static discharge protection
TW201633492A (zh) 半導體靜電放電保護元件
JP2013073991A (ja) 半導体装置
US9006830B2 (en) Semiconductor device
TWI545719B (zh) 半導體裝置
TWI613786B (zh) 半導體裝置
JP4821086B2 (ja) 半導体装置
CN110071104B (zh) 一种静电放电保护结构及其制作方法
TWI728090B (zh) 半導體結構
JP2012028380A (ja) 半導体装置
JP5708660B2 (ja) 半導体装置
CN110060997B (zh) 一种静电放电保护结构及其制作方法
TWI678790B (zh) 靜電放電防護元件
CN208173586U (zh) 半导体装置
TWI553820B (zh) 半導體裝置
CN112366202A (zh) 静电放电保护结构及其制作方法
TW201327778A (zh) 半導體元件結構